DE69724318T2

DE69724318T2 - Prüfung und Reparatur einer eingebetteten Speicherschaltung

Info

Publication number: DE69724318T2
Application number: DE69724318T
Authority: DE
Inventors: Tsiu Chiu Carrollton Chan; Lawrence P. Dallas Eng
Original assignee: STMicroelectronics lnc USA
Current assignee: STMicroelectronics lnc USA
Priority date: 1996-04-02
Filing date: 1997-03-26
Publication date: 2004-05-27
Anticipated expiration: 2017-03-27
Also published as: EP0801401A1; EP0801401B1; DE69724318D1; US5889713A; JPH1050100A

Description

Diese Anmeldung steht mit der gleichzeitig eingereichten europäischen Patentanmeldung Nr. 97 302 105.8 in Beziehung, die ihrerseits auf der am 2. April 1996 eingereichten US-Patentanmeldung Nr. 08/626 540 (Aktenzeichen: PWF 82811) beruht.
Die vorliegende Erfindung betrifft das Gebiet elektronischer Vorrichtungen mit eingebettetem Speicher und ist insbesondere auf das Prüfen und wahlweise Nachbessern bzw. Reparieren des eingebetteten Speichers gerichtet.
Ein eingebetteter Speicher ist ein Speicher, der in einen Prozessor integriert ist. Der einge- bettete Speicher kann der Speicher sein, der für die Kernfunktionalität des Prozessors erforderlich ist, er kann auch der Datensicherungsspeicher sein, in dem die Daten, die der Prozessor verarbeitet, gespeichert werden. Viele Prozessoren enthalten einen kleinen Speicher, typisch in der Größenordnung von einigen Kilobit, der typisch in Speicherregistern angeordnet ist und für die Kernfunktionalität des Prozessors erforderlich ist.
Der Datensicherungsspeicher ist viel größer als der Speicher, den der Prozessor für seine Kernfunktionalität benötigt. Derzeit ist dieser Speicher gewöhnlich ein externer Speicher, d. h. er ist wegen der geringen Ausbeute des Verfahrens zur Herstellung der Schaltung und der hohen Kosten der Prüfung und Nachbesserung des Speichers nicht in dieselbe integrierte Schaltung wie der Prozessor eingebettet. Ein Ziel der Halbleiterindustrie ist die Erhöhung der Prozessorgeschwindigkeit. Ein Weg, um die Prozessorgeschwindigkeit zu erhöhen, ist das Einbetten des Speichers, der für die Speicherung der Daten für den Prozessor benutzt wird.
Wenn sich der für die Datenspeicherung verwendete Speicher auf einem anderen Chip als der Prozessor befindet, müssen die beiden Chips elektrisch verbunden sein. Die Ein /Ausgangsstifte des Prozessors sind über externe metallische Verbindungen an die Ein/Ausgangsstifte des Speichers angeschlossen. Dadurch verlängert sich die Zeit, die der Prozessor benötigt, um Daten aus dem Speicher zu lesen und Daten in den Speicher zu schreiben. Ein Einbetten des Speichers in den Prozessor verkürzt die Zeit, die der Prozessor benötigt, um auf den Speicher zuzugreifen. Da der Speicher nun keine externen Ein/Ausgangsstifte benötigt, die bisher für den Anschluss an den Prozessor notwendig waren, sind außerdem die Kosten für die Verkapselung des Speichers stark reduziert. Außerdem kann der Speicher nun speziell für den Mikroprozessor konfiguriert werden, in den er eingebettet wird. Das Einbetten des Speichers in den Prozessor beseitigt außerdem die Notwendigkeit externer metallischer Verbindungen, wodurch sich die Fertigungsgenauigkeit der Verbindungen in dem kombinierten Produkt erhöht.
Beispielsweise kann eine übliche Speichervorrichtungskonstruktion mit dem Speicherfeld und den peripheren Schaltungen, die für den Betrieb des mit dem Prozessor gekoppelten Speicherfeldes notwendig sind, in den Prozessor eingebettet werden. Da die meisten der üblichen Speichervorrichtungen Ein-/Ausgangsanschlüsse haben, würde der eingebettete Speicher die Ein-/Ausgangsanschlüsse haben, diese würden jedoch von dem Speicherfeld und den peripheren Schaltungen des Speicher getrennt werden, obgleich sie dann, wenn sie von der Speichervorrichtung und den peripheren Schaltungen getrennt sind, für das Funktionieren des Speichers nicht erforderlich sind und entfernt werden könnten. Dies setzt den Platz frei, der bisher von diesen Anschlussflächen belegt war, wodurch sich die Gesamtabmessungen des Speichers verringern. Dies würde jedoch eine Speichervorrichtung erfordern, die ohne die Ein-/Ausgangsanschlüsse hergestellt ist.
Sowohl der Speicher als auch der Prozessor werden geprüft, um zu gewährleisten, dass sie keine Funktionsstörung haben. Typisch wird jede Zelle eines Speichers geprüft, um sicherzustellen, dass es keine fehlerhaften Zellen gibt. Ein schwerer Fehler in einer Speicherzelle macht die Zelle betriebsunfähig. Wenn die Zelle nicht ersetzt wird, kann die gesamte Speichervomchtung versagen. Daher muss eine fehlerhafte Speicherzelle entweder ersetzt werden oder der gesamte Chip muss verworfen werden. Wenn der Speicher in einen Prozessor eingebettet wird, erhöhen sich die Kosten eines Verwerfens des Chips.
Da die Abmessungen des Bauelements verringert werden und sich die Dichte der Bauelemente pro Flächeneinheit einer Halbleitervorrichtung erhöht, sinken die Kosten der Vorrichtung, während ihre Geschwindigkeit zunimmt. Da jedoch die Abmessungen der Bauelemente abnehmen und ihre Dichte zunimmt, schrumpft auch die Größe eines Defekts, der einen Ausfall bewirken kann. Außerdem nimmt mit der Geschwindigkeit, mit welcher Prozessoren Daten verarbeiten, auch der Datenumfang, der den Prozessoren zur Verfügung gestellt werden kann, zu, wobei sich gewöhnlich die Größe des Speichers zur Datenspeicherung erhöht. Da die Größe und die Gesamtzahl der Bauelemente in einer Speichervorrichtung ständig zunehmen, steigen die Kosten jeder Speichervorrichtung und daher die Kosten jeder nicht verwendbaren Speichervorrichtung.
In Speichervorrichtungen werden häufig redundante Spalten und/oder Reihen verwendet, um zu verhindern, dass ein einziger Defekt die gesamte Vorrichtung unbrauchbar macht. Die Entscheidung, ob redundante Spalten und/oder Reihen verwendet werden, beruht auf einem Abwägen des zusätzlichen Platzes auf dem Chip, der für die Redundanz-Architektur benötigt wird, und der Ausbeute des Herstellungsverfahrens, wenn keine Redundanz verwendet wird. Wenn die Ausbeute hoch genug ist, dann ist es preiswerter, die wenigen Speicher mit fehlerhaften Zellen zu verwerfen, als jedem Speicher die Redundanz-Architektur hinzuzufügen. Wenn die Ausbeute nicht hoch genug ist, kann die Redundanz-Architektur den Ausbeuteverlust dieser Speichervorrichtungen beträchtlich verringern, indem eine Spalte oder Reihe, die in einer ihrer Speicherzellen einen Defekt enthält, durch eine redundante Spalte oder Reihe ersetzt wird. Dies kann eine Speichervorrichtung, die andernfalls unbrauchbar wäre, retten.
Die Fehler in den Speicherzellen werden beim erstmaligen Prüfen festgestellt, woraufhin die redundanten Spalten oder Reihen aktiviert werden können, um die Spalten oder Reihen, die fehlerhafte Zellen enthalten, zu ersetzen. Falls irgendwelche der Speicherzellen fehlerhaft sind, wird eine umfassende Prüfung an dem Speicher ausgeführt, um zu ermitteln, welche dies sind. Die Prüfanlage zum Prüfen von Speichern wird an die Ein/Ausgangsanschlüsse des Speichers angeschlossen. Bei einem in den Prozessor eingebetteten Speicher ist dies gewöhnlich nicht möglich. Es gibt entweder keine externen Ein/Ausgangsanschlüsse an dem Speicher, um die Prüfanlage anzuschließen oder einige ex terne Ein-/Ausgangsanschlüsse bleiben zwar, reichen jedoch nicht aus, um jede Speicherzelle zu prüfen. Folglich muss der Speicher durch den Prozessor geprüft werden.
Prozessoren werden ebenfalls geprüft, um zu gewährleisten, dass sie richtig funktionieren. Die Prüfanlage zum Prüfen von Prozessoren wird an die Ein-/Ausgangsanschlüsse des Speichers angeschlossen.
Ein Problem des Standes der Technik ist, dass die Kosten zum Prüfen eines Chips ansteigen, wenn ein Speicher in einen Prozessor eingebettet ist. Dies gilt insbesondere für die Prüfung, die erforderlich ist, um festzustellen, welche Speicherzelle fehlerhaft ist. Um genau herauszufinden, welche Speicherzelle fehlerhaft ist, muss der Speicher umfassend geprüft werden. Bei einer modernen Technologie wird der eingebettete Speicher durch den Prozessor geprüft, wobei die Ein-/Ausgangsanschlüsse des Prozessors benutzt werden, da der Speicher keine oder ungenügend eigene Ein-/Ausgangsanschlüsse aufweist. Die Prüfanlage für Prozessoren ist wenigstens einige Male teurer als eine vergleichbare Prüfanlage für Speicher. Sowohl der Speicher als auch der Prozessor müssen nun auf der Prozessorprüfanlage geprüft werden, wodurch sich die Zeit, die jeder Chip auf der Prozessorprüfanlage verbringen muss, um die Zeit, die für die Ausführung der Speicherprüfungen erforderlich ist, verlängert. Deshalb müssen entweder

(1) mehr sehr teure Prozessor-Prüfanlagen eingesetzt werden, um sowohl den Prozessor als auch die Speicher zu prüfen, die nun nur durch den Prozessor geprüft werden können, wodurch sich die Kosten jedes Chips drastisch erhöhen; oder
(2) die Zykluszeit der Produktion einer bestimmten Anzahl von Prozessoren, die eingebettete Speicher enthalten, wird viel länger als für Prozessoren ohne eingebettete Speicher sein.

Unabhängig davon, ob der Speicher nachgebessert wird oder nicht, werden die Kosten des Chips steigen, da bei beiden Methoden jede Speicherzelle immer noch geprüft werden muss. Obgleich dann, wenn der Speicher auch nachgebessert wird, die Prüfzeit noch länger ist und daher die Kosten noch höher sind. Wenn der Speicher klein ist, ist dieser Anstieg gering. Wenn jedoch der Speicher die Größe eines Speichers hat, der zur Datenspeicherung verwendet wird, die zwischen einigen Hundert Kilobit und vielen Megabit oder mehr lie gen kann, dann ist dieser Anstieg unerschwinglich. Dies macht die Kosten des Einbettens von Speichern für eine Datenspeicherung in einen Prozessor, trotz aller Vorteile, die aus dem Einbetten des Speichers in den Prozessor erzielt werden, wie oben beschrieben worden ist, unpraktisch und verhindert das Erreichen des seit langem anerkannten Ziels, die Geschwindigkeit, mit welcher der Prozessor auf Daten zugreifen kann, zu erhöhen.
Das Dokument US-A-3 961 251, das die Grundlage für den Oberbegriff der Ansprüche 1 und 15 bildet, beschreibt eine Halbleitervorrichtung mit mehreren Logikschaltungen und einem Speicherfeld. Die Logikschaltungen könnten beispielsweise Register, Decodierer usw. sein. Es sind Primäreingänge vorgesehen. Diese Eingänge sind Eingänge in die Logikschaltungen. Außerdem sind einige zusätzliche dieser Eingänge eingerichtet, um die Logik zu umgehen und Eingänge in Adressgatter zu bilden, die Bestandteil der Speicheranordnung sind. Die Adressgatter sind so eingerichtet, dass sie in einer Prüfbetriebsart Daten empfangen, die die Logikschaltung umgangen haben, und in einer normalen Betriebsart Daten von der Logikschaltung empfangen. Die Logikschaltung kann geprüft werden. Dies umfasst das Schreiben von Daten in den Speicher. Der Speicher wird dann zu einer gespeicherten Tabelle, mit welcher die Logik geprüft werden kann.
Gemäß einem ersten Aspekt der vorliegenden Erfindung wird ein Verfahren zum Prüfen einer integrierten Schaltung geschaffen, die sowohl Speicher als auch Logik enthält, wobei das Verfahren die folgenden Schritte aufweist: Der Speicher wird zeitweise an einen oder mehrere Zwischenverbindungsanschlüsse über eine jeweilige oder mehrere Schalt-Schaltungen, die jeweils einen jeweiligen Steuereingang haben, in Reaktion auf einen zweiten logischen Zustand, der an dem Steuereingang empfangen wird, angekoppelt, der Speicher wird geprüft, der Speicher wird von dem einen oder den mehreren Zwischenverbindungsanschlüssen abgekoppelt und die Logik wird an einen oder die mehreren Zwischenverbindungschlüsse über den jeweiligen einen oder die mehreren Schalt-Schaltungen in Reaktion auf einen ersten logischen Zustand, der an dem Steuereingang empfangen werden ist, angekoppelt.
Das Verfahren könnte des Weiteren den Schritt der Nachbesserung bzw. Reparatur des Speichers umfassen, der bedingt nach dem Schritt zum Prüfen des Speichers ausgeführt wird. Der Schritt der Nachbesserung bzw. Reparatur könnte das Ersetzen fehlerhafter Speicherzellen durch redundante Speicherzellen umfassen.
Jede der einen oder mehreren Schalt-Schaltungen mit einem Steuereingang könnte an den Speicher angekoppelt sein und in Reaktion auf einen ersten logischen Zustand, der am Steuereingang empfangen wird, mit der Logik gekoppelt werden und in Reaktion auf einen zweiten logischen Zustand, der am Steuereingang empfangen wird, mit einem von allen Speicher-Zwischenverbindungsanschlüssen gekoppelt werden. Der Schritt des Abkoppelns des Speichers von den Zwischenverbindungsanschlüssen könnte in Reaktion auf einen ersten logischen Zustand, der an dem Steuereingang empfangen wird, erfolgen.
Das Verfahren könnte des Weiteren umfassen: Die Zwischenverbindungsanschlüsse werden an eine Speicherprüfanlage angekoppelt, was vor dem Schritt zum Prüfen des Speichers durchgeführt ist, ein Flag-Bit wird auf einen dritten logischen Zustand, um anzuzeigen, dass der Speicher nicht defekt ist, und auf einen vierten logischen Zustand gesetzt, um anzuzeigen, das der Speicher defekt ist, was nach dem Schritt zum Prüfen des Speichers durchgeführt wird; der Speicher wird von der Speicherprüfanlage abgekoppelt; in Reaktion auf den dritten logischen Zustand an dem Flag-Bit wird der Prozessor an die Zwischenverbindungsanschlüsse angekoppelt, werden die Zwischenverbindungsanschlüsse an eine Prozessorprüfanlage angekoppelt, wird der Prozessor geprüft und werden die Zwischenverbindungsanschlüsse von der Prozessorprüfanlage abgekoppelt. In Reaktion auf den dritten logischen Zustand an dem Flag-Bit könnte das Verfahren des Weiteren den Schritt der abschließenden Prüfung der integrierten Schaltung umfassen, der nach dem Schritt zum Prüfen des Prozessors ausgeführt wird.
Ausführungsformen der vorliegenden Erfindung könnten ein Verfahren zum Prüfen einer integrierten Schaltung schaffen, die eine Prozessor und einen eingebetteten Speicher enthält, wobei das Verfahren die folgenden Schritte umfasst: Ankoppeln des Speichers an einen oder mehrere der Zwischenverbindungsanschlüsse, Prüfen des Speichers, Abkoppeln des Speichers von den Zwischenverbindungsanschlüssen und Ankoppeln des Prozessors an die Zwischenverbindungsanschlüsse.
Das Verfahren könnte des Weiteren den Schritt des Prüfens des Prozessors umfassen, der nach dem Schritt des Ankoppelns des Prozessors an die Zwischenverbindungsanschlüsse ausgeführt wird.
Das Verfahren könnte des Weiteren die folgenden Schritte umfassen: Ankoppeln des Prozessors an die Zwischenverbindungsanschlüsse, Prüfen des Prozessors und Abkoppeln des Prozessors von den Zwischenverbindungsanschlüssen, wobei der Schritt des Ankoppelns des Speichers an einen oder mehrere der Zwischenverbindungsanschlüsse nach dem Schritt des Abkoppelns des Prozessors von den Zwischenverbindungsanschlüssen ausgeführt wird. Der Schritt des Abkoppelns des Prozessors von den Zwischenverbindungsanschlüssen und der Schritt des Ankoppelns des Speichers an die Zwischenverbindungsanschlüsse könnten gleichzeitig ausgeführt werden.
Das Verfahren könnte des Weiteren den Schritt des Nachbesserns bzw. Reparierens des Speichers umfassen, der nach dem Schritt zum Prüfen des Speichers bedingt ausgeführt wird. Der Schritt des Nachbesserns bzw. Reparierens könnte das Ersetzen fehlerhafter Speicherzellen durch redundante Speicherzellen umfassen.
Das Verfahren könnte des Weiteren umfassen: Eine oder mehrere Schalt-Schaltungen, die einen Steuereingang haben, könnten jeweils an den Speicher angekoppelt sein und in Reaktion auf einen ersten logischen Zustand, der am Steuereingang empfangen wird, an den Prozessor angekoppelt werden und in Reaktion auf einen zweiten logischen Zustand, der am Steuereingang empfangen wird, an einen von allen Speicher-Zwischenverbindungsanschlüssen angekoppelt werden. Der Schritt des Abkoppelns des Speichers von den Zwischenverbindungsanschlüssen könnte in Reaktion auf einen ersten logischen Zustand, der am Steuereingang empfangen wird, erfolgen.
Der Schritt des Abkoppelns des Speichers von den Zwischenverbindungsanschlüssen könnte gleichzeitig mit dem Schritt des Ankoppelns des Prozessors an die Zwischenverbindungsanschlüsse ausgeführt werden.
Das Verfahren könnte des Weiteren den Schritt der abschließenden Prüfung der integrier ten Schaltung umfassen, der nach dem Schritt des Ankoppelns des Prozessors an die Zwischenverbindungsanschlüsse ausgeführt wird.
Gemäß einem zweiten Aspekt der vorliegenden Erfindung wird eine integrierte Schaltung geschaffen, die aufweist: eine Logik, einen Speicher, einen oder mehrere Zwischenverbindungsanschlüsse, eine oder mehrere Schalt-Schaltungen, die jeweils einen Steuereingang haben, die jeweils an einem Ende an einen der Zwischenverbindungsanschlüsse angekoppelt sind und die jeweils an einem anderen Ende in Reaktion auf einen ersten logischen Zustand, der an dem Steuereingang empfangen wird, an den Prozessor angekoppelt sind und an einem anderen Ende in Reaktion auf einen zweiten logischen Zustand, der an dem Steuereingang empfangen worden ist, an den Speicher angekoppelt sind.
Die integrierte Schaltung könnte des Weiteren eine Speicherprüfschaltung umfassen, die an jeden Steuereingang zur Steuerung der Schalt-Schaltung angekoppelt ist. Die integrierte Schaltung könnte des Weiteren eine Strombegrenzungseinrichtung umfassen, die zwischen Masse und der Speicherprüfschaltung und der Schalt-Schaltung angekoppelt ist. Diese Strombegrenzungseinrichtung könnte einen Transistor umfassen, der eine Länge und eine Breite hat, wobei die Länge größer als die Breite ist.
Jede Schalt-Schaltung könnte in Reaktion auf einen ersten logischen Zustand am Steuereingang den Prozessor an die Zwischenverbindungsanschlüsse ankoppeln und den Speicher von den Zwischenverbindungsanschlüssen abkoppeln.
Jede Schalt-Schaltung könnte in Reaktion auf einen zweiten logischen Zustand am Steuereingang den Speicher an die Zwischenverbindungsanschlüsse ankoppeln und den Prozessor von den Zwischenverbindungsanschlüssen abkoppeln.
Jede der Schalt-Schaltungen könnte ein erstes und ein zweites Paar von Durchlasselementen aufweisen. Jedes Durchlasselement könnte aus einem N-Kanal-Transistor gebildet sein.
Der Prozessor könnte ein beliebiger digitaler Signalprozessor, ein Mikroprozessor, eine Videokompressionseinrichtung oder ein DRAM sein.
Ausführungsformen der vorliegenden Erfindung könnten einen Computer schaffen, der eine Eingabeeinrichtung, eine Ausgabeeinrichtung und eine integrierte Schaltung aufweist, die an die Eingabeeinrichtung und die Ausgabeeinrichtung angekoppelt ist, die einen Prozessor, ein Speicherfeld, eine oder mehrere Schalt-Schaltungen mit einem Steuereingang aufweist, wovon jede an einen der Zwischenverbindungsanschlüsse angeschlossen ist und in Reaktion auf einen ersten logischen Zustand, der am Steuereingang empfangen wird, an den Prozessor angekoppelt wird und in Reaktion auf einen zweiten logischen Zustand, der am Steuereingang empfangen wird, an den Speicher angekoppelt wird.
Der Computer könnte des Weiteren eine Speicherprüfschaltung umfassen, die an jeden Steuereingang zur Steuerung der Schalt-Schaltung angekoppelt ist. Der Computer könnte des Weiteren eine Strombegrenzungseinrichtung umfassen, die zwischen Masse und der Speicherprüfschaltung und der Schalt-Schaltung angekoppelt ist. Diese Strombegrenzungseinrichtung könnte einen Transistor aufweisen, der eine Länge und eine Breite hat, wobei die Länge größer als die Breite ist.
Jede Schalt-Schaltung könnte in Reaktion auf einen ersten logischen Zustand am Steuereingang den Prozessor an die Zwischenverbindungsanschlüsse ankoppeln und den Speicher von den Zwischenverbindungsanschlüssen abkoppeln.
Jede Schalt-Schaltung könnte in Reaktion auf einen zweiten logischen Zustand am Steuereingang den Speicher an die Zwischenverbindungsanschlüsse ankoppeln und den Prozessor von den Zwischenverbindungsanschlüssen abkoppeln.
Jede der Schalt-Schaltungen könnte ein erstes und ein zweiten Paar von Durchlasselementen aufweisen. Jedes Durchlasselement könnte ein Durchlassgatter aufweisen, das ein Paar von komplementären Transistoren hat, deren Leiterpfade parallel geschaltet sind.
Der Prozessor könnte ein Mikroprozessor sein. Der Speicher könnte ein DRAM sein.
Die vorliegende Anmeldung offenbart ein Verfahren und Schaltungen, um einen eingebetteten Speicher mittels einer Schalt-Schaltung während einer Speicherprüfbetriebsart an die Zwischenverbindungsanschlüsse anzukoppeln. Dies ermöglicht, den Speicher über die Zwischenverbindungsanschlüsse an die Speicherprüfanlage anzuschließen und auf der Speicherprüfanlage statt auf der Prozessorprüfanlage zu prüfen. In der Speicherprüfbetriebsart ist der Speicher an die Zwischenverbindungsanschlüssen angekoppelt. Im normalen Betrieb der Schaltung ist der Prozessor, an den der Speicher angeschlossen ist, an die Zwischenverbindungsanschlüsse angekoppelt.
Ein maßgeblicher Vorteil der Ausführungsformen der vorliegenden Erfindung ist, dass der überwiegende Teil der Speicherprüfung unter Verwendung der preiswerteren Speicherprüfanlage statt der teureren Prozessorprüfanlage ausgeführt werden kann.
Ein weiterer Vorteil der Ausführungsformen der vorliegenden Erfindung ist, dass ein Speicher ohne eigene Speicher-Zwischenverbindungsanschlüsse verwendet werden kann oder die Anzahl der Speicher-Zwischenverbindungsanschlüsse verringert werden kann, wodurch auf dem Chip Platz gespart wird.
Weitere Vorteile und Gegenstände der Ausführungsformen der vorliegenden Erfindung werden Fachleuten beim Konsultieren der folgenden genauen Beschreibung im Zusammenhang mit der Zeichnung deutlich werden.
1 ist ein Blockschaltplan einer integrierten Schaltung, die einen eingebetteten Speicher gemäß einer Ausführungsform der vorliegenden Erfindung enthält;
2 ist ein Schaltschema der integrierten Schaltung von 1, die eine Ausführungsform der Schalt-Schaltung gemäß der vorliegenden Erfindung enthält;
3 ist ein Schaltschema der integrierten Schaltung von 1, die eine weitere Ausführungsform der Schalt-Schaltung gemäß der vorliegenden Erfindung enthält;
4 ist ein Blockschaltplan eines Computers, der die integrierte Schaltung mit dem die vorliegende Erfindung verkörpernden eingebetteten Speicher enthält.
1 zeigt eine integrierte Schaltung 10, die einen eingebetteten Speicher gemäß einer Ausführungsform der vorliegenden Erfindung umfasst. Die integrierte Schaltung 10 enthält einen Speicher 12, einen Prozessor 14 und Zwischenverbindungsanschlüsse 20₀ , ... 20_N . Der Speicher 12 ist an den Prozessor 14 angekoppelt. Bei der gegenwärtigen Technologie werden typisch DRAMs für die Datenspeicherung verwendet, obwohl beliebige herkömmliche Speicher, wie etwa SRAMs, verwendet werden können, die besser mit der Technologie zur Herstellung des Prozessors kompatibel sind. Jeder der Zwischenverbindungsanschlüsse 20₀ , ... 20_N kann in Abhängigkeit von der Funktionalität der Bauelemente der integrierten Schaltung 10, an welche der Anschluss angekoppelt ist, ein Ein/Ausgangsanschluss, nur ein Eingangsanschluss oder nur ein Ausgangsanschluss sein. Mit den Ein-/Ausgangsanschlüssen und Eingangsanschlüssen sind Eingangsschaltungen 20₀ , ... 20_N gekoppelt und mit den Ein-/Ausgangsanschlüssen und Ausgangsanschlüssen sind Ausgangsschaltungen 24₀ , ... 24_N gekoppelt. An die Zwischenverbindungsanschlüsse 20₀ , ... 20_N können vor einer elektrostatischen Entladung schützende Bauelemente gekoppelt sein.
Die Schalt-Schaltungen 26₀ , ... 26_N sind an die Zwischenverbindungsanschlüsse 20₀ , ... 20_N angekoppelt. Die Schalt-Schaltungen 26₀ , ... 26_N sind außerdem an den Speicher 12 und den Prozessor 14 angekoppelt.
Die Schalt-Schaltungen 26₀ , ... 26_N werden durch eine Speicherprüfschaltung 28 gesteuert. Der Ausgang der Speicherprüfschaltung ist an den Steuereingang jeder der Schalt-Schaltungen angekoppelt. Die Speicherprüfschaltung kann sich irgendwo auf der integrierten Schaltung 10 befinden. In der bevorzugten Ausführungsform ist die Speicherprüfschaltung 28 einfach ein Speicherprüfanschluss (im Folgenden Speicherprüfanschluss 28), obwohl jede herkömmliche Speicherprüfschaltung, die in der Lage ist, zwei unterscheidbare logische Zustände an ihren Ausgängen zu erzeugen, verwendet werden kann. Eine Strombegrenzungseinrichtung 29 ist zwischen den Ausgang des Speicherprüfanschlusses 28 und die Steuereingänge der Schalt-Schaltungen 26₀ , ... 26_N geschaltet. Die Strombe grenzungseinrichtung 29 kann irgendeine Einrichtung sein, die die Verlustleistung mindert oder beseitigt, wenn der Speicherprüfanschluss auf niedrigem Pegel ist. Die Strombegrenzungseinrichtung 29 kann irgendeine Einrichtung sein, die einen hohen Wi-derstand erzeugt, wobei sie vorzugsweise ein N-Kanal-Transistor (im Folgenden Transistor 29) ist, dessen Länge viel größer als dessen Breite ist. Das Verhältnis der Länge zur Breite des Transistors 29 ist in der bevorzugten Ausführungsform in der Größenordnung von 100 zu 1.
Die Schalt-Schaltungen 26₀ , ... 26_N ermöglichen, dass die Zwischenverbindungsanschlüsse 20₀ , ... 20_N an den Speicher 12 oder an den Prozessor 14 angekoppelt werden. Es müssen genügend Schalt-Schaltungen 26p,... 26_N vorhanden sein, damit genügend Zwischenverbindungsanschlüsse 20₀ , ... 20_N an den Speicher 12 angekoppelt werden können, um zu ermöglichen, dass der Speicher 12 an die Speicherprüfanlage angeschlossen und geprüft wird. In der in 1 gezeigten integrierten Schaltung 10 ist jeder der Zwischenverbindungsanschlüsse 20₀ , ... 20_N an eine der Schalt-Schaltungen 26₀ , ... 26_N angeschlossen. In alternativen Ausführungsformen der Erfindung könnten jedoch einige Zwischenverbindungsanschlüsse 20₀ , ... 20_N nur an den Prozessor 14 oder nur an den Speicher 12 angekoppelt sein.
Jeweils einer der Zwischenverbindungsanschlüsse 20₀ , ... 20_N ist an den Eingang jeweils einer der Schalt-Schaltungen 26₀ , ... bzw. 26_N angekoppelt. Der Prozessor 14 ist an den ersten Ausgang jeder der Schalt-Schaltungen 26₀ , ... 26_N angeschlossen. Der Speicher 12 ist an den zweiten Ausgang jeder der Schalt-Schaltungen 26₀ , ... 26_N angeschlossen.
Im normalen Betrieb der Schaltung ist der Prozessor 14 in Reaktion auf einen ersten logischen Zustand am Speicherprüfanschluss 28 durch die Schaltschaltungen 26₀ , ... 26_N an die Zwischenverbindungsanschlüsse 20₀ , ... 20_N angekoppelt. Der erste logische Zustand ist vorzugsweise der niedrige Pegel (low), da dieser nicht bedingt, dass am Speicherprüfanschluss 28 während der normalen Betriebsart der integrierten Schaltung 10, die die längste Zeit Anwendung findet, eine Verlustleistung auftritt. In der bevorzugten Ausführungsform der Erfindung ist der Speicher in der normalen Betriebsart der Schaltung nicht an die Zwischenverbindungsanschlüsse 20₀ , ... 20_N angeschlossen. Wenn die Schaltung in die nor male Betriebsart eintritt, werden die Zwischenverbindungsanschlüsse 20₀ , ... 20_N an den Prozessor 14 angekoppelt. Wenn die Schaltung 10 von der Speicherprüftietriebsart in die normale Betriebsart eintritt, werden die Zwischenverbindungsanschlüsse 20₀ , ... 20_N vom Speicher 14 abgekoppelt und an den Prozessor 14 angekoppelt. In der bevorzugten Ausführungsform der Erfindung erfolgt dies gleichzeitig.
In einer Speicherprüfbetriebsart ist der logische Zustand am Speicherprüfanschluss 28 dem hohen Pegel (high) entsprechend, wodurch bewirkt wird, dass die Schalt-Schaltung die Zwischenverbindungsanschlüsse 20₀ , ... 20_N vom Prozessor 14 abkoppelt und an den Speicher 12 ankoppelt, falls sie an den Prozessor 14 gekoppelt sind, wenn die Schaltung in die Speicherprüfbetriebsart eintritt. In der bevorzugten Ausführungsform der Erfindung erfolgt dies gleichzeitig, wenn die Schaltung in die Speicherprüfbetriebsart eintritt. Das Ankoppeln des Speichers 12 an die Zwischenverbindungsanschlüsse 20₀ , ... 20_N ermöglicht den Zwischenverbindungsanschlüssen, den Speicher 12 zu prüfen. Die Zwischenverbindungsanschlüsse 20₀ , ... 20_N können an die Speicherprüfanlage angeschlossen werden und der Speicher 12 kann geprüft werden.
Diese Erstprüfung ist typisch sehr gründlich und Fehler in Speicherzellen werden gewöhnlich während dieser Erstprüfung aufgefunden. Falls in dem Speicher redundante Spalten oder Reihen verfügbar sind, können nun die redundanten Spalten oder Reihen aktiviert werden, um die fehlerhafte Zellen enthaltende Spalten oder Reihen zu ersetzen. Falls irgendwelche der Speicherzellen fehlerhaft sind, wird eine umfassende Prüfung des Speichers ausgeführt, um zu ermitteln, welche dies sind. Die Entscheidung darüber, ob eine Redundanz-Architektur verwendet wird, beruht auf einem Abwägen des zusätzlichen Platzes auf der Chip, der für die Redundanz-Architektur benötigt wird, und der Ausbeute des Herstellungsverfahrens, wenn keine Redundanz verwendet wird. Wenn die Ausbeute hoch genug ist, dann ist es preiswerter, die wenigen Speicher mit fehlerhaften Zellen zu verwerfen, als jedem Speicher die Redundanz-Architektur hinzuzufügen. Wenn die Ausbeute nicht hoch genug ist, kann die Redundanz-Architektur den Ausbeuteverlust dieser Speichervorrichtungen beträchtlich verringern, indem eine Spalte oder Reihe, die in einer ihrer Speicherzellen einen Defekt enthält, durch eine redundante Spalte oder Reihe ersetzt wird. Dies kann eine Vorrichtung, die andernfalls unbrauchbar wäre, retten.
Der Prozessor wird geprüft, um zu gewährleisten, dass er richtig funktioniert. Der Prozessor kann vor oder nach der Prüfung des Speichers geprüft werden. Die Verbindungen zwischen dem Speicher und dem Prozessor werden ebenfalls geprüft. Die Verbindungen werden geprüft, indem von dem Prozessor auf den Speicher zugegriffen wird. Die Prüfung der Verbindungen ist eine viel kürzere Prüfung als die erstmalige Speicherprüfung und erfordert keine langandauernde Benutzung der teuren Prozessorprüfanlage. Der Prozessor und die Verbindungen werden typisch bei der elektronischen Wafer-Sortierung geprüft.
Im Stand der Technik werden der Prozessor und der eingebettete Speicher in einem kontinuierlichen Prozess geprüft. In der bevorzugten Ausführungsform der Erfindung wird der Speicher zuerst auf einer separaten Speicherprüfanlage geprüft, wobei ein Flag-Bit in dem Speicher auf einen dritten logischen Zustand gesetzt wird, um kenntlich zu machen, dass der Speicher nicht fehlerhaft ist, oder es wird auf einen vierten logischen Zustand gesetzt, um kenntlich zu machen, dass der Speicher fehlerhaft ist. Wenn das Flag-Bit auf den dritten logischen Zustand gesetzt ist, wird der Chip in der Wafer-Sortierung geprüft.
Nachdem sowohl der Prozessor als auch der Speicher geprüft worden sind und typisch nachdem die integrierte Schaltung mit einem Gehäuse versehen worden ist, wird die abschließende Prüfung an der integrierten Schaltung 10 ausgeführt. Der Speicher wird gewöhnlich in der abschließenden Prüfung durch den Prozessor geprüft. Der Speicher wird während der abschließenden Prüfung wiederum eine viel kürzere Zeit als in der Erstspeicherprüfung geprüft. Das Koppeln des Speichers 12 an die Zwischenverbindungsanschlüsse 20₀ , ... 20_N ermöglicht, den größten Teil der Speicherprüfung auf der viel preiswerteren Speicherprüfanlage statt auf der viel teureren Prozessorprüfanlage auszuführen.
2 zeigt eine Anordnung einer Ausführungsform der Schalt-Schaltung 26₀ , die an den Speicher 12, den Prozessor 14, eine Anordnung des Zwischenverbindungsanschlusses 20₀ , eine Anordnung der Eingangsschaltung 22₀ und eine Anordnung der Ausgangsschaltung 24₀ angekoppelt ist. In der bevorzugten Ausführungsform der Erfindung ist die Eingangsschaltung 22₀ ein Negator 40₀ und die Ausgangsschaltung 24₀ ist aus mehreren in Reihe geschalteten Negatoren 42₀ , 44₀ , 46₀ gebildet, obwohl jede herkömmliche Eingangsschal tung und jede herkömmliche Ausgangsschaltung verwendet werden kann.
Die Schalt-Schaltung 26₀ enthält ein erstes und ein zweites Paar von Durchlasselementen. In einer bevorzugten Ausführungsform der Schalt-Schaltung 26₀ sind die Durchlasselemente Durchlassgatter 50₀ , 56₀ , 52₀ , 54₀ aus komplementären Transistoren, deren Leiterpfade parallel geschaltet sind, obgleich jedes andere herkömmliche Bauelement oder jede andere herkömmliche Kombination von Bauelementen, um ein Signal durchzulassen, wie etwa ein einzelner Transistor, verwendet werden kann. 3 zeigt eine weitere bevorzugte Ausführungsform, die einen einzigen N-Kanal-Transistor als Durchlasselement verwendet.
In der 2, auf die sich nun wieder bezogen wird, ist das erste Durchlassgatterpaar 50₀ , 56₀ zwischen dem Zwischenverbindungsanschluss 20₀ und dem Prozessor 14 angeschlossen. Das zweite Durchlassgatterpaar 52₀ , 54₀ ist zwischen dem Zwischenverbindungsanschluss 20₀ und dem Speicher 12 angeschlossen. Die Durchlassgatter werden von dem Speicherprüfanschluss 28 und einem Negator 48p, der an die P-Kanal-Transistoren des zweiten Durchlassgatterpaares 52₀ , 54₀ sowie an die N-Kanal-Transistoren des ersten Durchlassgatterpaares 50₀ , 56₀ angeschlossen ist, gesteuert. Wenn der logische Zustand am Speicherprüfanschluss 28 auf niedrigem Pegel ist, ist das erste Durchlassgatterpaar 50₀ , 56₀"ein", wodurch der Zwischenverbindungsanschluss 20₀ an den Prozessor 14 angekoppelt wird. Das zweite Durchlassgatterpaar 52₀ , 54₀ ist "aus", wodurch der Zwischenverbindungsanschluss 20₀ vom Speicher 12 abgekoppelt wird. Wenn der logische Zustand am Speicherprüfanschluss 28 auf hohem Pegel ist, ist das zweite Durchlassgatterpaar 52₀ , 54₀" ein", wodurch der Zwischenverbindungsanschluss 20₀ an den Speicher 12 angekoppelt wird. Das erste Durchlassgatterpaar 50₀ , 56₀ ist "aus", wodurch der Zwischenverbindungsanschluss 20₀ vom Prozessor 14 abgekoppelt wird.
3 zeigt eine Anordnung einer weiteren bevorzugten Ausführungsform der Schalt-Schaltung 26₀ , die an den Speicher 12, den Prozessor 14 und eine Anordnung des Zwischenverbindungsanschlusses 20₀ angekoppelt ist. Das erste und das zweite Paar von Durchlasselementen in dieser Ausführungsform der Schalt-Schaltung 26₀ sind aus N-Kanal-Transistoren 60₀ und 66₀ bzw. 62₀ und 64₀ gebildet. Das erste Transistorenpaar 60₀ , 66₀ ist zwischen dem Zwischenverbindungsanschluss 20₀ und dem Prozessor 14 ange schlossen. Das zweite Transistorenpaar 62₀ , 64₀ ist zwischen dem Zwischenverbindungsanschluss 20₀ und dem Speicher 12 angeschlossen. Das erste Transistorenpaar 60₀ , 66₀ wird von dem Speicherprüfanschluss 28 und einem Negator 48₀ gesteuert, um den Zwischenverbindungsanschluss 20₀ an den Prozessor 14 anzukoppeln, wenn der Logikzustand am Speicherprüfanschluss 28 auf niedrigem Pegel (low) ist, und den Zwischenverbindungsanschluss 20₀ vom Prozessor 14 abzukoppeln, wenn der logische Zustand am Speicherprüfanschluss 28 auf hohem Pegel (high) ist. Das zweite Transistorenpaar 62₀ und 64₀ wird von dem Speicherprüfanschluss 28 gesteuert, um den Zwischenverbindungsanschluss 20₀ an den Speicher 12 anzukoppeln, wenn der logische Zustand am Speicherprüfanschluss auf hohem Pegel (high) ist, und den Zwischenverbindungsanschluss 20₀ vom Speicher 12 abzukoppeln, wenn der logische Zustand am Speicherprüfanschluss 28 auf niedrigem Pegel (low) ist.
Folglich ermöglichen Ausführungsformen der Erfindung, einen Speicher in einen Prozessor einzubetten und unter Verwendung der Zwischenverbindungsanschlüsse 20₀ , ... 20_N zu prufen. Dies schafft die Vorteile einer Verkürzung der Zugriffszeit des Speichers und der Senkung der Kosten des Speichers durch das Einbetten eines Speichers ohne die erhöhten Kosten einer vollständigen Prüfung des eingebetteten Speichers auf der teureren Prozessorprüfanlage. Da der Speicher auf den Zwischenverbindungsanschlüssen 20₀ , ... 20_N der integrierten Schaltung geprüft wird, sind außerdem die Speicher-Zwischenverbindungsanschlüssen nicht erforderlich und der Speicher kann ohne diese hergestellt werden, wodurch für Platzeinsparungen auf jedem eingebetteten Speicher gesorgt wird.
Das Einbetten eines Speichers in einen Prozessor und das Prüfen des Speichers unter Verwendung der Zwischenverbindungsanschlüsse 20₀ , ... 20_N wird durch das obenbeschriebene Verfahren der zeitweiligen Kopplung des Speichers an einen oder mehrere der Zwischenverbindungsanschlüsse, Prüfen des Speichers und Abkoppeln des Speichers von den ersten Zwischenverbindungsanschlüssen erreicht.
Der Prozessor mit eingebetteten Speichern kann in Computern verwendet werden, wie in 4 gezeigt ist. Dieser Typ von integrierter Schaltung 10 ist folglich besonders zweckmäßig in medizinisch-technischen Einrichtungen, wo ein schneller Zugriff auf die in dem Speicher gesicherten Daten sowohl die Genauigkeit als auch die Geschwindigkeit der Einrichtung erhöhen kann.
Ausführungsformen der Erfindung sind außerdem bei der Entwicklung von kundenspezifischen Prozessoren mit Chip-Cache-Speicher zweckmäßig. Sie sind besonders zweckmäßig in Graphikeinrichtungen, wo ein schnellerer Zugriff des Prozessors auf die im Speicher gesicherten Daten die Auflösung und die Bildfeinheit sowohl von zwei- als auch von dreidimensionalen Graphiken verbessern kann.
Weitere Hintergrundinformationen über Speicher und das Prüfen und Nachbessern bzw. Reparieren von Speichern und Prozessoren kann in Prince, Betty: SEMICONDUCTOR MEMORIES, A HANDBOOK OF DESIGN, MANUFACTURE, AND APPLICATION, 2^nd ed., John Wiley & Sons, 1991; Zaks, Rodnay und Alexander Wolfe: FROM CHIPS TO SYSTEMS: AN INTRODUCTION TO MICROCOMPUTERS, 2^nd ed., SYBEX, 1987 und den ISSCC Proceedings von 1975 bis heute gefunden werden, die alle durch Bezugnahme hier eingeschlossen werden.
Obwohl die Erfindung speziell mit Bezug auf mehrere bevorzugte Ausführungsformen beschrieben worden ist, wird für Fachleute, denen der Stand der Technik bekannt ist und die die vorliegende genaue Beschreibung sowie die Zeichnung konsultieren, selbstverständlich sein, dass verschiedene Modifikationen vorgenommen werden können und verschiedene Alternativen dabei möglich sind, ohne von der Erfindung, wie sie in den Ansprüchen definiert ist, abzukommen.
Zum Beispiel:
Obwohl die Ausführungsformen der Erfindung mit Bezug auf DRAMs oder SRAMs beschrieben worden sind, kann die Erfindung in anderen Speichertypen einschließlich Nur-Lese Speichern, FIFOs, EPROMs, EEPROMs oder Flash-Speichern verwendet werden, ohne vom Geltungsbereich der Erfindung abzukommen.
Als Prozessor kann ein Mikroprozessor, ein digitaler Signalprozessor oder eine beliebige anwendungsspezifische Schaltung, die Daten verarbeiten kann, verwendet werden, ohne vom Geltungsbereich der Erfindung abzukommen.
Obwohl die Ausführungsformen der Erfindung unter Verwendung eines Prozessors beschrieben worden sind, kann jede Logik, die Daten verarbeiten kann, verwendet werden.
Obwohl die Ausführungsformen der Erfindung als besonders zweckmäßig in bestimmten Anwendungen beschrieben worden sind, kann die Erfindung überall dort verwendet werden, wo ein Prozessor und ein Speicher benutzt werden, und ist besonders dort nützlich, wo ein schneller Zugriff auf die in einem Speicher gespeicherten Daten angestrebt wird.
Obwohl die externen Zwischenverbindungsanschlüsse in l alle als Ein-/Ausgangsanschlüsse gezeigt sind, können einige oder alle der externen Zwischenverbindungsanschlüsse nur Eingangsanschlüsse oder nur Ausgangsanschlüsse sein.
Obwohl die Speicher-Zwischenverbindungsanschlüsse in 1 alle als Ein-/Ausgangsanschlüsse gezeigt sind, können einige oder alle der Speicher-Zwischenverbindungsanschlüsse nur Eingangsanschlüsse oder nur Ausgangsanschlüsse sein.

Claims

Verfahren zum Prüfen einer integrierten Schaltung (10), die sowohl Speicher (12) als auch Logik (14) enthält, das die Schritte aufweist: der Speicher wird zeitweise an einen oder mehrere Zwischenverbindungsanschlüsse (20) über eine jeweilige oder mehrere Schalt-Schaltungen (26), die jeweils einen jeweiligen Steuereingang haben, in Reaktion auf einen zweiten logischen Zustand angekoppelt, der an dem Steuereingang empfangen wird; der Speicher (12) wird geprüft; der Speicher (12) wird von dem einen oder den mehreren Zwischenverbindungsanschlüssen abgekoppelt; und dadurch gekennzeichnet, dass die Logik an einen oder die mehreren Zwischenverbindungsanschlüsse (20) über den jeweiligen einen oder die mehreren Schalt-Schaltungen (26) in Reaktion auf einen ersten logischen Zustand angekoppelt wird, der an dem Steuereingang empfangen worden ist.
Verfahren nach Anspruch 1, das ferner aufweist: die Zwischenverbindungsanschlüsse (20) werden an eine Speicherprüfanlage angekoppelt, was vor dem Schritt zum Prüfen des Speichers durchgeführt ist; ein Flag-Bit wird auf einen dritten logischen Zustand, um anzuzeigen, dass der Speicher nicht defekt ist, und auf einen vierten logischen Zustand gesetzt, um anzuzeigen, dass der Speicher defekt ist, was nach dem Schritt zum Prüfen des Speichers durchgeführt wird; der Speicher wird von der Speicherprüfanlage abgekoppelt; in Reaktion auf den dritten logischen Zustand an dem Flag-Bit: wird die Logik an die Zwischenverbindungsanschlüsse angekoppelt; werden die Zwischenverbindungsanschlüsse an eine Logiktestanlage angekoppelt; wird die Logik geprüft; und werden die Zwischenverbindungsanschlüsse von der Logikprüfanlage abgekoppelt.
Verfahren nach Anspruch 2, wobei in Reaktion auf den dritten logischen Zustand an dem Flag-Bit der Schritt zum abschließenden prüfen der integrierten Schaltung nach dem Schritt zum Prüfen der Logik durchgeführt wird.
Verfahren nach einem der voranstehenden Ansprüche, wobei die Logik einen Prozessor aufweist.
Verfahren nach einem der voranstehenden Ansprüche, wobei der Speicher ein eingebetteter Speicher ist.
Verfahren nach einem der voranstehenden Ansprüche, das ferner den Schritt aufweist: die Logik wird von dem Zwischenverbindungsanschlüssen abgekoppelt; wobei der Schritt zum Ankoppeln des Speichers an einen oder mehrere Zwischenverbindungsanschlüsse nach dem Schritt zum Abkoppeln der Logik von den Zwischenverbindungsanschlüssen durchgeführt wird.
Verfahren nach Anspruch 6, wobei der Schritt zum Abkoppeln der Logik in Reaktion auf den zweiten logischen Zustand an dem Steuereingang ist.
Verfahren nach Anspruch 6 oder Anspruch 7, wobei der Schritt zum Abkoppeln des einen von der Logik und dem Speicher und der Schritt zum Ankoppeln den anderen des Speichers und der Logik simultan durchgeführt werden.
Verfahren nach einem der voranstehenden Ansprüche, wobei der Speicher vor oder nach der Logik geprüft wird.
Verfahren nach einem der voranstehenden Ansprüche, das den Schritt zum abschließenden Prüfen der integrierten Schaltung aufweist.
Verfahren nach einem der voranstehenden Ansprüche, das ferner den Schritt zum Instandsetzen bzw. Reparieren des Speichers aufweist, der bedingt nach dem Schritt zum Prüfen des Speichers durchgeführt wird.
Verfahren nach Anspruch 11, wobei der Schritt zum Reparieren bzw. Instandsetzen des Speichers die Ersetzung defekter Speicherzellen durch redundante Speicherzellen aufweist.
Verfahren nach einem der voranstehenden Ansprüche, wobei der Speicher von dem einen oder den mehreren Zwischenverbindungsanschlüssen in Reaktion auf den ersten logischen Zustand, der als die Steuereingänge empfangen wird, abgekoppelt wird.
Verfahren nach einem der voranstehenden Ansprüche, das den Schritt zum Prüfen der Logik aufweist, der nach dem Schritt zum Ankoppeln der Logik an dem einen oder die mehreren Zwischenverbindungsanschlüsse durchgeführt wird.
Integrierte Schaltung, die aufweist: eine Logik (14); einen Speicher (12); einen oder mehrere Zwischenverbindungsanschlüsse (20); einen oder mehrere Schalt-Schaltungen (26), die jeweils einen Steuereingang haben, die jeweils an einem Ende an einen der Zwischenverbindungsanschlüsse angekoppelt sind, und die jeweils an einem anderen Ende an den Speicher in Reaktion auf einen zweiten logischen Zustand angekoppelt sind, der an dem Steuereingang empfangen wird, dadurch gekennzeichnet, dass jede Schalt-Schaltung (26) an dem anderen Ende an die Logik (14) in Reaktion auf einen ersten logischen Zustand angekoppelt ist, der an dem Steuereingang empfangen worden ist.
Integrierte Schaltung nach Anspruch 15, die ferner aufweist, eine Speicherprüfschaltung (28), die an jeden Steuereingang zur Steuerung der Schalt-Schaltung (26) angekoppelt ist.
Integrierte Schaltung nach Anspruch 15, die ferner aufweist, eine Strombegrenzungseinrichtung (29), die zwischen Erde und der Speicherprüfschaltung und der Schalt-Schaltung angekoppelt ist.
Integrierte Schaltung nach Anspruch 17, wobei die Strombegrenzungseinrichtung einen Transistor aufweist, der eine Länge und eine Breite hat, wobei die Länge größer als die Breite ist.
Integrierte Schaltung nach einem der Ansprüche 15 bis 18, wobei die Schalt-Schaltung den Speicher von den Zwischenverbindungsanschlüssen in Reaktion auf einen ersten logischen Zustand an dem Steuereingang abkoppelt.
Integrierte Schaltung nach einem der Ansprüche 15 bis 19, wobei jede der Schalt-Schaltungen den Prozessor von den Zwischenverbindungsanschlüssen in Reaktion auf einen zweiten logischen Zustand an dem Steuereingang abkoppelt.
Integrierte Schaltung nach einem der Ansprüche 15 bis 20, wobei jede der Schalt-Schaltungen ein erstes und ein zweites Paar (50, 56, 52, 54; 60, 66, 62, 64) von Durchgangselementen aufweist.
Integrierte Schaltung nach Anspruch 21, wobei jedes der Durchlasselemente ein Durchlassgatter aufweist, das ein Paar von komplementären Transistoren hat, deren Leiterpfade parallel angekoppelt sind.
Integrierte Schaltung nach einem der Ansprüche 15 bis 21, wobei die Logik eines aufweist von: einem Prozessor; einem digitalen Signalprozessor; einem Mikroprozessor; und einer Videokompressionseinrichtung.
Integrierte Schaltung nach einem der Ansprüche 15 bis 22, wobei der Speicher einen aufweist von einem eingebetteten Speicher, einem DRAM, einem SRAM, einem Festspeicher, einem FIFO, einem Flash- bzw. Blitzspeicher, ein EPROM und einem EEPROM.
Computer, der aufweist: eine Eingabeeinrichtung; eine Ausgabeeinrichtung; und eine integrierte Schaltung, die an die Eingabeeinrichtung und die Ausgabeeinrichtung angekoppelt ist, wobei die integrierte Schaltung nach einem der Ansprüche 15 bis 24 ausgebildet ist.