-
Hintergrund der Erfindung
-
Die vorliegende Erfindung bezieht sich auf Integrierte-Schaltung-Halbleiterspeichervorrichtungen, wie z. B. Dynamischer-Direktzugriffsspeicher-(DRAM-)Vorrichtungen, und insbesondere auf ein Reparieren einer Speichervorrichtung, wenn dieselbe in einem Speichermodul in einem Rechensystem eingesetzt ist.
-
Mit der zunehmenden Dichte von Speichermodulen, wie z. B. Doppelreihenspeichermodulen (DIMMs), werden seltene Fehler der DRAM-Chips, die die Speichermodule bilden, ein wachsendes wirtschaftliches Problem für den Speicherhersteller. Gleichzeitig sehen sich Computersystemhersteller großer Servercomputer einer wachsenden Herausforderung beim Erreichen der gewünschten Zuverlässigkeit ihrer Systeme mit ständig wachsenden Speicherkapazitäten gegenüber. Derzeit sammeln Computersysteme Fehleradressen (über Fehlerreinigungs- und Fehlerkorrekturcode-Protokolle), sie reparieren jedoch keine ausfallenden Adressen, bis das gesamte Speichermodul mit der betroffenen Speichervorrichtung während der nächsten Wartungsausfallzeit ausgetauscht wird.
-
Deshalb wäre die Fähigkeit einer Reparatur von fehlerhaften Speicheradressen vor Ort, während das System läuft, von großem Vorteil für sowohl Speicherhersteller als auch Systemhersteller.
-
Stand der Technik ist dem Artikel: K. Itoh, ”VLSI Memory Chip Design”, Springer-Verlag, März 2001, S. 178–193, der
US6181614B1 und der
US4939694 zu entnehmen.
-
Zusammenfassung der Erfindung
-
Aufgabe der Erfindung ist es, ein verbessertes Verfahren zum Betreiben einer IC-Halbleiterspeichervorrichtung und eine verbesserte IC-Halbleiterspeichervorrichtung bereitzustellen.
-
Diese Aufgabe wird mit einem Verfahren nach Anspruch 1 und einer IC-Halbleiterspeichervorrichtung nach Anspruch 8 gelöst. Bevorzugten Weiterbildungen sind in den abhängigen Ansprüchen angegeben.
-
Kurz zusammengefasst wird eine Integrierte-Schaltung-Halbleiterspeichervorrichtung durch ein Empfangen eines extern gelieferten Signals repariert, das Fehleradressinformationen enthält, die zumindest eine Zeile oder Spalte von Speicherzellen in der Speichervorrichtung identifizieren, die einen Fehler aufweist. Das extern gelieferte Signal enthält Fehlerinformationen, die aus Fehlerkorrektur- oder anderen Fehleradressprotokollen abgeleitet sind. Die Fehlerinformationen werden in der Speichervorrichtung gespeichert und zum Vergleich mit einer eingehenden Speicheranforderung verwendet. Falls eine Übereinstimmung zwischen den Fehlerinformationen und der eingehenden Speicheranforderung erfasst wird, wird eine redundante Zeile oder Spalte für die Speicherzugriffsanforderung verwendet. Die Reparaturfunktion kann während eines Hochfahrens der Speichervorrichtung durchgeführt werden, oder der normale Betrieb kann durch einen Reparaturbefehl unterbrochen werden, der die Speichervorrichtung zur Reparatur in einen Bereitschaftsmodus versetzt.
-
Kurze Beschreibung der Zeichnungen
-
1 ist ein Blockdiagramm einer Speichervorrichtung gemäß der Erfindung.
-
2 ist ein Flussdiagramm, das den Betrieb der Erfindung zeigt.
-
3 ist ein Flussdiagramm gemäß einem ersten Ausführungsbeispiel der Erfindung.
-
4 ist ein Flussdiagramm gemäß einem zweiten Ausführungsbeispiel der Erfindung.
-
5 ist ein Flussdiagramm gemäß einem dritten Ausführungsbeispiel der Erfindung.
-
6 ist ein Blockdiagramm, das die Erfindung im Zusammenhang mit einem Speichermodul zeigt.
-
Detaillierte Beschreibung
-
Zunächst unter Bezugnahme auf 1 ist eine Integrierte-Schaltung-(IC)Halbleiterspeichervorrichtung bei Bezugszeichen 10 gezeigt, die eine Mehrzahl von Adressleitungen 12 und eine Mehrzahl von Datenleitungen 14 aufweist. In der Speichervorrichtung 10 befinden sich zumindest eine Schmelzsicherungsbank 20 und ein zugeordneter Schmelzsicherung-Latch 22. Es sei darauf hingewiesen, dass, obwohl 1 eine einzige Schmelzsicherungsbank 20 und einen einzigen Schmelzsicherung-Latch 22 zeigt, bei den meisten Speichervorrichtungsanwendungen mehrere Schmelzsicherungsbänke und zugeordnete Schmelzsicherung-Latches vorliegen. Der Einfachheit halber ist nur eines von jedem gezeigt. Außerdem gibt es einen Fehleradress-Latch 30 und eine Vergleichslogikschaltungsanordnung 40.
-
Gemäß der Erfindung wird ein externer Reparaturbefehl geliefert, um zu ermöglichen, dass ein Systembenutzer Fehlerinformationen an die Speichervorrichtung 10 liefert und einen Reparaturbefehl ausgibt. Die Fehlerinformationen werden der Speichervorrichtung 10 an den Adressleitungen oder -anschlussstiften 12 und optional auch an den Datenanschlussstiften oder DQs 14 geliefert und in dem Fehler-adress-Latch 30 gespeichert. Auf ähnliche Weise werden Fehlerinformationen, die in den Endherstellungsphasen der Speichervorrichtung 10 bestimmt werden, in der Schmelzsicherungsbank gespeichert und beim Hochfahren des Systems in den Schmelzsicherung-Latch 22 gelatcht. Dann vergleicht die Vergleichslogikschaltungsanordnung 40 während normaler Speicherzugriffsoperationen die eingehenden Adressanforderungen sowohl mit den Fehlerinformationen, die in dem Schmelzsicherung-Latch 22 gespeichert sind, als auch mit den Fehleradressinformationen, die in dem Adress-Latch 30 gespeichert sind, um auf redundante Speicherzellen zuzugreifen, wenn eine Übereinstimmung besteht. Die Latches 22 und 30 können den gleichen Typ von elektrischem Element aufweisen. Wie es in der Technik bekannt ist, sind Latches ein Typ von Schnell-Logikschaltungsanordnung, die normalerweise aus Transistoren gebildet ist, die in einer Flip-Flop-Konfiguration angeordnet sind, um Daten zu speichern, solange Leistung an die Chips angelegt ist.
-
Die extern gelieferten Fehleradressinformationen können aus Fehlerkorrektur- und Fehleradressprotokollen abgeleitet werden, die durch das Hostcomputersystem gesammelt werden, wie es in der Technik bekannt ist. Nachdem die extern gelieferten Fehlerinformationen in die Speichervorrichtung geladen worden sind, erscheint die Speichervorrichtung dem System nach der Reparatur aufgrund der Operation der Vergleichslogikschaltungsanordnung 40 perfekt. Folglich würde dies bedeuten, dass bei weniger teuren Computersystemen nicht-perfekte Speicher-ICs verwendet werden könnten, und bei Hochleistungscomputersystemen die Zuverlässigkeit verbessert werden kann. Ein Reparieren der Speichervorrichtung, um für das System „perfekt” auszusehen, kann einem Neuabbilden von ausfallenden Adressen während eines Betriebs auf der Steuerungs- oder CPU-Ebene bezüglich einer Auswirkung auf die Systemleistung vorzuziehen sein. Zur Rückwärtskompatibilität muss der Reparaturbefehl ein Befehl sein, der bei heutigen Speicheranwendungen unzulässig oder reserviert ist. Dies könnte am Einfachsten durch ein Koppeln des Ausgebens des Reparaturbefehls mit einer erweiterten Modusregister-Einstellung erreicht werden.
-
Unter Zuwendung zu 2 wird die Erfindung genauer beschrieben. Einige Speichervorrichtungen, wie z. B. DRAMs, reparieren Fehler über Reserve- oder redundante Zeilen. Es ist erwünscht, zwischen einer Zeilenreparatur und einer Spaltenreparatur über zwei unterschiedliche Reparaturbefehle zu unterscheiden. Dies ermöglicht es dem Benutzer, alle Fehleradressinformationen innerhalb eines Zyklus zurück an die Speichervorrichtung zu liefern, indem die Fehleradresse an den Adressbus der Speichervorrichtung angelegt wird, wie es auch in 1 gezeigt ist. Die Adressleitungen 12 sind mit Adressempfängern 26 gekoppelt, und die DQs 14 sind mit DQ-Empfängern 28 gekoppelt. Einige Speicherredundanz kann Zellen ersetzen, die nur einem Teilsatz der DQs 12 der Speichervorrichtung 10 entsprechen. In diesem Fall kann der Systembenutzer auch Signale an die DQs 12 der Speichervorrichtung 10 anlegen, um anzuzeigen, welche DQs fehlerbehaftet sind. Die Fehlerinformationen können aus einer Adresse bestehen, die an den Adressleitungen 12 geliefert wird, und falls es erwünscht ist, die bestimmten ein oder mehr Zellen zu identifizieren, die eine Reparatur benötigen, können die entsprechenden DQ-spezifischen (an DQ anliegenden) Fehlerinformationen an den DQs 14 geliefert werden. Zum Beispiel kann eine bestimmte Speicherzelle in dem Speicherarray durch die Kombination von Fehleradressinformationen (die eine Zeile oder Spalte identifizieren) zusammen mit Fehler-DQ-Informationen identifiziert werden. Die Fehler-DQ-Informationen können aus einem vordefinierten Signal bestehen, das an die DQs 12 geliefert wird, derart, dass ein fehlerbehafteter DQ mit einer logischen Eins identifiziert wird, die daran angelegt wird, und ein bestehender oder normal funktionierender DQ mit einer logischen Null identifiziert wird.
-
Gemäß einem Ausführungsbeispiel ist eine Technik, die rückwärts kompatibel mit bestehenden Speichervorrichtungen ist und nicht die Definition eines neuen Befehls umfasst, folgendermaßen. Einige Speichervorrichtungen, wie z. B. DRAMs, führen ein Abfragen der Schmelzsicherungsbänke beim Hochfahren durch, um den Zustand aller Schmelzsicherungen (Laser oder elektrisch) zu erfassen und in Latches zu speichern, zum schnellen Verarbeiten der Informationen während des Betriebs. Dieser so genannte Schmelzsicherungspuls bewegt sich durch den Chip, wobei alle bestehenden Schmelzsicherungen abgefragt werden. Diese Erfindung schlägt vor, den Schmelzsicherungspuls zu erweitern, um auch die Adressanschlussstifte und DQs der Speichervorrichtung abzutasten und diese Informationen als eine Reparaturanforderung für eine Spalten- oder Zeilenadresse (oder DQs, um bestimmte Zellen zu identifizieren) zu behandeln, wie es in den 1 und 2 gezeigt ist. Bei den fehlerbehafteten Speicheradressen (oder Zellen), die über den externen Befehl oder das externe Signal identifiziert worden sind, kann eine eigens vorgesehene Zeile- oder Spaltenredundanz verwendet werden, um die ursprünglichen (jetzt aber ausfallenden) Speicherarrayzellen entsprechend den Fehlerinformationen zu ersetzen. Dies ermöglicht es, dass das System zwischen Zellen, bei denen bei der Herstellung festgestellt wurde, dass dieselben fehlerbehaftet geworden sind, gegenüber Zellen unterscheidet, bei denen festgestellt wurde, dass dieselben fehlerbehaftet sind, nachdem die Speichervorrichtung eingesetzt wurde und sich in Verwendung befindet.
-
Es wird nun Bezug genommen auf 3, die einen Reparaturprozess 100 zeigt, der im Zusammenhang mit 2 erläutert wird. Bei Schritt 110 wird, wenn das System, in dem sich die Speichervorrichtung befindet, hochfährt, ein kurzes Zeitintervall vorgesehen, während dem Fehlerinformationen an die Vorrichtung 10 an den Adressleitungen oder DQs geliefert werden, wie es in 2 gezeigt ist. Zum Beispiel legt das System einen stabilen 200 μs-Takt an die Speicherkomponenten an, nachdem alle externen Spannungen stabilisiert worden sind. Normalerweise sind die externe Versorgungsspannung und die interne Hauptspannung der Speicherkomponente sehr früh bei dem Hochfahrprozess betriebsbereit. Deshalb arbeiten die Adress- und DQ-Empfänger 26 bzw. 28 und die Latches 22 und 30 korrekt, selbst wenn andere interne Spannungen sich noch nicht auf ihren korrekten Pegeln befinden. Dies liefert ein breites Zeitfenster, um die Fehleradressinformationen anzulegen und dieselben intern zu den Schmelzsicherungsinformationen für die eigens vorgesehenen Redundanzelemente hinzuzufügen.
-
Anschließend wird bei Schritt 120 der Schmelzsicherungspuls abfragend über die Schmelzsicherungsbänke, z. B. Schmelzsicherungsbank 20, und über die Adressleitungen 12 und optional die DQs 14 bewegt, um die Fehlerinformationen zu erfassen. Bei Schritt 130 werden die extern gelieferten Fehlerinformationen in dem Latch 30 gespeichert. Die Fehlerinformationen von der Schmelzsicherungsbank 20 werden in dem Schmelzsicherung-Latch 22 gespeichert. Dann vergleicht die Vergleichslogik 40 während eines normalen Systembetriebs eine eingehende Adressanforderung (Zeile oder Spalte) mit den Fehlerinformationen von dem Schmelzsicherung-Latch 22 und dem Latch 30. Bei Schritt 150 wird, wenn eine Übereinstimmung vorliegt, auf eine redundante Zeile oder Spalte anstatt auf die eingehende angeforderte Adresse zugegriffen. Insbesondere wird, wenn eine Übereinstimmung zwischen der eingehenden Adressanforderung und den Fehlerinformationen, die in dem Latch 30 gespeichert sind, vorliegt, eine der eigens vorgesehenen Zeilen oder Spalten anstatt der Adresse in der eingehenden Adressanforderung verwendet. Falls eine Über-einstimmung zwischen der eingehenden Adressanforderung und den Adressinformationen besteht, die in einer Schmelzsicherungsbank gespeichert sind, wird eine der nicht eigens vorgesehenen Zeilen oder Spalten verwendet. Falls andererseits keine Übereinstimmung zwischen der eingehenden Adressanforderung und den Fehlerinformationen besteht, wird die Speicheradresse verwendet, die in der eingehenden Anforderung enthalten ist. Der Begriff „Übereinstimmung” bedeutet in diesem Fall der hier beschriebenen Techniken, dass die eingehende Speicheranforderung für eine Zeile oder Spalte ist, die zumindest eine fehlerbehaftete Speicherzelle enthält.
-
Dieser Prozess 100 ist für aktuelle JEDEC-Standards völlig transparent. Eine Beschränkung des Prozesses 100 besteht jedoch darin, dass das Zeitintervall während eines Systemhochfahrens wahrscheinlich nur lang genug ist, um zu ermöglichen, dass eine einzige Adresse angelegt und in dem Latch 30 gespeichert wird.
-
Unter Zuwendung zu 4 wird ein Prozess 200 geliefert, der einen speziellen Reparaturbefehl umfasst, der jedoch ein Liefern von mehr Fehlerinformationen an den Speicher ermöglichen kann als der Prozess, der in 3 gezeigt ist. Bei Schritt 210 wird ein spezieller Reparaturbefehl an die Speichervorrichtung geliefert, um dieselbe in einen Bereitschafts- oder Reparaturmodus zu versetzen. Dann werden, während sich dieselbe in diesem Bereitschaftsmodus befindet, bei Schritt 220 Fehlerinformationen an die Adressleitungen und DQs geliefert. Bei Schritt 230 wird der Abfragepuls ausgegeben, um die Schmelzsicherungsbank, die Adressleitungen und die DQs abzutasten, um Fehlerinformationen zu erfassen, wie es im Vorhergehenden in Verbindung mit den 2 und 3 beschrieben ist. Dann werden bei Schritt 240 die erfassten Fehlerinformationen in einem Latch oder an einem anderen Speicherort gespeichert. Die Schritte 230 und 240 werden während nachfolgender eigens vorgesehener Zeitschlitze wiederholt, um eine Fehleradresse während jedes Zeitschlitzes zu erfassen, bis alle Fehlerinformationen erfasst worden sind, oder bis keine weiteren Zeitschlitze verfügbar sind. Da mehrere Fehleradressen an die Speichervorrichtung geliefert werden können, können mehrere Latches vorliegen, von denen jeder eine Fehleradresse speichert.
-
Die Schritte 250 und 260 werden während eines normalen Betriebs durchgeführt, um eingehende Adressanforderungen mit den Fehlerinformationen zu vergleichen und einen Zugriff auf die eingehende Adressanforderung zu gestatten, falls keine Übereinstimmung vorliegt, und ansonsten einen direkten Zugriff auf eine redundante (eigens vorgesehene oder nicht eigens vorgesehene) Zeile oder Spalte, falls eine Übereinstimmung vorliegt.
-
Bei Schritt 270 können die Fehlerinformationen zu einer permanenten Speicherung übertragen werden. Zum Beispiel werden ansprechend auf einen Fehlerspeicherbefehl die Informationen in den Latches zu einer anderen Speicherung auf dem Chip, wie z. B. Elektronik-Schmelzsicherungen, zu einem elektronisch löschbaren programmierbaren Nur-Lese-Speicher (EEPROM) an dem Speichermodul oder zu einem anderen permanenten Systemspeicher, wie z. B. einer Festplattenspeichervorrichtung, übertragen.
-
Der Prozess 200 kann Änderungen bei bestimmten Vorrichtungsstandards erfordern, wie z. B. dem JEDEC-Standard (z. B. Definition neuer Befehle, Rückkopplung von Reparaturerfolgsinformationen an die Steuerung oder Testervorrichtung usw.). Trotzdem besteht ein zusätzlicher Vorteil eines Lieferns eines Benutzerreparaturbefehls darin, dass der Benutzer Schmelzsicherungsinformationen in der Speichervorrichtung wiederherstellen kann, ohne das System herunterzufahren und dasselbe neu zu starten.
-
Bevor ein normaler Speicherbetrieb wiederaufgenommen wird, werden die Daten von dem normalen Speicherarray in die eigens vorgesehenen redundanten Spalten oder Zeilen kopiert. Die Sequenz von Ereignissen wird dann folgendermaßen: Inhalt aus ausgefallenen Speicherelementen lesen; Fehlerkorrektur bei den Daten durchführen, die von den Speicherelementen gelesen wurden, und die fehlerkorrigierten Daten in einen vorübergehenden Speicherort speichern (z. B. Arbeitsspeicherelemente oder eine Festplatte); Speichervorrichtung in Bereitschaftsmodus versetzen; den Speicher unter Verwendung des Prozesses reparieren, der in 4 gezeigt ist, die korrigierten Daten zurück in den Speicher schreiben, so dass die Daten in eigens vorgesehene redundante Speicherelemente geschrieben werden; und einen normalen Betrieb wiederaufnehmen.
-
Als eine weitere Variation bei dem Ausführungsbeispiel, das in 4 gezeigt ist, kann die Speichervorrichtung mit einer eigens vorgesehenen Logik konzipiert sein, um extern gelieferte Fehlerinformationen zu empfangen und zu speichern.
-
Unter Zuwendung zu 5 wird noch ein weiterer Aspekt der Erfindung beschrieben. Es ist möglich, dass die Fehlerinformationen, die in den Schmelzsicherung-Latches gespeichert sind, verfälscht oder zerstört werden können, was durch Alphapartikel verursacht wird, die auf die Schmelzsicherung-Latches treffen. Dementsprechend wird ein Prozess 300 geliefert, um die Informationen, die in den Schmelzsicherung gespeichert sind, wiederherzustellen. Bei Schritt 310 werden Fehler, die einem Zugreifen auf Speicherzellen auftreten, überwacht, um zu erfassen, wann und ob wesentliche Fehler vorliegen, die nicht durch Fehlerkorrekturtechniken beseitigt werden können. Derartige Fehler können als katastrophale Fehler bezeichnet werden. In dem Fall, dass ein katastrophaler Fehlerzustand bei Schritt 310 erfasst wird, wird das System bei Schritt 320 in einen Bereitschaftsmodus versetzt, wobei während dieser Zeit alle Daten, die in der Speichervorrichtung gespeichert sind, aufrechterhalten werden, so wie sie sind; kein weiteres Schreiben findet statt. Der Befehl, die Speichervorrichtung in Bereitschaft zu versetzen, kann ein extern gelieferter Befehl sein, der erfolgt, nachdem ein Systembenutzer (oder eine Anwendung) über den Zustand informiert worden ist und ein Systembenutzer angezeigt hat, den Bereitschaftsmodus einzuleiten und den Schmelzsicherungspuls erneut auszugeben. Dann wird bei Schritt 330 der Schmelzsicherungspuls erneut ausgegeben, um sich abfragend über die Schmelzsicherungsbänke zu bewegen und dadurch die Fehleradressinformationen, die in den Schmelzsicherungsbänken enthalten sind, in entsprechende Schmelzsicherung-Latches zurückzuspeichern bzw. wiederherzustellen. Dann wird bei Schritt 340 ein normaler Systembetrieb mit den wiederhergestellten Fehleradressinformationen (von den Schmelzsicherungsbänken) wiederaufgenommen, und eine Leseoperation der Speichervorrichtung wird versucht. Der Prozess 300 garantiert eventuell keine vollständig erfolgreiche Wiederherstellung, derselbe ist jedoch ausreichend, um zumindest mit Kurzzeitstörungen fertig zu werden. Dieser Prozess 300 gibt einem Systembenutzer auch eine Möglichkeit, mit Ursachen von katastrophalen Fehlern fertig zu werden, die durch kosmische Strahlen verursacht werden können, und in vielen Fällen ist der Fehler voll behebbar, da die korrekten Informationen, die in den redundanten Elementen der Speichervorrichtung gespeichert sind, noch verfügbar sind, solange kein Schreibzugriff ablief, als das Ereignis des katastrophalen Fehlers eintrat. Die Daten können auf einer vorübergehenden Basis vor einem Durchführen des Wiederherstellungsprozesses in einen anderen Speicher kopiert (und Fehler korrigiert) werden.
-
Die hier beschriebenen Techniken ermöglichen die Verwendung eines Speichers mit bekannten fehlerbehafteten Adressen (was viel kostengünstiger als ein perfekter Speicher ist), und/oder der Systembenutzer könnte die Zuverlässigkeit des Systems durch ein kontinuierliches Reparieren von Adressen, die in den Fehlerprotokollen auftauchen, verbessern. Durch ein Reparieren von Fehlern wird die Systemzuverlässigkeit verbessert.
-
Die hier beschriebenen Techniken können auf ein Reparieren von Zellen an ein oder mehr Speicherchips an einem Speichermodul ausgedehnt werden. 6 zeigt ein Speichermodul 400, das eine Mehrzahl von Speicher-ICs 10(1), 10(2), ..., 10(4) aufweist. Bei dem Speichermodul 400 kann jeder Speicherchip eindeutig durch das Chipauswähl-(CS-)Signal und die DQs, die dieser Speicherchip bedient, identifiziert werden. Ein Speicher-IC kann basierend auf DQ-spezifischen Fehlerinformationen und dem CS-Signal ausgewählt werden, was zur Folge hat, dass die Fehleradressinformationen, die an die Adressleitungen geliefert werden, durch diesen Speicher-IC verarbeitet werden. Außerdem können die DQ-spezifischen Fehlerinformationen durch ein Speicher-IC in Kombination mit Fehleradressinformationen verwendet werden, um Reparaturen bis hinunter zur Zellebene vorzunehmen. Um eine Reparatur vorzunehmen, wird das CS-Signal an das Speichermodul 400 auf einen hohen Pegel gebracht, Fehleradressinformationen werden an die Adressanschlussstifte 12 geliefert, und DQ-spezifische Fehlerinformationen werden an die DQs geliefert. Zum Beispiel können die DQ-spezifischen Fehlerinformationen ein vordefiniertes Signal aufweisen, z. B. alle fehlerbehafteten DQ = logische Eins, und alle fehlerfreien DQ = logische Null, und die Speicherkomponenten nehmen die Fehlerinformationen in ihre Latches auf, ähnlich den Techniken, die im Vorhergehenden im Zusammenhang mit den 2 und 3 beschrieben sind. Es ist für Fachleute ersichtlich, dass diese Techniken auf ein Liefern von Fehlerinformationen ausgedehnt werden können, die aus einer Fehleradresse (Zeile, Spalte), einem Bankidentifizierer und DQ bestehen, um eine bestimmte Speicherzelle in einem großen Speicherarraynetzwerk zu identifizieren.
