DE4335061C2

DE4335061C2 - Mehrspeichervorrichtung

Info

Publication number: DE4335061C2
Application number: DE4335061A
Authority: DE
Inventors: Toyohito Hatashita; Motoharu Taura; Toshihiko Shimizu; Hiroshi Umeoka
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1992-10-14
Filing date: 1993-10-11
Publication date: 1997-01-09
Anticipated expiration: 2013-10-12
Also published as: JPH06124243A; DE4335061A1; US5481670A; JP3146075B2

Description

Die Erfindung betrifft eine Mehrspeichervorrichtung nach dem Oberbegriff des Anspruchs 1.

Fig. 27 zeigt ein Beispiel einer bekannten Mehrspei chervorrichtung und ihrer Systemkonfiguration. Wie die Figur darstellt, enthält die bekannte Mehrspei chervorrichtung ein Paar von identischen Speicheran ordnungen 601 und 602, ein Paar von identischen Feh lerdetektoren 608 und 609 und einige Funktionselemen te wie eine Steuerschaltung 611, ein Fehlerkorrektur glied 610 und ein Ausgangsauswahlglied 613.

Die Arbeitsweise der bekannten Vorrichtung wird nun unter Bezug auf die Figur beschrieben. Wenn eine Le seadresse auf einer Leseadreßleitung 600 bestimmt wird, wird die Adresse in Adressenselektoren 603, 604 gespeichert, die verwendet werden für den Zugriff auf die Speicheranordnungen 601 und 602 und dadurch das parallele Auslesen von Speicherdaten aus den bestimm ten adressierten Stellen in Leseregister 606 bzw. 607. Die aus den Speicheranordnungen 601 und 602 aus gelesenen Daten sind bei Abwesenheit eines von den Fehlerdetektoren 608 und 609 erfaßbaren Fehlers für die Ausgabe verfügbar. Die Fehlerdetektoren liefern ein Eingangssignal zu der Steuerschaltung 611, die mit dem Ausgangsauswahlglied 613 verbunden ist. Wenn kein Fehler vorhanden ist, wählt das Ausgangsauswahl glied 613 eines von ihnen für die Ausgangsdaten aus.

Wenn in einem der Fehlerdetektoren 608 oder 609 ein Fehler erfaßt wird, empfängt die Steuerschaltung 611 das Ergebnis der Fehlererfassung. Wenn beispielsweise ein Fehler im Fehlerdetektor 608 erkannt wird, das heißt ein Lesefehler in der Speicheranordnung 601, informiert die Steuerschaltung 611 das Ausgangsaus wahlglied 613 über den Fehler in der Speicheranord nung 601. Das Ausgangsauswahlglied 613 wählt demgemäß die Lesedaten aus der Speicheranordnung 602 für die Ausgabe zu einer Ausgangsleitung 661 aus.

In der Zwischenzeit wird der Fehler im Fehlerkorrek turglied 610 korrigiert. Die korrigierten Daten wer den parallel mit dem Ausgabevorgang in die Speicher anordnung 601 zurückgeschrieben, wobei die im Schreibadressenregister 605 gespeicherten Adressen und der Inhalt eines Schreibkennzeichenregisters 612 verwendet werden.

Eine entsprechende Operation wird durchgeführt, wenn ein Fehler im Fehlerdetektor 609 erkannt wird, und eine Korrektur erfolgt durch das Fehlerkorrekturglied 610 und wird zur Speicheranordnung 602 geliefert.

Fig. 28 zeigt ein anderes Beispiel einer bekannten Mehrspeichervorrichtung, die eine Paralleloperation mit Ersatzeinheiten illustriert. In der Figur sind eine Hauptspeichereinheit 712 und eine Ersatzspei chereinheit 713 identisch und arbeiten parallel. In diesem System werden im allgemeinen die Daten für die Ausgabe zu einem in der Figur nicht dargestellten Datenbus aus der Hauptspeichereinheit ausgewählt. Wenn jedoch ein Fehler in der Hauptspeichereinheit 712 festgestellt wird, wird die Ersatzspeichereinheit 713 ausgewählt. Um eine parallele Operation zwischen den beiden Speichereinheiten sicherzustellen, werden sie durch eine Phantom-ODER-Technik gesteuert, die ODER-Glieder 722 in der Hauptspeichereinheit und ODER-Glieder 732 in der Ersatzspeichereinheit verwen det. Mit anderen Worten, eine Bus-Ansprechoperation ist zu verzögern, bis die beiden Einheiten einen Syn chronzustand erreichen, wobei der gesamte Verlauf der gegenwärtigen Ansprechoperation vervollständigt wird. Eine Betriebsarten-Umschaltoperation vom/zum Haupt speicher zum/vom Ersatzspeicher zwischen den Spei chereinheiten im Falle eines Fehlers braucht hier nicht beschrieben zu werden, da sie gut bekannt ist.

Der Stand der Technik stellt daher einige Herausfor derungen aus einem baulichen Gesichtspunkt. Wie vor erwähnt ist, erfordert die bekannte Mehrspeichervor richtung viele zusätzliche Funktionselemente wie zu mindest Steuerschaltungen zur Auswahl der richtigen Daten zwischen den Speichereinheiten und Ausgangsaus wahlglieder. Mit anderen Worten, der Stand der Tech nik erfordert mehr als eine Systemkonfiguration be stehend aus zwei oder mehr identischen Speicherein heiten, um eine synchrone Ersatzoperation im System zu erreichen.

Daneben sieht dieser Stand der Technik keine Maßnah men vor, um eine synchrone sowie eine parallele Ope ration zwischen den Speichereinheiten im System zu gewährleisten, wenn eine neue Speichereinheit eine schadhafte im Falle eines in der Hauptspeichereinheit festgestellten Fehlers oder Versagens ersetzt.

Die US 4 150 428 beschreibt ein Datenverarbeitungs system mit einem zentralen Prozessor und mehreren Speichermodulen, die jeweils durch eine eindeutige Adresse aufrufbar sind. Wenn eines dieser Speichermo dule fehlerhaft arbeitet, wird ein Ersatz-Speichermo dul bestimmt, das nun bei Aufruf der eindeutigen Adresse des fehlerhaften Speichermoduls anspricht, während ein Ansprechen bei Aufruf seiner eigenen Adresse unterbunden wird. Hierzu verwendet das be kannte System ein besonderes Adressenregister zum Speichern der eindeutigen Adresse des fehlerhaften Speichermoduls und einen Komparator zum Vergleich der im Adressenregister gespeicherten Adresse mit der jeweils über den Systembus aufgerufenen Adresse.

In der US 4 380 812 ist ein Datenverarbeitungssystem offenbart, in welchem die Bits jedes gespeicherten Wortes periodisch aufgefrischt werden. Zur Zeit der Auffrischung wird auch eine Fehlererfassung durchge führt und ein fehlerhaftes Wort wird so aufgefrischt, daß gleichzeitig der Fehler beseitigt wird.

Es ist die Aufgabe der vorliegenden Erfindung, die bekannte Mehrspeichervorrichtung nach dem Oberbegriff des Anspruchs 1 so auszubilden, daß sowohl eine syn chrone als auch eine parallele Operation zwischen den Speichereinheiten im System ohne Unterbrechung für den Fall aufrechterhalten werden kann, daß verschie dene Fehler auftreten.

Diese Aufgabe wird erfindungsgemäß gelöst durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen Merkmale. Vorteilhafte Weiterbildungen der erfin dungsgemäßen Mehrspeichervorrichtung ergeben sich aus den Unteransprüchen. Ein Ver fahren zum Umspeichern von Daten in dieser Mehrspei chervorrichtung ist im Anspruch 12 angegeben.

Die Erfindung wird im folgenden anhand von in den Figuren dargestellten Ausführungsbeispielen näher erläutert. Es zeigen:

Fig. 1 ein Blockschaltbild einer Mehrspei chervorrichtung nach einem Ausfüh rungsbeispiel der vorliegenden Erfin dung;

Fig. 2(a) die Auffrisch-Anfrageschaltung in Fig. 1;

Fig. 2(b) die Busansprech-Steuerschaltung in Fig. 1;

Fig. 2(c) die Lesefehler-Erfassungsschaltung in der Speichersteuerschaltung in Fig. 1;

Fig. 3 einen Satz von Zeitdiagrammen, die einen Auffrischvorgang in der Mehr speichervorrichtung nach den Fig. 1 bis 2(c) illustrieren;

Fig. 4 einen Satz von Zeitdiagrammen, die eine Operation einer Mehrspeichervor richtung für den Fall illustrieren, daß ein Ein-Bit-Lese fehler im Hauptspeicher erfaßt wird;

Fig. 5 einen Satz von Zeitdiagrammen, die eine Operation der Mehrspeichervor richtung nach Fig. 1 für den Fall il lustrieren, daß ein Ein-Bit-Lesefehler im Ersatzspeicher erfaßt wird;

Fig. 6 einen Satz von Zeitdiagrammen, die eine Operation der Mehrspeichervor richtung nach Fig. 1 illustrieren, wenn der Hauptspeicher einen Ein-Bit-Lese fehler und der Ersatzspeicher hiermit zusammenfallend einen Zwei-Bit-Lesefehler erfassen;

Fig. 7 ein Blockschaltbild einer Mehrspei chervorrichtung nach einem anderen Ausführungsbeispiel der Erfindung;

Fig. 8 einen Satz von Zeitdiagrammen, die eine Operation der Mehrspeichervor richtung nach Fig. 1 für den Fall il lustrieren, daß ein Zwei-Bit-Lesefeh ler im Hauptspeicher erfaßt wird;

Fig. 9 einen Satz von Zeitdiagrammen, die eine Operation der Mehrspeichervor richtung nach Fig. 1 für den Fall il lustrieren, daß ein Zwei-Bit-Lesefeh ler nur im Ersatzspeicher erfaßt wird;

Fig. 10(a) ein Blockschaltbild einer Mehr speichervorrichtung nach einem anderen Ausführungsbeispiel der Erfindung;

Fig. 10(b) eine Bus-Paritätsprüfschaltung in der Bus-Steuerschaltung der Mehr speichervorrichtung nach Fig. 10(a);

Fig. 10(c) eine Bus-Paritätsfehler-Melde schaltung in der Bus-Steuerschal tung nach Fig. 10(a);

Fig. 10(d) eine Vergleichsschaltung zum Prü fen von Bus-Paritätsfehlern in ihrer eigenen Bus-Steuerschaltung und anderen in Fig. 10(a);

Fig. 11 einen Satz von Zeitdiagrammen, die eine Operation einer Mehrspeichervor richtung für den Fall illustrieren, daß ein Bus-Pari tätsfehler im Hauptspeicher festge stellt wird;

Fig. 12 einen Satz von Zeitdiagrammen, die eine Operation einer Mehrspeichervor richtung für den Fall illustrieren, daß ein Ein-Bit-Lese fehler im Hauptspeicher erfaßt wird;

Fig. 13 einen Satz von Zeitdiagrammen, die eine Operation einer Mehrspeichervor richtung für den Fall illustrieren, daß ein Zwei-Bit-Lese fehler im Hauptspeicher in der Mitte einer Lese-Änderungs-Schreib- Operation erfaßt wird;

Fig. 14(a) das Blockschaltbild einer Mehr speichervorrichtung die eine Einleitungsvor richtung nach einem anderen Aus führungsbeispiel vorsieht;

Fig. 14(b) die On-Line-Ersetzungssteuer schaltung in Fig. 14(a);

Fig. 15 ein: Flußdiagramm, das die Operations folge für den Austausch einer beschä digten Speichereinheit durch eine neue während des eingeschalteten Zustands illustriert;

Fig. 16 eine Auffrisch-Anfrageschaltung in der Auffrisch-Anfragesteuerschaltung in Fig. 1;

Fig. 17 einen Satz von Zeitdiagrammen, die eine Auffrischoperation in der Auf frisch-Anfrageschaltung in Fig. 16 illustrieren;

Fig. 18 einen Satz von Zeitdiagrammen, die eine Operation einer Mehrspeichervor richtung für den Fall illustrieren, daß ein Fehler in der Auffrisch-Anfrageschaltung im Hauptspeicher auftritt;

Fig. 19 einen Satz von Zeitdiagrammen, die eine Operation einer Mehrspeichervor richtung für den Fall illustrieren, daß ein Fehler in der Auffrisch-Anfrageschaltung im Er satzspeicher auftritt;

Fig. 20 einen Satz von Zeitdiagrammen, die eine Operation einer Mehrspeichervor richtung für den Fall illustrieren, daß ein Zwei-Bit-Feh ler während eines Lesevorgangs er faßt wird;

Fig. 21 einen Satz von Zeitdiagrammen, die eine Operation einer Mehrspeichervor richtung für den Fall illustrieren, daß Zwei-Bit-Lese fehler zusammenfallend in der Haupt- und Ersatzspeichereinheit während ei nes Lesevorgangs erfaßt werden;

Fig. 22 ein Blockschaltbild einer Mehrspei chervorrichtung gemäß einem weiteren Ausführungsbei spiel;

Fig. 23 einen Satz von Zeitdiagrammen, die eine Operation einer Mehrspeichervor richtung für den Fall illustrieren, daß eine Auffrischanfrage nur im Ersatzspeicher während einer Leseoperation in Fig. 22 ausgegeben wird;

Fig. 24 einen Satz von Zeitdiagrammen, die eine Operation einer Mehrspeicheran ordnung für den Fall illustrieren, daß ein Ein-Bit-Lese fehler nur im Ersatzspeicher in Fig. 22 erfaßt wird;

Fig. 25 einen Satz, von Zeitdiagrammen, die eine Operation in einer Mehrspeicher anordnung für den Fall illustrieren, daß ein Ein-Bit-Lese fehler nur im Hauptspeicher in Fig. 22 erfaßt wird;

Fig. 26 ein Flußdiagramm, das die Operation eines Bus-Ansprechverhaltens in einer Mehrspeichervorrichtung nach der Er findung illustriert;

Fig. 27 ein Blockschaltbild einer bekannten Mehrspeichervorrichtung; und

Fig. 28 ein Blockschaltbild einer anderen be kannten Mehrspeichervorrichtung.

Fig. 1 zeigt eine Systemkonfiguration einer Mehrspei chervorrichtung entsprechend einem Ausführungsbei spiel der Erfindung. Das Ausführungsbeispiel stellt die grundlegende Konfiguration und Arbeitsweise einer Mehrspeichervorrichtung nach der Erfindung dar. Die Erfindung stellt eine Mehrspeichervorrichtung mit zwei oder mehr identischen Speichereinheiten mit Zu griff zu dem gemeinsamen Standard-Systembus heraus. Die Vorrichtung umfaßt eine Speichereinheit im Haupt (Master) betrieb (welche nachfolgend "Hauptspei cher" genannt wird), die auf den Bus anspricht, und eine oder mehrere Speichereinheiten im Ersatz(Backup)betrieb (von denen jede nachfolgend als "Ersatzspeicher" bezeichnet wird), welche Befehlen von dem Bus mit Ausnahme für das Ansprechen folgen. Eine Mehrspeichervorrichtung nach Fig. 1 weist eine Speichereinheit 1 und deren identische Partner-Spei chereinheit 101 auf. Die Speichereinheit 1 enthält eine Busansprech-Steuerschaltung 2 (eine Busansprech- Steuervorrichtung), eine Bus-Steuerschaltung 3 (eine Bus-Steuer/Bus-Paritätsfehler-Erfassungsvorrichtung), eine Auffrisch-Anfrageschaltung 4 (eine Auffrisch- Anfragevorrichtung), eine Speicherzugriff-Anfrage schaltung 5 (eine Adressendekodiervorrichtung), eine Auswahlschaltung 6 eine Speichersteuerschaltung 7 (eine Speichersteuer- sowie eine Ein/Zwei-Bit-Lese fehler-Erfassungsvorrichtung), eine Speicheranordnung 8, die einen dynamischen Speicher verwendet, eine Auffrisch-Anfrageleitung 19, eine RAS (Reihenadreß abtastimpuls)-Leitung 20, eine CAS (Spaltenadreßab tastimpuls)-Leitung 21, eine WE (Schreibbetätigungs)-Lei tung 22 und eine Eingabe/Ausgabe-Leitung zu einem Systembus 14. Die Speichereinheit 101 weist Funk tionseinheiten auf, die denen der Speichereinheit 1 entsprechen, mit einer Busansprech-Steuerschaltung 102 (eine Busansprech-Steuervorrichtung), einer Bus steuerschaltung 103 (eine Bus-Paritätserfassungsvor richtung), einer Auffrisch-Anfrageschaltung 104 (eine Auffrisch-Anfragevorrichtung), einer Speicherzugriff- Anfrageschaltung 105 (eine Adressendekodiervorrich tung), einer Auswahlschaltung 106, einer Speicher steuerschaltung 107 (einer Ein/Zwei-Bit-Lesefehler- Erfassungsvorrichtung), einer Speicheranordnung 108, die einen dynamischen Speicher verwendet, einer Auf frischanfrageleitung 119, einer RAS-Leitung 120, ei ner CAS-Leitung 121, einer WE-Leitung 122 und einer Eingabe/Ausgabe-Leitung zum Systembus 14. Die Spei chereinheiten 1 und 101 weisen diese miteinander ver bindende Kommunikationsleitungen auf, wie Auffrischanfrage-Meldeleitungen 9 und 109, Ein-Bit-Lese fehler-Meldeleitungen 10 und 110 und Busansprech- Betriebsartwechsel-Anforderungsleitungen 13 und 113. Somit ist eine Mehrspeichervorrichtung nach der Er findung entsprechend mit zwei oder mehr identischen Speichereinheiten ausgebildet.

Die normale Arbeitsweise einer Mehrspeichervorrich tung nach Fig. 1 wird nun beschrieben.

Es wird angenommen, daß die Speichereinheit 1 ein Hauptspeicher und die Speichereinheit 101 ein Ersatz speicher sind und daß die Busansprech-Steuerschaltung 102 im Ersatzbetrieb der Bus-Steuerschaltung 103 un tersagt, Signale oder Lesedaten als Antwort auf den Systembus 14 auszugeben. Unter einher derartigen Be dingung führt der Ersatzspeicher 101 eine Lese/Schreib- Operation von/zu der Speicheranordnung 108 durch und prüft auch die Bus-Parität sowie Ein/Zwei- Bit-Lesefehler innerhalb der Einheit.

Die einen dynamischen Speicher verwendende Speicher anordnung 8 benötigt eine konstante Auffrischopera tion für ihre Speicherdaten.

Die Auffrisch-Anfrageschaltung 4 gibt regelmäßig eine Auffrischanfrage an die Auswahlschaltung 6 aus unter Verwendung des Grundtaktes auf dem Systembus 14. Wenn eine Auffrischanfrage und eine in der Speicherzu griff-Anfrageschaltung 5 ausgegebene Speicherzu griffsanfrage gleichzeitig auftreten, entscheidet die Auswahlschaltung 6 willkürlich zwischen diesen und wählt eine von diesen aus für die Verarbeitung in der Speichersteuerschaltung 7.

Fig. 2(a) zeigt die Auffrisch-Anfrageschaltung 4 in Fig. 1, welche einen Zähler 301, eine Auswahlschal tung 302, ein Flip-Flop 303 und eine Bus-Grundtakt leitung 304 aufweist. Fig. 3 zeigt einen Satz von Zeitdiagrammen, die den Vorgang der Auffrischung von Speicherdaten in der Mehrspeichervorrichtung nach Fig. 1 illustrieren. Fig. 2(b) zeigt die Busansprech- Steuerschaltung in Fig. 1. Die Busansprech-Steuer schaltung umfaßt logische Elemente 401 bis 406 ent haltend UND, ODER-, NOR- und NAND-Glieder sowie ein Flip-Flop 410. Die Fig. 2(c) zeigt eine Lesefehler- Erfassungsschaltung 420, beispielsweise einen AMD 29C660, und ein NAND-Glied 421 in der Speichersteuer schaltung nach Fig. 1.

Es wird nun ein Auffrischvorgang in der Auffrisch- Anfrageschaltung in einer Mehrspeichervorrichtung nach der Erfindung mit Bezug auf die Fig. 1 bis 3 beschrieben.

Es wird angenommen, daß sich die Speichereinheit 101 im Ersatzbetrieb befindet und daß die Auffrisch-An frageschaltung 104 eine von der Partner-Auffrisch- Anfrageschaltung 4 im Hauptspeicher 1 ausgegebene Auffrischanfrage über die Auffrischanfrage-Meldelei tung 9 empfängt. Die Schaltung 104 gibt mit der Auf frischanfrage auf der Meldeleitung eine Auffrischan frage in der in Fig. 3 gezeigten Weise aus: eine Aus wahlschaltung 1302 in der Auffrisch-Anfrageschaltung 104 (entsprechend 302 in der Auffrisch-Anfrageschal tung 4) empfängt eine Auffrischanfrage auf der Melde leitung 9 und gibt einen Trigger für die Auffrischan frage aus. Andererseits wählt die Auswahlschaltung 3 in der Auffrisch-Anfrageschaltung 4 des Hauptspei chers 1 einen Eingang vom Zähler 301. Derselbe Vor gang kann auf eine Auffrischoperation in einer Ein speichervorrichtung angewendet werden. Demgemäß tre ten Auffrischanfragen gleichzeitig in den Auffrisch- Anfrageschaltungen 4 und 104 auf. Mit anderen Worten heißt dies, daß die Haupt- und Ersatzspeichereinhei ten die Auffrischvorgänge gleichzeitig in ihren Spei cheranordnungen durchführen. Der Auffrischvorgang wird daher synchron parallel in den Haupt- und Er satzspeichereinheiten ohne Unterbrechung vorgenommen.

Im folgenden wird die Arbeitsweise einer Mehrspei chervorrichtung nach der Erfindung im Falle von ver schiedenen Fehlern beschrieben. Dieses Ausführungs beispiel führt ein ECC (Fehlerprüfungs- und -korrek tur)-Verfahren für die Lese/Schreibdaten durch. Fehlerdaten durch das ECC-Verfahren sollten allgemein in die Speicheranordnung zurückgeschrieben werden.

Die Arbeitsweise, im Falle eines Ein/Zwei-Bit-Lesefeh lers wird nun unter der Bedingung beschrieben, daß die Speichereinheit 1 im Hauptbetrieb und die Spei chereinheit 101 im Ersatzbetrieb sind.

Zuerst wird anhand der Fig. 1, 4, 5 und 6 die Ar beitsweise im Falle eines Ein-Bit-Lesefehlers, der während eines Lesevorgangs festgestellt wird, be schrieben. Fig. 4 zeigt einen Satz von Zeitdiagram men, die die Arbeitsweise der Mehrspeichervorrichtung in Fig. 1 für den Fall beschreiben, daß ein Ein-Bit-Lese fehler im Hauptspeicher während eines Lesevor gangs erfaßt wird. Fig. 5 zeigt einen Satz von Zeit diagrammen, die die Arbeitsweise der Mehrspeichervor richtung nach Fig. 1 für den Fall illustrieren, daß ein Ein-Bit-Lesefehler im Ersatzspeicher erfaßt wird. Fig. 6 zeigt einen Satz von Zeitdiagrammen, die die Arbeitsweise der Mehrspeichervorrichtung nach Fig. 1 illustrieren, wenn der Hauptspeicher einen Ein-Bit-Lese fehler feststellt und der Ersatzspeicher gleich zeitig einen Zwei-Bit-Lesefehler feststellt.

Wenn ein Ein-Bit-Lesefehler in der Mitte des Ausle sens von Daten aus der Speicheranordnung 8 auftritt, wird dieser von der Speichersteuerschaltung 7 erfaßt. Die Speichersteuerschaltung 7 korrigiert den Fehler und schreibt die korrigierten Daten in die Speicher anordnung 8 zurück. Die Bus-Steuerschaltung 3 gibt eine Warteantwort an den Systembus 14 aus, um der Bussteuerung ihre verzögerte Ansprechoperation zu melden. Die Schaltung 7 meldet ihrer Partnerschaltung 107 den Fehler über die Ein-Bit-Lesefehler-Meldelei tung 10, um zu verhindern, daß die Partner-Speicher einheit 101 einen Auffrisch-Vorgang durchführt, ehe der Hauptspeicher für ein Auffrischen bereit ist, wobei jeder Fehler bezogene Vorgang beendet wird, damit die Systemoperation nicht die volle Synchroni sierung verliert. Wenn die Partner-Speichersteuer schaltung 107 die Fehlermeldung empfängt, führt die Schaltung dieselbe Operation parallel zu der der Speichersteuerschaltung 7 aus.

Ein theoretischer Betriebsarten-Wechselvorgang im Falle eines Lesefehlers im Hauptspeicher wird nun mit Bezug auf die Fig. 2(b) und 2(c) beschrieben. Die Hauptbusansprech-Steuerschaltung 2 gibt ein "RESPONSE*"-Signal an die Bus-Steuerschaltung 3 ab, wie in Fig. 2(b) gezeigt ist. Die Hauptbus-Steuer schaltung 3 gibt ein "RESPONSE*"-Signal aus zum Steu ern des Eingabe/Ausgabe-Zugriffs zum Systembus. Wenn jedoch die Speichersteuerschaltung einmal ein Fehler signal ausgibt im Falle eines festgestellten Lesefeh lers, wie in Fig. 2(c) gezeigt ist, gibt die Busan sprech-Steuerschaltung 2 ein "MCHG*"-Signal an die Partner-Busansprech-Steuerschaltung 102 über die Bus- Ansprech-Betriebsartwechsel-Anforderungsleitung 13 aus. Die Ersatzbus-Ansprechsteuerschaltung 102 ver ändert die Speichereinheit 101 dann in eine Hauptein heit.

Der vorstehende Betriebsarten-Wechselvorgang wird jedoch in diesem Ausführungsbeispiel nicht durchge führt, wenn nur ein Ein-Bit- oder vorübergehender Fehler mit niedriger Priorität auftritt.

Wenn ein Ein-Bit-Lesefehler im Ersatzspeicher 101 auftritt, arbeitet die Speichereinheit in nahezu der selben Weise wie im Falle eines erfaßten Fehlers im Hauptspeicher, der vorher festgestellt wurde. In die sem Fall ist es jedoch nicht die Bus-Steuerschaltung 103, sondern die Bus-Steuerschaltung 3, die eine War teantwort ausgibt, wenn der Hauptspeicher 1 eine Feh lermeldung in der Speichersteuerschaltung 7 über die Ein-Bit-Lesefehler-Meldeleitung 110 empfängt, wie in Fig. 5 gezeigt ist.

Eine andere Operation einer Mehrspeichervorrichtung im Fall eines Fehlers wird nun mit Bezug auf Fig. 6 beschrieben. Wenn ein Ein-Bit-Lesefehler und ein Zwei-Bit-Lesefehler gleichzeitig in der Hauptspei chereinheit 1 und der Ersatzspeichereinheit 101 fest gestellt werden, wird ein Ein-Bit-Lesefehler im Hauptspeicher korrigiert und die korrigierten Daten werden in derselben Weise, wie vorher festgestellt wurde, zurückgeschrieben. Der Ersatzspeicher mit ei nem Zwei-Bit-Lesefehler versucht erneut einen Lese vorgang, um sicherzustellen, daß der Fehler ernsthaft oder nicht behebbar ist. Jedoch ist es bei einer Speichereinheit mit einem Zwei-Bit-Lesefehler wahr scheinlich, daß ein Fehler oder Schaden in der Spei cheranordnung besteht, und daher sollten Daten mit einem Zwei-Bit-Lesefehler weder korrigiert noch in die Speicheranordnung zurückgeschrieben werden.

Wie vorbeschrieben ist, liegt eines der besonderen Merkmale der Mehrspeichervorrichtung in allen Ausführungsbeispielen in einem synchro nen Auffrischvorgang zwischen den Speichereinheiten der Vorrichtung. Ein anderes besonderes Merkmal liegt darin, daß die Bus-Ansprechoperation nur von der Hauptspeichereinheit durchgeführt wird. Ein anderes besonderes Merkmal liegt in der Busansprech-Betriebs artenwechsel-Operation im Falle eines festgestellten Fehlers.

Eine Mehrspeichervorrichtung nach der Erfindung ist, wie vorstehend festgestellt wurde, mit zwei oder mehr identischen Speichereinheiten ausgestattet, die die folgenden Funktionselemente einbeziehen:

(a) eine Auffrisch-Anfrageschaltung, die eine Auf frischanfrage ausgibt unter Verwendung eines Bustaktes mit dem Hauptspeicher und durch einen Trigger vom Hauptspeicher mit dem Ersatzspei cher; und
(b) eine Bus-Steuerschaltung, die einen Zugriff für das Ansprechen auf den Systembus nur mit dem Hauptspeicher ermöglicht.

Dies trägt zu einigen strukturellen Vorteilen einer Mehrspeichervorrichtung bei: eine in dieser Weise ausgebildete Mehrspeichervorrichtung erfordert nicht solche zusätzlichen externen Schaltungskreise für den Vergleich oder die Auswahl wie solche beim Stand der Technik verwendeten. Eines der Merkmale der Erfindung liegt darin, daß die Systemkonfiguration gerade zwei oder mehr identische Speichereinheiten mit Zugriff zu dem gemeinsamen Standard-Systembus erfordert.

Fig. 7 zeigt die Ausbildung einer Mehrspeichervor richtung nach einem anderen Ausführungsbeispiel der Erfindung. Das Ausführungsbeispiel sieht einen Feh lerzustandsanzeiger vor für den Ersatz einer fehler haften Speichereinheit im Falle eines Zwei-Bit- oder schwerwiegenden Fehlers. Fig. 7 entspricht Fig. 1 und ist gegenüber dieser dadurch unterschiedlich, daß Zwei-Bit-Lesefehler-Meldeleitungen 11 und 111 hinzu gefügt sind. Die mit den Meldeleitungen verbundene Speichersteuerschaltung weist ein Speicherfehler-Zu standsregister auf, welches dem Partnerregister einen festgestellten Zwei-Bit-Lesefehler meldet und die Fehlermeldung von der Partnereinheit empfängt. Die Busansprech-Steuerschaltung enthält ein Fehlerkenn zeichenregister, welches den Fehlerzustand einer Speichereinheit anzeigt und hält. Eine einfache Flip- Flop-Konfiguration kann als Fehlerkennzeichenregister verwendet werden, welches das Auftreten eines Fehlers anzeigt und danach den Fehlerzustand hält. Eine einen Fehlerzustand mit dem Fehlerkennzeichenregister an zeigende Speichereinheit wartet auf den Ersatz bei einer periodischen Hardwareüberprüfung durch die Bus steuerung.

Es wird nun die Arbeitsweise einer Mehrspeichervor richtung nach der Erfindung für den Fall beschrieben, daß ein Zwei-Bit-Lesefehler während eines Lesevor gangs festgestellt wird. Fig. 8 zeigt einen Satz von Zeitdiagrammen, die die Operation der Mehrspeicher vorrichtung nach Fig. 1 für den Fall illustrieren, daß ein Zwei-Bit-Lesefehler im Hauptspeicher festge stellt wird. Fig. 9 zeigt einen Satz von Zeitdiagram men, die die Operation der Mehrspeichervorrichtung nach Fig. 1 für den Fall illustrieren, daß ein Zwei-Bit-Lesefehler nur im Ersatzspeicher festgestellt wird.

Wenn ein Zweit-Bit-Lesefehler, in Fig. 2(c) als "TWO-BIT ERROR*" wiedergegeben, nur im Hauptspeicher 1 während eines Lesevorganges festgestellt wird, mel det die Speichersteuerschaltung 7 mittels der Bus steuerschaltung 3 und des Systembus 14 den Fehler an die Bussteuerung. Das "Fehler"-Signal im Buszyklus in Fig. 8 zeigt einen Zwei-Bit-Lesefehler auf der Zwei-Bit-Lesefehler-Meldeleitung 11. Mit der Fehlermeldung erkennt die Bussteuerung den Fehler im Hauptspeicher an und führt einen Befehl eines anderen Lesevorgangs aus. In der Zwischenzeit empfängt die Busansprech- Steuerschaltung 2 eine Anforderung für einen Be triebsartenwechsel von der Speichersteuerschaltung 7 und gibt eine Betriebsartenwechsel-Anforderung zum Partner-Ersatzspeicher über die Busansprech-Betriebs artenwechsel-Anforderungsleitung 13 aus. Mit der An forderung wird der Ersatzspeicher 101 zum Hauptspei cher und der Hauptspeicher 1 wird zum Ersatzspeicher. Die Busansprech-Steuerschaltung 2 setzt ein Fehler kennzeichenregister, um den Fehlerzustand der Spei chereinheit anzuzeigen und zu halten.

Wenn ein Zwei-Bit-Lesefehler nur im Ersatzspeicher 101 festgestellt wird, geht die Einheit weder in die Betriebsartenwechsel-Operation unter Verwendung der Busansprech-Betriebsartenwechsel-Anforderungsleitung 113 noch meldet sie der Bussteuerung den Fehler unter Anforderung eines anderen Lesevorgangs. Die Speicher steuerschaltung 107 setzt und hält ein Fehlerkennzei chenregister.

Wenn Zwei-Bit-Lesefehler übereinstimmend sowohl in der Haupt- als auch in der Ersatzspeichereinheit festgestellt werden, ist die Systemoperation dieselbe wie in dem Fall, in welchem der Fehler nur im Haupt speicher festgestellt wird.

Wie vorbeschrieben ist, liegt ein besonderes Merkmal einer Mehrspeichervorrichtung ge mäß diesem Ausführungsbeispiel in der Busansprech- Steuerschaltung, die nur schwerwiegende Fehler im Falle eines erfaßten Fehlers anzeigt und die eine Betriebsartenwechsel-Operation mit dem Hauptspeicher durchführt und eine Betriebsartenwechsel-Operation mit dem Ersatzspeicher im Falle eines schwerwiegenden erfaßten Fehlers vernachlässigt.

Fig. 10(a) zeigt die Ausbildung einer Mehrspeicher vorrichtung nach einem anderen Ausführungsbeispiel der Erfindung. Fehler treten hauptsächlich in der Speicheranordnung auf, wie bereits erwähnt wurde, und bei der Übertragung von Daten auf dem Systembus in einer Mehrspeichervorrichtung. Diese Ausführungsbei spiel beschäftigt sich mit der Operation einer Mehr speichervorrichtung in dem Fall, daß ein Fehler bei der Übertragung von Daten auf dem Systembus auftritt. Fig. 7 mit den zusätzlichen Busparitäts-Fehlererfas sungsleitungen 12 und 112 bildet Fig. 10(a). Jede der Bus-Steuerschaltungen 3 und 103, die mit den Buspari täts-Fehlererfassungs-Meldeleitungen verbunden sind, hat ein Busparitäts-Prüfregister (Bus-Paritäts-Feh lererfassungsvorrichtung). Die Busparitäts-Prüfregi ster informieren einander über ihre eigenen Buspari täts-Prüfergebnisse zum Vergleich. Fig. 10(b) zeigt eine Busparitäts-Prüfschaltung in der Bus-Steuer schaltung in Fig. 10(a). Die Busparitäts-Prüfschal tung weist zwei (oder mehr) 74F280 Neun-Bit-Buspari täts-Prüfglieder (oder vier von diesen mit 32-Bit ein-Wort) 431 und 432 sowie ein ODER-Glied 433 auf. Fig. 10(c) zeigt eine Busparitäts-Fehlermeldeschal tung in der Bus-Steuerschaltung in Fig. 10(a). Die Busparitäts-Fehlermeldeschaltung umfaßt ein UND-Glied 434 und ein Flip-Flop 435. Fig. 10(d) zeigt eine Ver gleichsschaltung in der Bus-Steuerschaltung in Fig. 10(a) zum Vergleich von Busparitäts-Prüfergebnissen zwischen Speichereinheiten und zum Halten von Un gleichheitsdaten, wenn solche vorhanden sind. Die Vergleichsschaltung weist logische Elemente 436 bis 442 und ein Flip-Flop 443 zum Halten der Ungleich heitsdaten auf.

Die Arbeitsweise, einer Mehrspeichervorrichtung für den Fall, daß ein Busparitäts-Fehler erfaßt wird, wird nun in bezug auf die Fig. 10(a) bis 11 be schrieben. Fig. 11 zeigt einen Satz von Zeitdiagram men, die die Arbeitsweise einer Mehrspeichervorrich tung für den Fall, daß ein Busparitäts-Fehler im Hauptspeicher erfaßt wird, illustrieren.

Wenn ein Busparitäts-Fehler nur im Hauptspeicher er faßt wird, meldet die Bus-Steuerschaltung 3 der Bus- Steuerung, einer externen Einheit, den Fehler über den Systembus 14. Die Bus-Steuerschaltung 3 treibt zur selben Zeit die Speichersteuerschaltung an, um das Schreiben von Daten in die Speicheranordnung 8 zu stoppen. Die Bussteuerung führt bei der Fehlermeldung einen anderen Befehl für einen Schreibvorgang aus. Die Bus-Steuerschaltung 3 meldet der Partner-Bus- Steuerschaltung 103 den erfaßten Fehler über die Bus paritäts-Fehlerfassungs-Meldeleitung 12, wie in Fig. 11 gezeigt ist. Zur selben Zeit erkennt die Bus-Steu erschaltung 3 das Busparitäts-Prüfergebnis in der Partnerschaltung über die Busparitäts-Fehlererfas sungs-Meldeleitung 112 an. Die Bus-Steuerschaltungen 3 und 103 vergleichen augenblicklich miteinander die numerischen Werte des Busparitäts-Prüfergebnisses auf den Meldeleitungen mit ihren eigenen Werten. Wenn die Bus-Steuerschaltung 3 eine Differenz zwischen den Werten als Ergebnis des Vergleichs findet, meldet die Schaltung der Busansprech-Steuerschaltung 2 den Feh ler. Bei der Fehlermeldung setzt die Busansprech steuerschaltung 2 ein Fehlerkennzeichenregister und führt eine Betriebsartenwechsel-Operation zwischen den Speichereinheiten über die Busansprech-Betriebs artenwechsel-Anforderungsleitung 13 durch. Der Part ner-Ersatzspeicher 101 wird dann zum Hauptspeicher und der Hauptspeicher 1 wird zum Ersatzspeicher.

Wenn ein Busparitäts-Fehler nur im Ersatzspeicher 101 festgestellt wird, treibt die Bus-Steuerschaltung 103 die Speichersteuerschaltung 107 in der Weise, daß das Einschreiben von Daten in die Speicheranordnung 108 gestoppt wird. Die Busansprech-Steuerschaltung 102 setzt ein Fehlerkennzeichenregister und hält die Feh lerzustand des Ersatzspeichers. In diesem Fall ergibt sich weder ein Betriebsartenwechsel noch eine Meldung des festgestellten Busparitäts-Fehlers auf dem Systembus 14.

Wenn Busparitäts-Fehler zusammenfallend sowohl in der Haupt- als auch der Ersatzspeichereinheit festge stellt werden, melden beide der Bussteuerung die festgestellten Fehler und stoppen auch das Einschrei ben von Daten in ihre Speicheranordnungen. Der Haupt speicher hält in diesem Fall seine Betriebsart auf recht, ohne ein Fehlerkennzeichenregister in der Bus ansprech-Steuerschaltung 2 zu setzen.

Wie vorbeschrieben ist, liegt ein besonderes Merkmal einer Mehrspeichervorrichtung ge mäß diesem Ausführungsbeispiel in der Operation einer Speichereinheit, die ihr eigenes Busparitäts-Prüfer gebnis mit solchen von anderen im Falle eines festge stellten Busparitäts-Fehlers vergleicht. Wenn die Busparitäts-Prüfergebnisse unterschiedlich sind, er kennt die Speichereinheit ihren Fehlerzustand an. In diesem Zustand wechselt der Hauptspeicher zu einem Ersatzbetrieb. Dies trägt zu einer hohen Zuverlässig keit einer Mehrspeichervorrichtung bei.

Die Arbeitsweise einer Mehrspeichervorrichtung nach einem anderen Ausführungsbeispiel der Erfindung für den Fall, daß Ein-Bit-Lesefehler auftritt, wird nun mit Bezug auf die Fig. 1 und 12 beschrieben. Wie bereits hinsichtlich eines vorhergehenden Ausfüh rungsbeispiels festgestellt wurde, führt der Haupt speicher keine Betriebsartenwechsel-Operation im Fal le eines Ein-Bit- oder vorübergehenden Fehlers durch. Das vorliegende Ausführungsbeispiel zeigt ein anderes Verhalte,n, nämlich derart, daß der Hauptspeicher in dieser Situation zum Ersatzbetrieb wechselt. Fig. 12 zeigt einen Satz von Zeitdiagrammen, die die Opera tion einer Mehrspeichervorrichtung für den Fall, daß ein Ein-Bit-Lesefehler im Hauptspeicher festgestellt wird, illustrieren.

Wenn ein Ein-Bit-Lesefehler nur im Hauptspeicher wäh rend eines Lesevorgangs auftritt, stellt die Spei chersteuerschaltung 7 den Fehler fest und informiert die Bus-Steuerschaltung über diesen, wie in Fig. 2(b) gezeigt ist. Der Hauptspeicher führt eine Betriebs artenwechsel-Operation durch mittels der Busansprech- Betriebsartenwechsel-Anforderungsleitung 13, wie in Fig. 12 gezeigt ist. Der Partner-Ersatzspeicher wird zum Hauptspeicher und der Hauptspeicher wird zum Er satzspeicher. Die Speichersteuerschaltung 7 korri giert den Fehler und schreibt die korrigierten Daten zurück in die Speicheranordnung 8.

Wenn ein Ein-Bit-Lesefehler nur im Ersatzspeicher während einer Leseoperation festgestellt wird, führt die Speichersteuerschaltung 107 dieselbe Korrektur- und Rückschreiboperation der Fehlerdaten durch. Es findet in diesem Fall kein Betriebsartenwechsel zwi schen den Speichereinheiten statt. Wenn Ein-Bit-Lese fehler zusammenfallend sowohl in der Haupt- als auch in der Ersatzspeichereinheit auftreten, kann dieselbe Operation durchgeführt werden wie im vorstehend be handelten Fall, in dem ein Fehler nur im Hauptspei cher festgestellt wird.

Ein anderes Ausführungsbeispiel der Erfindung, das einen Zwei-Bit-Lesefehler betrifft, der in einer Le se-Änderungs-Schreib-Operation auftritt, kann mit Bezug auf die Fig. 7 und 13 beschrieben werden. Die ses Ausführungsbeispiel, das eine Lese-Änderungs- Schreib-Operation einbezieht, ist durch eine besonde re Schreiboperation im Ersatzspeicher im Falle eines Fehlers gekennzeichnet. Fig. 13 zeigt einen Satz von Zeitdiagrammen, die die Operation einer Mehrspeicher vorrichtung nach der Erfindung für den Fall illustrieren, daß ein Zwei-Bit-Lesefehler im Haupt speicher in der Mitte einer Lese-Änderungs-Schreib- Operation festgestellt wird.

Es ist allgemein unmöglich, das Fehlerbit im Falle eines Zwei-Bit-Lesefehlers während einer Lese-Ände rungs-Schreib-Operation zu bestimmen. In diesem Fall stoppt die Speichersteuerschaltung 7 eine Schreibope ration in die Speicheranordnung.

Wenn ein Zwei-Bit-Lesefehler nur im Hauptspeicher 1 während einer Lese-Abänderungs-Schreib-Operation auf tritt, meldet die Bus-Steuerschaltung 3 der Bussteue rung die fehlerhafte Lese-Abänderungs-Schreib-Opera tion über den Systembus 14. Die Bussteuerung führt bei der Fehlermeldung einen Befehl einer anderen Le se-Abänderungs-Schreib-Operation auf dem nächsten Zyklus aus. Der Hauptspeicher führt eine Betriebsar tenwechsel-Operation mittels der Busansprech-Be triebsartenwechsel-Anforderungsleitung 13 durch. Ins besondere wird der Partner-Ersatzspeicher zum Haupt speicher und der Hauptspeicher wird zum Ersatzspei cher. Die Speichersteuerschaltung 7 stoppt einen Schreibvorgang und meldet der Partner-Ersatzspeicher- Steuerschaltung 107 den festgestellten Fehler. Die Schaltung 107 stoppt bei der Fehlermeldung einen Schreibvorgang in die Speicheranordnung 108, um die ursprünglichen Daten zu sichern.

Wenn ein Zwei-Bit-Lesefehler nur im Ersatzspeicher auftritt, stoppt die Einheit einen Schreibvorgang. Andererseits setzt der Hauptspeicher eine normale Lese-Abänderungs-Schreib-Operation fort. Es findet kein Betriebsartenwechsel zwischen den Speicherein heiten statt.

Wenn Zwei-Bit-Lesefehler sowohl in der Hauptspeicher- als auch in der Ersatzspeichereinheit auftreten, wird für diese Situation die gleiche Operation durchge führt wie für den vorstehend festgestellten Fall, daß ein Fehler nur im Hauptspeicher erfaßt wird.

Wie dargestellt wurde, liegt ein besonderes Merkmal der Mehrspeichervorrichtung gemäß diesem Ausführungsbeispiel in der Operation des Er satzspeichers, der einen Schreibvorgang stoppt und auf einen anderen Lesevorgang oder erneuten Versuch für den Fall eines im Hauptspeicher erfaßten schwer wiegenden Fehlers wartet. Dies trägt zu einer hohen Zuverlässigkeit einer Mehrspeichervorrichtung bei.

Fig. 14(a) zeigt die Ausbildung einer Mehrspeicher vorrichtung gemäß einem anderen Ausführungsbeispiel der Erfindung, die eine Einleitungsvorrichtung vor sieht. Fig. 7, der On-Line-Ersetzungs-Steuerschaltun gen 15 und 115, ein Bedienungsrechner 16 zum Prüfen und Umspeichern von Speicherdaten, Umspeicherzu standsregister 17 und 117 sowie Umschreibbeendigungs- Meldeleitungen 18 und 118 hinzugefügt sind, bildet Fig. 14(a). Das Umspeicherzustandsregister kann durch ein einfaches Flip-Flop gebildet sein und stoppt eine Betriebsartenwechsel-Operation während des einleiten den Speicherdaten-Umspeichervorgangs in einer ausge tauschten neuen Speichereinheit. Fig. 14(b) zeigt die logische On-Line-Ersetzungs-Steuerschaltung 15 in Fig. 14 (a). Die On-Line-Ersetzungs-Steuerschaltung kann eine einfache Flip-Flop-Konfiguration annehmen und hängt ab von der Schaltersteuerung der Bedie nungsperson für den On-Line-Austausch einer Speicher einheit.

Die Operationsfolge des On-Line-Austauschs einer Speichereinheit im Falle eines Fehlers wird nun mit Bezug auf Fig. 14(a) und 15 beschrieben. Fig. 15 zeigt ein Flußdiagramm, das die Operationsfolge illu striert.

Der folgende Ablauf stellt die Operationsfolge des On-Line-Austausches einer Speichereinheit für den Fall, daß ein Fehler im Hauptspeicher auftritt, dar.

Schritt 1701

Eine Betriebsartenwechsel-Operation wird zwischen der Haupt- und der Er satzspeichereinheit durchgeführt: der Hauptspeicher wird zum Ersatzspeicher und ein partner-Ersatzspeicher wird zum Hauptspeicher. Es findet jedoch kein Betriebsartenwechsel statt, wenn der Fehler in einem Ersatzspeicher auftritt.

Schritte 1702 und 1703

Die beschädigte Speichereinheit mit dem Fehler wird entfernt und durch eine neue Speichereinheit in der Mitte der Operation ersetzt durch Verwendung der On-Line-Ersetzungs-Steuerschaltung 15 in Fig. 14(a). Die Durchführung des Austauschs erfordert eine manuelle Operation durch eine Bedienungsperson, die periodisch den Zustand des Fehler kennzeichenregisters prüft. Der Aus tausch wird in der folgenden Reihen folge vorgenommen. Die Bedienungsper son treibt die Aus-Steuerschaltung der beschädigten Einheit in der Weise, daß der Zugriff zum Systembus 14 durch die Schaltersteuerung in der On-Line-Er setzungs-Steuerschaltung gestoppt wird. Die beschädigte Einheit wird aus dem System entfernt. Statt dessen wird eine neue Speichereinheit eingesetzt mit demselben Zugriffszustand zum Sy stembus in der Aus-Steuerschaltung wie der der entfernten beschädigten Ein heit. Die Bedienungsperson aktiviert dann die Aus-Steuerschaltung der ein gesetzten neuen Einheit, um den Zu griff zum Systembus zu ermöglichen. Die eingesetzte neue Einheit wird dann als Ersatzspeicher initialisiert, in dem Speicherdaten umgespeichert wer den. Der Bedienungsrechner 16 setzt das Umspeicherbeendigungsregister 17 in den nichtbereiten Zustand für die anfängliche Ersatzumspeicherung.

Schritt 1704

Der Bedienungsrechner 16 ordnet einen unbesetzt adressierten Bereich in der Speicheranordnung der eingesetzten neuen Ersatzeinheit einer anfänglichen diagnostischen Funktionsprüfung zu. Der Rechner prüft eine Lese/Schreib- Funktion sowie die Fehlererfassungs funktion der neuen Speichereinheit.

Schritt 1704(a)

Es wird festgestellt, ob die Prüfung stattgefunden hat und erfolgreich war (JA/NEIN). Wenn keine Prüfung statt gefunden hat (NEIN), endet der Vor gang. Wenn eine Prüfung stattgefunden hat, geht der Vorgang zum Schritt 1705 weiter.

Schritt 1705

Wenn die Prüfung keine funktionellen Störungen in der eingesetzten neuen Einheit feststellt, wird der adressierte Bereich für die anfängli che Ersatzumspeicherung gesichert.

Die Schritte 1706 und 1707 beschreiben einen Lese/Schreib- Vorgang der anfänglichen Ersatzumspeicherung. Der Bedienungsrechner 16 führt eine Reihe von Lese- und Schreiboperationen in ununterbrochener Weise für alle Daten nacheinander durch.

Schritt 1706

Alle Speicherdaten werden aus der Hauptspeicheranordnung ausgelesen.

Schritt 1706(a)

Es wird geprüft, ob ein Lesefehler in den ausgelesenen Daten aufgetreten ist. Wenn kein Lesefehler aufgetreten ist, geht der Vorgang zum Schritt 1707 weiter. Wenn ein Lesefehler aufgetre ten ist, schreitet der Vorgang zum Schritt 1710 fort.

Schritt 1707

Die ausgelesenen Daten werden in die selben Adressen des Hauptspeichers zurückgeschrieben und die Daten werden auch in dieselben Adressen der einge setzten neuen Ersatzspeicheranordnung geschrieben.

Schritt 1707(a)

Es wird geprüft, ob ein Schreib fehler in den geschriebenen Daten aufgetreten ist. Wenn kein Schreibfehler aufgetreten ist, geht der Vorgang zum Schritt 1708 weiter. Wenn ein Schreibfehler aufgetreten ist, schreitet der Vorgang zum Schritt 1710 fort.

Schritt 1708

Es ist eine bestimmte Stillstandsperi ode zwischen dem Lese/Schreib-Vorgang in den Schritten 1706 und 1707 für eine andere Operation durch die Bus- Steuerung vorgesehen.

Schritt 1708(a)

Es wird geprüft, ob der Lese/Schreib- Vorgang beendet ist. Wenn er beendet ist, schreitet der Vorgang zum Schritt 1709 fort. Wenn er nicht beendet ist, wird der Lese/Schreib-Vorgang in den Schritten 1706 bis 1708 fortge setzt.

Schritt 1709

Wenn die anfängliche Umspeicheropera tion beendet ist, setzt der Bedie nungsrechner 16 das Ersatzumspeicher- Zustandsregister 17 in den Bereitzu stand, um der Hauptbusansprech-Steuer schaltung über die Umspeicherbeendi gungs-Meldeleitung 18 die Beendigung der anfänglichen Umspeicherung zu mel den. Das Umspeicherzustandsregister 17 verhindert eine Betriebsartenwechsel- Operation durch die Hauptbusansprech- Steuerschaltung im Falle eines Fehlers durch ein "Nicht-Bereit"-Signal wäh rend eines Umspeichervorgangs.

Um korrekt vervielfältigte Daten durch die anfängli che Umspeicheroperation zu erhalten, sollten Daten mit einem festgestellten Zwei-Bit-Lese/Schreib-Fehler eliminiert werden. Die Schritte 1710 bis 1714 be schreiben eine in der Speicheranordnung durchgeführte Operation für den Fall, daß ein Zwei-Bit-Lese/Schreib- Fehler im Hauptspeicher oder Ersatzspeicher im Schritt 1706(a) oder 1707(a) festgestellt wird.

Schritt 1710

Es wird geprüft, ob die Adresse von Daten mit einem Zwei-Bit-Fehler be reits als Fehlerdaten registriert wur de. Wenn eine Registrierung nicht er folgt ist, wird zum Schritt 1711 fort geschritten; wenn die Registrierung erfolgt ist, sollte Schritt 1713 aus gelassen und zum Schritt 1708 überge gangen werden.

Schritt 1711

Es wird geprüft, ob der Fehler größer als ein vorbestimmter Wert ist. Wenn er größer ist, geht der Prozeß zum Schritt 1712 über. Wenn er nicht grö ßer ist, wird die anfängliche Umspei cheroperation mit einer Speicherein heit unterbrochen, die eine gewisse Anzahl von im Schritt 1712 registrier ten Fehlerdaten gespeichert hat.

Schritt 1712

Wenn ein Zwei-Bit-Lese/Schreib-Fehler im Schritt 1706(a) oder 1707(a) fest gestellt wird, wird die Fehleradresse als Fehlerdaten im Bedienungsrechner registriert.

Schritt 1713

Die Fehlerdaten im Schritt 1710 werden vorübergehend als ein Zwei-Bit-Fehler gespeichert zur Fehleranzeige in einem leeren adressierten Dekodierbereich. Die vorübergehende Adresse wird an der relativ adressierten Stelle in der Ersatzspeicheranordnung derjenigen der ursprünglichen Fehlerdaten in der Hauptspeicheranordnung zugeordnet.

Schritt 1714

Die anfängliche Umspeicheroperation wird nach der auf den Zwei-Bit-Lese/Schreib- Fehler bezogenen Operation wieder aufgenommen.

Wie vorbeschrieben ist, liegt ein besonderes Merkmal einer Mehrspeichervorrichtung ge mäß diesem Ausführungsbeispiel in der Anordnung eines Umspeicherbeendigungsregisters, welches eine Busan sprech-Betriebsartenwechsel-Operation im Hauptspei cher während der anfänglichen Umspeicheroperation einer eingesetzten neuen Speichereinheit direkt be schränkt. Dies trägt zu einer hohen Zuverlässigkeit einer Mehrspeichervorrichtung bei.

Fig. 16 zeigt ein anderes Ausführungsbeispiel einer Auffrisch-Anfrageschaltung einer Mehrspeichervorrich tung nach einem anderen Ausführungsbeispiel der Er findung. Dieses Ausführungsbeispiel ergibt einen an deren Typ auf Auffrisch-Anfrageschaltung, der sich mit einer Fehlertoleranz-Operation für die Auffrischanfrage beschäftigt. Die Auffrisch-Anfrage schaltung nach diesem Ausführungsbeispiel bezieht eine zusätzliche Schaltung ein, die ein Auffrischan frage-Zeitverhalten bestimmt, wenn die Ersatzauf frisch-Anfrageschaltung keinen Auffrisch-Anfragetrig ger vom Hauptspeicher empfängt. Die Auffrisch-Anfra geschaltung in Fig. 16 enthält, basierend auf der Auffrisch-Anfrageschaltung in Fig. 2, ein Flip-Flop 501, eine Datenleitung 502, eine Busanfrage-"Nicht- Bereit"-Setz-Leitung 503, eine Auswahlsteuerleitung 504, eine Rücksetzleitung 505 und ein NOR-Glied 506.

Die verbesserte Arbeitsweise der Auffrisch-Anfrage schaltung mit der zusätzlichen Funktion für eine syn chrone Operation wird nun mit Bezug auf die Fig. 1, 16 und 17 beschrieben. Die Auffrisch-Anfrageschal tung gemäß diesem Ausführungsbeispiel arbeitet ge wöhnlich selbständig unter Verwendung des Bustaktes mit der Ausnahme, daß der Zähler bei der Betriebsar tenumschaltung in Ersatzbetrieb für synchrone Opera tion zurückgesetzt wird. Fig. 17 zeigt einen Satz von Zeitdiagrammen, die die Operation illustrieren.

Bei eingeschalteter Leistung setzt ein Rücksetzsignal auf der Rücksetzleitung 505 das Flip-Flop 501 zurück, wodurch ein niedriges Signal auf der Auswahlsteuer leitung 504 ausgegeben wird. Die Datenleitung 502 sowie die Busansprech-Steuermeldeleitung 503 tragen vorübergehend ein hohes Signal, wenn der Hauptspei cher in den Ersatzbetrieb umschaltet. Die Auswahl schaltung 302 wählt einen Eingang von der Auffrischanfrage-Meldeleitung 109, wenn die Auswahl steuerleitung 504 ein hohes Signal hat. Wenn der Hauptspeicher in den Ersatzbetrieb schaltet, geht ein Signal auf der Auswahlsteuerleitung 504 auf den hohen Pegel als Ergebnis der hohen Signale auf der Daten leitung 502 und der Busansprech-Steuermeldeleitung 503, wie in Fig. 17 gezeigt ist. Wenn ein Signal auf der Auffrischanfrage-Meldeleitung 109 auf den niedri gen Pegel geht, um über die Ausgabe einer Auffrischanfrage in der Partner-Speichereinheit zu informieren, wird der Zähler 301 zurückgesetzt, um denselben numerischen Wert wie der Partnerzähler im Hauptspeicher aufzuweisen, damit eine synchrone Ope ration zwischen diesen erfolgt. Wenn demgemäß ein Signal auf der Auffrisch-Anfrageleitung 19 auf den niedrigen Wert geht, wird das Flip-Flop 501 durch das NOR-Glied 506 zurückgesetzt, um ein niedriges Signal auf der Auswahlsteuerleitung 594 auszugeben. Demgemäß wählt die Auswahlschaltung 302 einen Eingang vom Zäh ler 301.

Wenn nun der Zähler 301 im Hauptspeicher und der Zäh ler 1301 im Ersatzspeicher einen gleichen numerischen Wert haben, geben die Haupt- und Ersatzspeicherein heit gleichzeitig Auffrischanfrage aus. Dies trägt dazu bei, eine synchrone Operation zwischen den Spei chereinheiten aufrechtzuerhalten.

Die Arbeitsweise einer Mehrspeichervorrichtung für den Fall, daß eine Störung in der Auffrisch-Anfrage schaltung auftritt, wird nun mit Bezug auf die Fig. 1, 16, 18 und 19 beschrieben. Die Fig. 18 und 19 zeigen Sätze von Zeitdiagrammen, die die Arbeitsweise einer Mehrspeichervorrichtung für den Fall illustrie ren, daß ein Fehler in den Haupt- und Ersatz-Auf frisch-Anfrageschaltungen auftritt, der durch irgend eine Störung in den jeweiligen Schaltungen bewirkt wird.

Die Auffrisch-Anfrageschaltungen überwachen und ver gleichen die Werte auf den sie miteinander verbinden den Leitungen, um eine synchrone Auffrischopera tion zwischen den Speichereinheiten aufrechtzuerhal ten. Wenn die Haupt-Auffrisch-Anfrageschaltung bei der Ausgabe einer Anforderung versagt, erkennt die Partner-Ersatz-Auffrisch-Anfrageschaltung das Versa gen durch die Differenz zwischen den numerischen Wer ten auf den Auffrischanfrage-Meldeleitungen 9 und 109 an. Die Ersatz-Auffrisch-Anfrageschaltung meldet das Versagen dann den Busansprech-Steuerschaltungen 2 und 102. Die Busansprech-Steuerschaltung 2 führt bei der Meldung eine Betriebsartenwechsel-Operation durch: der Ersatzspeicher wird Hauptspeicher und der Haupt speicher wird Ersatzspeicher. Die Busansprech-Steuer schaltungen 2 und 102 bringen dann eine Betriebsar tenwechsel-Operation zwischen den Speichereinheiten mittels der Busansprech-Betriebsartenwechsel-Anforde rungsleitungen 13 und 113 zum Stillstand, bis die beschädigte Speichereinheit mit dem Versagen der Auf frischanfrage gegen eine neue Einheit ausgetauscht ist.

Wenn die Ersatz-Auffrisch-Anfrageschaltung bei der Ausgabe einer Anforderung versagt, erkennen die Haupt- und Ersatz-Auffrisch-Anfrageschaltung das Ver sagen durch die Differenz zwischen den numerischen Werten auf den Auffrischanfrage-Meldeleitungen 9 und 109 an. Die Schaltungen melden dann jeweils den Bus ansprech-Steuerschaltungen 2 und 102 das Versagen. Bei der Meldung bringen die Busansprech-Steuerschal tungen eine Betriebsartenwechsel-Operation zwischen den Speichereinheiten mittels der Busansprech-Be triebsartenwechsel-Anforderungsleitungen 13 und 113 zum Stillstand. Die beschädigte Ersatzspeichereinheit mit dem Versagen der Auffrischanfrage wird aus dem System entfernt.

Wie vorbeschrieben ist, liegt ein besonderes Merkmal eine Mehrspeichervorrichtung gemäß diesem Ausführungsbeispiel in einer viel höheren Zu verlässigkeit der synchronen Auffrischoperation im System.

In den vorhergehenden Ausführungsbeispielen wurde eine Betriebsartenwechsel-Operation eingeführt, die unmittelbar nach dem Auftreten eines festgestellten schwerwiegenden Fehlers im Hauptspeicher durchgeführt wurde.

Ein anderes Ausführungsbeispiel sieht einen Fehlerzähler vor, der den Fehlerzustand einer Einheit meldet, wenn ein vorübergehender Fehler häu fig festgestellt wird. Der Fehlerzähler registriert jeden in einer Speichereinheit aufgetretenen Fehler. Der Zähler kann die Zeit für den Austausch einer be schädigten Einheit durch eine bestimmte Fehlerfre quenz anzeigen, die zuvor in den Zähler eingegeben wurde. Mit anderen Worten, eine Speichereinheit mit nur wenigen vorübergehenden Fehlern kann im System verbleiben.

Ein anderes Ausführungsbeispiel bezieht sich auf die Arbeitsweise einer Mehrspeichervorrich tung für den Fall, daß ein Zwei-Bit-Lese/Schreib-Feh ler während eines Lesevorgangs in einer Speicherein heit festgestellt wird. Gemäß den vorhergehenden Aus führungsbeispielen gibt die Bussteuerung, eine exter ne Einheit, einen Befehl für eine andere Lese/Schreib- Operation oder einen Wiederholungsversuch aus, wenn ein Zwei-Bit- oder schwerwiegender Fehler im Hauptspeicher festgestellt wird. In diesem Ausfüh rungsbeispiel jedoch führen die Speichereinheiten eine Betriebsartenwechsel-Operation zwischen sich durch, unmittelbar nachdem ein Zwei-Bit-Fehler im Hauptspeicher festgestellt wurde, und der Hauptspei cher wird zum Ersatzspeicher. Demgemäß gibt die Haupt-Busansprech-Steuerschaltung, wenn sie in den Ersatzbetrieb übergeht, eine Busansprech-Warteanfor derung an den Systembus aus. Die Partner-Ersatz-Spei chersteuerschaltung geht demgemäß in den Hauptbetrieb über und überträgt korrekte Speicherlesedaten auf den Systembus. In diesem Ausführungsbeispiel findet daher keine Lese/Schreib-Operation oder ein Wiederholungs versuch statt, bei denen die Bussteuerung einbezogen ist.

Eine detaillierte Beschreibung des Ausführungsbei spiels wird nun mit Bezug auf die Fig. 10, 20 und 21 gegeben. Fig. 21 zeigt einen Satz von Zeitdiagrammen, die die Operation einer Mehrspeichervorrichtung für den Fall illustrieren, daß ein Zwei-Bit-Fehler im Hauptspeicher während eines Lesevorgangs festgestellt wird. Fig. 21 zeigt einen Satz von Zeitdiagrammen, die die Operation einer Mehrspeichervorrichtung für den Fall illustrieren, daß Zwei-Bit-Lesefehler in der Haupt- und der Ersatzspeichereinheit festgestellt werden.

Wenn der Hauptspeicher einen Zwei-Bit-Fehler während einer Leseoperation feststellt, wie in Fig. 20 ge zeigt ist, meldet die Speichersteuerschaltung 7 der Partner-Ersatz-Speichersteuerschaltung 107 den Fehler über die Zwei-Bit-Lesefehler-Meldeleitung 11. Die Steuerschaltung 107 meldet ihrerseits der Speicher steuerschaltung 7 über die Zwei-Bit-Lesefehler-Melde leitung 111, daß bei ihr kein Zwei-Bit-Lesefehler festgestellt wurde. Die Haupt-Speichersteuerschaltung 7 bringt die Busansprech-Steuerschaltung dazu, eine Busansprech-Betriebsartenwechsel-Anforderung auf der Busansprech-Betriebsartenwechsel-Anforderungsleitung auszugeben, um in den Ersatzbetrieb zu gehen. Die Schaltung 7 gibt auch eine Busansprech-Warteanforde rung aus, um der Bussteuerung ein verzögertes Busan sprechen zu melden, das durch die Busansprech-Be triebsartenwechsel-Operation bewirkt wird. Wenn der Ersatzspeicher die Meldung auf der Busansprech-Be triebsartenwechsel-Anforderungsleitung 13 erkennt, geht er in den Hauptbetrieb über und gibt seine aus gelesenen Speicherdaten zum Systembus aus.

Wenn Zwei-Bit-Lesefehler in der Haupt- und der Er satzspeichereinheit festgestellt werden, wie in Fig. 21 gezeigt ist, melden die Speichersteuerschaltungen 7 und 107 einander die Fehler und erkennen sie gleichzeitig mittels der Zwei-Bit-Lesefehler-Melde leitungen 11 und 111. Die Speichersteuerschaltung 7 meldet der Bus-Steuerschaltung 3 den Fehler. Die Bus- Steuerschaltung 3 meldet der Bussteuerung den Fehler. Die Busansprech-Steuerschaltung 2 führt eine Be triebsartenwechsel-Operation mittels der Busansprech- Betriebsartenwechsel-Anforderungsleitung 13 durch, um in den Ersatzbetrieb zu gehen. In der Zwischenzeit empfängt die Bus-Steuerschaltung 103 die Fehlermel dung von der Speichersteuerschaltung 107 und stoppt eine Antwortoperation zum Systembus.

Die zwischen den Speichereinheiten in einer Mehrspei chervorrichtung durchgeführte synchrone Auffrischope ration ist eines der bedeutsamsten Merkmale der beschriebenen Ausführungsbeispiele. Ein anderes Ausführungsbeispiel führt hier einen unterschiedlichen Typ von Mehrspei chervorrichtung ein, die eine synchronische Auf frisch-Anfrageoperation zwischen den Speichersteuer schaltungen anstelle der Auffrisch-Anfrageschaltungen durchführt. Fig. 22 zeigt die Ausbildung einer Mehr speichervorrichtung entsprechend diesem Ausführungs beispiel, welche Auffrischzyklus-Meldeleitungen zwi schen den Speichersteuerschaltungen benötigt anstelle der Auffrischanfrage-Meldeleitungen zwischen den Auf frischanfrage-Steuerschaltungen. In diesem Fall benö tigen die Speichersteuerschaltungen zusätzliche Funk tionen für die Meldung ihres Auffrisch-Triggers an die Partnerschaltung und zum Treiben der Bus-Steuer schaltung für eine Verzögerung einer Busantwort auf dem Systembus, bis die Partnerschaltung die gegenwär tige Auffrischoperation beendet, um den vollen Syn chronismus der Systemoperation sicherzustellen.

Die Arbeitsweise einer Mehrspeichervorrichtung gemäß diesem Ausführungsbeispiel für den Fall, daß eine Speicher-Auffrischanfrage in der Partner-Speicherein heit während eines Lesevorgangs ausgegeben wird, wird nun mit Bezug auf die Fig. 22 und 23 beschrieben. Fig. 23 zeigt einen Satz von Zeitdiagrammen, die die Arbeitsweise einer Mehrspeichervorrichtung für den Fall illustrieren, daß eine Speicher-Auffrischanfrage während eines Lesevorgangs nur im Ersatzspeicher aus gegeben wird. Die Ersatz-Speichersteuerschaltung 107 meldet der Partner-Haupt-Steuerschaltung 7 mittels der Auffrischzyklus-Meldeleitung 131, daß die Schal tung 107 eine Auffrischoperation durchführt. Die Speichersteuerschaltung 7 wartet bei Erhalt der Mel dung, daß die Partner-Speichersteuerschaltung 107 die gegenwärtige Auffrischoperation beendet, indem sie ihren Speicherzugriff zur Speicheranordnung verzö gert. Die Bus-Steuerschaltung 3 meldet der Bussteue rung durch Ausgabe einer Busansprech-Verzögerungsan forderung oder Warteanforderung auf den Systembus die verzögerte Antwort, die durch den verzögerten Spei cherzugriff bewirkt wird. Dieses Verfahren wird auch auf den Fall angewendet, daß nur der Hauptspeicher eine Speicher-Auffrischanfrage in derselben Situation ausgibt.

Fig. 24 zeigt einen Satz von Zeitdiagrammen, die die Arbeitsweise einer Mehrspeichervorrichtung für den Fall illustrieren, daß ein Ein-Bit-Lesefehler in der vorstehenden Situation nur im Ersatzspeicher festge stellt wird. Fig. 25 zeigt einen Satz von Zeitdia grammen, die die Arbeitsweise einer Mehrspeichervor richtung für den Fall illustrieren, daß ein Ein-Bit-Lese fehler in derselben Situation wie vorstehend nur im Hauptspeicher festgestellt wird.

Ein anderes Ausführungsbeispiel be schreibt eine Busansprech-Operation in einer Mehr speichervorrichtung in bezug zu einer Auffrischopera tion. Eine Kette aus Busansprech-Operation und Auf frischoperation ist in der folgenden Operationsfolge mit Bezug auf Fig. 26 wiedergegeben. Fig. 26 zeigt ein die Schritte darstellendes Flußdiagramm.

Eine Busansprech-Operation beginnt, wenn die Bussteuerung einen Zugriffsbefehl für ein Busanspre chen ausgibt.

Schritt 2001

Eine Speichereinheit empfängt einen Busansprech-Befehl von der Bussteue rung über den Systembus.

Schritt 2002

Wenn die Speichereinheit eine Auffri schanfrage erfaßt, geht der Ablauf zum Schritt 2010 über. Wenn die Speicher einheit keine Auffrischanfrage erfaßt, geht der Ablauf zum Schritt 2003 über.

Schritt 2003

Wenn die Speichereinheit im Hauptbe trieb ist, geht der Ablauf zum Schritt 2004 über. Wenn die Speichereinheit im Ersatzbetrieb ist, geht der Ablauf zum Schritt 2008 über.

Schritt 2004

Es wird geprüft, ob irgendein Fehler im Hauptspeicher aufgetreten ist. Wenn kein Fehler festgestellt wird, geht der Ablauf zum Schritt 2005 über. Wenn ein Fehler erfaßt wurde, geht der Ab lauf zum Schritt 2006 über.

Schritt 2005

Der Hauptspeicher führt eine Busan sprech-Operation durch.

Schritt 2006

Der Hauptspeicher mit einem im Schritt 2004 erfaßten Fehler gibt eine "FEHLER"-Antwort an die Bussteuerung aus.

Schritt 2007

Nachdem der Hauptspeicher seinen Feh lerzustand gemeldet hat, führt er eine Betriebsartenwechsel-Operation durch, um in einen Ersatzspeicher überzuge hen.

Schritt 2008

Es wird geprüft, ob irgendein Fehler im Ersatzspeicher aufgetreten ist. Wenn ein Fehler erfaßt wurde, geht der Ablauf zum Schritt 2009 über. Wenn kein Fehler erfaßt wurde, wird der Ablauf beendet.

Schritt 2009

Der Ersatzspeicher mit einem festge stellten Fehler setzt das Fehlerkenn zeichenregister.

Schritt 2010

Wenn im Schritt 2002 im Hauptspeicher eine Auffrischanfrage aufgetreten ist, geht der Ablauf zum Schritt 2011 über.

Wenn eine Auffrischanfrage im Ersatz speicher festgestellt wurde, geht der Ablauf zum Schritt 2012 über.

Schritt 2011

Der Hauptspeicher mit der Anfrage gibt eine Speicher-Auffrischanfrage aus und der Ablauf geht zum Schritt 2003 über.

Schritt 2012

Der Ersatzspeicher mit der Anfrage gibt eine Speicher-Auffrischanfrage aus und der Ablauf geht zum Schritt 2003 über.

Claims

1. Mehrspeichervorrichtung, die mehrere identische Speichereinheiten enthält, von denen jede entwe der in einem Haupt(Master) betrieb, in welchem sie als ein Hauptspeicher funktioniert, oder in einem Ersatz(Backup)betrieb, in welchem sie als Ersatzspeicher funktioniert, arbeitet und die mit einem Systembus verbunden sind, wobei jede Speichereinheit eine Bus-Steuervorrichtung zum Ansprechen auf den Systembus oder zur Unterbin dung des Ansprechens auf den Systembus enthält, dadurch gekennzeichnet, daß jede Speichereinheit (1, 101) weiterhin auf weist:

(A) eine Auffrisch-Anfragevorrichtung (4, 104) zur Ausgabe einer Speicher-Auffrischanfrage durch Verwendung eines Bustaktes auf dem Systembus (14) für alle Speichereinheiten (1, 101) oder durch Verwendung eines Bustaktes auf dem Systembus (14), während die Speichereinheit im Hauptbetrieb ist, und durch Verwendung eines Triggers vom Hauptspeicher, während die Speichereinheit im Ersatzbetrieb ist, und
(B) eine Busansprech-Steuervorrichtung (2, 102), um der Bus-Steuervorrichtung (3, 103) in der zugeordneten Speichereinheit (1, 101) zu ermöglichen, auf den Systembus anzuspre chen, während die Speichereinheit im Haupt betrieb ist, um den Ersatzspeicher aufzu fordern, den Ersatzbetrieb in den Hauptbe trieb zu wechseln für den Fall, daß ein Fehler im Hauptspeicher festgestellt wird, und um zu verhindern, daß die Bus-Steuer- Vorrichtung auf den Systembus anspricht, während die Speichereinheit im Ersatzbe trieb ist.

2. Mehrspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede Speichereinheit (1, 101) ein Fehlerkennzeichenregister aufweist, das einen Fehlerzustand entsprechend der Erfas sung des Fehlers hält und anzeigt.

3. Mehrspeichervorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß jede Speichereinheit (1, 101) einen Fehlerzähler aufweist zum Zählen der Anzahl der Fehler, die in der Speicherein heit (1, 101) aufgetreten sind.

4. Mehrspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede Speichereinheit (1, 101) eine Speicheranordnung (8, 108) zum Spei chern von Daten, eine Speichersteuervorrichtung (7, 107) für den Datenzugriff in der Speicheran ordnung (8, 108), und eine Vorrichtung zur Mel dung der Beendigung des Zugriffs zu der Bus- Steuervorrichtung nach der Bestätigung der Been digung des Datenzugriffs in allen Speicheranord nungen (8, 108) der Speichereinheiten (1, 101) aufweist.

5. Mehrspeichervorrichtung nach Anspruch 4, dadurch gekennzeichnet, daß jede Speichereinheit (1, 101) eine Vorrichtung zum Unterbinden des Schreibens von Daten in die Speicheranordnung (8, 108) für den Fall, daß ein bestimmter Fehler erfaßt wird, aufweist.

6. Mehrspeichervorrichtung nach Anspruch 4 oder 5, dadurch gekennzeichnet, daß jede Speichereinheit (1, 101) eine Vorrichtung zum Ansprechen auf den Systembus (14) durch die Bus-Steuervorrichtung (3, 103) nach der Änderung der Betriebsart in den Hauptbetrieb für den Fall, daß ein bestimmter Fehler in der Speicheranordnung (8, 108) des frü heren Hauptspeichers erfaßt wird, aufweist.

7. Mehrspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede Bus-Steuervor richtung (3, 103) eine Busparitäts-Fehlererfas sungsvorrichtung zum Vergleich jedes in jeder Speichereinheit (1, 101) erfaßten Paritätsfeh lers, zum Liefern des Busparitätsfehlers zum Systembus (14) nach Erfassen des Busparitätsfeh lers im Hauptspeicher und zur Aufforderung des Ersatzspeichers, die Betriebsart in einen Haupt betrieb für den Fall zu wechseln, daß ein Buspa ritätsfehler im Hauptspeicher erfaßt wird und der im Hauptspeicher erfaßte Busparitätsfehler unterschiedlich gegenüber dem im Ersatzspeicher erfaßten Busparitätsfehler ist, aufweist.

8. Mehrspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede Speichereinheit (1, 101) eine On-Line-Ersetzungs-Steuervorrich tung (15, 115) aufweist, um eine Auswechslung des Ersatzspeichers zu ermöglichen.

9. Mehrspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß die Auffrisch-Anfra gevorrichtung (4, 104) nach dem Wechsel der Be triebsart in einen Ersatz betrieb zurückgesetzt wird.

10. Mehrspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede Speichereinheit (1, 101) ein Umspeicherzustandsregister (17, 117) aufweist, das wirksam ist, wenn der Speicher im Ersatzbetrieb ist, nachdem die Speichereinheit mit dem Systembus verbunden ist, um Daten aus dem Hauptspeicher an bestimmten Adressen umzu speichern (zu vervielfältigen), und um zu ver hindern, daß die Speichereinheit als der Ersatz speicher verwendet wird, bis die Umspeicherung der Daten beendet ist.

11. Mehrspeichervorrichtung nach Anspruch 1, dadurch gekennzeichnet, daß jede Speichereinheit (1, 101) eine Speichersteuervorrichtung (7, 107) aufweist zum Steuern des Datenzugriffs in der Speicheranordnung, zur Information anderer Spei chereinheiten über eine Beendigung des Datenzu griffs und zur Verzögerung des Datenzugriffs, bis das Auffrischen in der Speichereinheit been det ist, wenn für alle Speichereinheiten (1, 101) die Speicher-Auffrischanfrage durch Verwendung des Bustaktes auf dem Systembus (14) ausgegeben wird.

12. Verfahren zum Umspeichern von Daten in einen Ersatzspeicher, der zusammen mit einer einen Hauptspeicher enthaltenden Mehrzahl anderer Speicher mit einem Systembus verbunden ist und im Ersatzbetrieb arbeitet, gekennzeichnet durch die Schritte:

(A) Einstellen eines Umspeicherzustands registers (7, 117) in einen "Nicht-Bereit"-Zustand im Ersatzspeicher nach der Verbindung mit dem Systembus;
(B) Prüfen einer Lese/Schreib-Funktion des Er satzspeichers unter Verwendung mindestens einer bestimmten Speicheradresse;
(C) Umspeichern von Daten an jeder Speicher adresse durch
(C1) Lesen der Daten an einer bestimmten Adresse aus dem Hauptspeicher;
(C2) Schreiben derselben Daten unmittelbar nach dem Lesen in dieselbe Adresse des Hauptspeichers und Schreiben derselben Daten in dieselbe Adresse des Ersatz speichers;
(C3) Wiederholen der Leseschritte (C1) und Schreibschritte (C2) für geforderte Adressen der Speicher; und
(D) Einstellen des Umspeicherzustandsregisters in einen "Bereit"-Zustand, nachdem die Um speicherung der geforderten Daten beendet ist.