-
Hintergrund
der Erfindung
-
Die
vorliegende Erfindung bezieht sich auf einen Defektzellen-Reparaturschaltkreis
und auf ein Verfahren für
eine Halbbleiterspeichervorrichtung und insbesondere auf einen Schaltkreis
und ein Verfahren, die zum Reparieren einer defekten Zelle nach
einem Einkapselungs- bzw. Packagingprozeß geeignet sind.
-
Allgemein
umfaßt
eine Halbleiterspeichervorrichtung eine redundante Zelle zum Ersetzen
einer defekten Zelle, die unter normalen Zellen erzeugt wird, und
zwar für
den Zweck einer Verbesserung einer Produktionsausbeute. Weiterhin
umfaßt
die Vorrichtung eine Schmelzsicherung zum Programmieren einer Adresse
der defekten Zelle und einen eine redundante Zelle auswählenden
Schaltkreis, der die redundante Zelle ensprechend der defekten Zelle
auswählt,
anstelle einer Auswahl der defekten Zelle, wenn dieselbe wie diejenige
der programmierten Adresse von außen eingegeben wird.
-
Der
eine defekte Zelle reparierende Schaltkreis, der die Funktionen
durchführt,
wie dies vorstehend in der herkömmlichen
Halbleiterspeicherzellenvorrichtung beschrieben ist, ist so aufgebaut,
wie dies in 10 dargestellt
und in dem US-Patent Nr. 4,473,895, herausgegeben für Tatematsu,
offenbart ist. Der die defekte Zelle reparierende Schaltkreis in 10, in dem die Adresse der
defekten Zelle gespeichert ist, vergleicht eine Adresse, die von
der Außenseite
geliefert wird, und eine gespeicherte, defekte Zellenadresse miteinander,
um dadurch zu bestimmten, ob die redundante Zelle ausgewählt ist
oder nicht. Dann wird die Adresse der defekten Zelle durch Durchtrennen
einer Schmelzsicherung 61 gespeichert.
-
Zuerst
wird in einem Verfahren zum Programmieren der Adresse der defekten
Zelle die Schmelzsicherung 61 dazu verwendet, die defekte
Zellenadresse zu speichern, und dann ist das Schmelzsicherungs-Durchtrennungsverfahren
wie folgt: Wenn eine hohe Spannung zu einem Anschlußfeld 63 zugeführt wird
und irgendeine Adresse entsprechend der Adresse der defekten Zelle
von außen
geliefert wird, geht ein Knoten, entweder der Adresse Ai (i=0-8)
oder Ai, zu einem logisch "hohen" Zustand über, wodurch
ein NMOS-Transistor 62, der mit dem entsprechenden Knoten
verbunden ist, auf EIN geschaltet wird. Dann fließt eine
große
Menge eines elektrischen Stroms aufgrund der hohen Spannung über die
Schmelzsicherung 61 und demgemäß wird die Schmelzsicherung 61 des
Knotens L durchtrennt. Zu diesem Zeitpunkt wird eine der zwei Schmelzsicherungen 61,
die mit den zwei NMOS-Transistoren 62 verbunden sind, zu
denen die Adressen Ai und Ai geliefert werden,
unvermeidbar durchtrennt. Die Adresse der defekten Zelle von einem
Bit wird entsprechend gespeichert, wenn eine der zwei Schmelzsicherungen 61 durchtrennt
wird.
-
Zweitens
wird in einem Fall, wo nach Reparatur der defekten Zelle die Adresse,
die nicht der defekten Zelle entspricht, von außen geliefert wird, ein NMOS-Transistor 64 auf
EIN durch ein Takt ΦP
geschaltet, wenn die Halbleiterspeichervorrichtung freigegeben wird,
und dann wird der Knoten L auf einen Energieversorgungsspannungspegel
vorgeladen. Zu diesem Zeitpunkt wird, wenn die Adresse, die nicht
der defekten Zelle entspricht, von außen geliefert wird, mindestens
einer der NMOS-Transitoren 62, der mit der Schmelzsicherung 61 verbunden
ist, die nicht durchtrennt ist, auf EIN geschaltet. In diesem Fall
wird der Knoten L auf einen logisch "niedrigen" Zustand aufgeladen, wodurch ein NMOS-Transistor 65 auf
AUS geschaltet wird. Danach wird, wenn ein Takt ΦR freigegeben wird, ein Knoten P auf einen logisch "niedrigen" Pegel entladen,
und wenn der Knoten P der
logisch "niedrige
Zustand" ist, wird
eine normale Zelle ausgewählt.
-
Schließlich wird
in dem Fall, wo die Adresse, die der defekten Zelle entspricht,
von der Außenseite
geliefert wird, wenn die Adresse, die nach dem Knoten L eingegeben
ist, auf den logisch "hohen" Zustand durch den
Takt ΦP
vorgeladen ist, die eingegebene Adresse dieselbe Adresse wie die
programmierte Adresse sein. Deshalb werden die NMOS-Transistoren 62,
die mit der Schmelzsicherung 61 verbunden sind, die abgetrennt wurde,
alle auf AUS geschaltet. Demgemäß hält, da der
Aufladungspfad nicht durch Beibehaltung des Knotens L in dem logisch "hohen" Zustand gebildet
wird, demzufolge der NMOS-Transistor 65 den auf EIN geschalteten Zustand
bei. Als Folge hält,
obwohl der NMOS-Transistor 65 zeitweilig auf EIN durch
den Takt ΦR
geschaltet wird, der Knoten P den
logisch "hohen" Zustand bei, und
wenn der Knoten P der logisch "hohe" Zustand ist, wird
die redundante Zelle anstelle der defekten Zelle ausgewählt.
-
Allerdings
wird in der herkömmlichen
Halbleiterspeichervorrichtung, wie vorstehend erwähnt ist,
die Schmelzsicherung dann verwendet, wenn die Adresse der defekten
Zelle gespeichert wird, und um die Adressen der defekten Zellen
zu programmieren, wird ein elektrisches Durchtrennungsverfahren
oder ein Durchtrennungsverfahren unter Verwendung eines Laserstrahls
verwendet. Im Fall der Verwendung eines Laserstrahls ist es möglich, die
defekte Zelle, die in einem Wafer-Zustand ermittelt wird, zu reparieren,
allerdings ist es unmöglich,
die defekte Zelle, die in einem Einkapselungs-Zustand ermittelt
wird, zu reparieren. Weiterhin wird es im Fall einer Verwendung
der elektrischen Schmelzsicherung, wie dies in 10 dargestellt ist, wenn das zusätzliche
Anschlußfeld 63 für die Schmelzsicherung,
die die Energiebeaufschlagung durchtrennt, erforderlich wird, unmöglich, die
defekte Zelle nach dem Einkapselungs-Prozeß zu reparieren.
-
Da
die Integration der Halbleiterspeichervorrichtung erhöht wird,
ist die Anzahl der Speicherzellen groß und die Chip-Größe wird
dementsprechend erhöht,
allerdings wird die Designregel verringert. Deshalb wird die Möglichkeit,
daß die
defekte Zelle erzeugt werden kann, erhöht. Demzufolge ist es wichtig,
die defekte Zelle, die durch ein Testverfahren nach dem Einkapselungs-Prozeß ermittelt
ist, ebenso wie in dem Wafer-Zustand, zu reparieren, um dadurch
den Produktions-Ertrag zu verbessern. Insbesondere wird ein Burn-in-Test als
Test zur Ermittlung der defekten Zelle durchgeführt, um die Zuverlässigkeit
der Vorrichtung sicherzustellen. Zu diesem Zeitpunkt wird der Burn-in-Test
in dem Einkapselungs-Zustand durchgeführt, und deshalb ist eine neuartige
Vorrichtung, die zum Reparieren einer defekten Zelle nach einem
Einkapselungs-Zustand geeignet ist, vorstehend überall erforderlich.
-
Zusammenfassung
der Erfindung
-
Demgemäß ist es
eine Aufgabe der vorliegenden Erfindung, einen Schaltkreis und ein
Verfahren für eine
Halbleiterspeichervorrichtung zu schaffen, die zum Reparieren einer
defekten Zelle geeignet ist, die nach einem Einkapselungs-Prozeß erzeugt
wird. Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Schaltkreis
und ein Verfahren für
die Halbleiterspeichervorrichtung zu schaffen, die zum Programmieren
einer Adresse einer defekten Zelle in einem Einkapselungs-Zustand
geeignet ist, ohne einen zusätzlichen
Kontakt-Stift zu haben.
-
Es
ist eine weitere Aufgabe der vorliegenden Erfindung, einen Schaltkreis
und ein Verfahren für
die Halbleiterspeichervorrichtung zu schalten, die dazu geeignet
sind, einen Reparaturmodus für
eine defekte Zelle anzugeben, der sich von einem normalen Betriebsmodus
unterscheidet, und zwar gemäß einer
externen Eingabe, ohne einen zusätzlicheh
Stift nach einem Einkapselungs-Prozeß zu haben.
-
Es
ist noch eine weitere Aufgabe der vorliegenden Erfindung, einen
Reparaturschaltkreis und ein Verfahren für eine defekte Zelle einer
Halbleiterspeichervorrichtung zu schalten, die zum Ausführen einer
Vielzahl von Reparaturmoden von defekten Zellen gemäß einer
externen Eingabe nach einem Einkapselungs-Prozeß geeignet sind.
-
Es
ist noch eine weitere Aufgabe der vorliegenden Erfindung, einen
Schaltkreis und ein Verfahren für die
Halbleiterspeichervorrichtung zu schalten, die zum Programmieren
einer Adresse einer defekten Zelle gemäß einer externen Eingabe in
einem Reparaturmodus für
eine defekte Zelle geeignet sind, die die Adresse, die in dem Reparaturmodus
für die
defekte Zelle programmiert ist, und eine Adresse, die in einem normalen Betriebsmodus
eingegeben wird, nach einem Einkapselungs-Prozeß vergleichen und eine normale
Zelle oder eine redundante Zelle in Abhängigkeit von dem Vergleichsergebnis
auswählen.
-
Um
diese Aufgaben zu erreichen, wird ein Schaltkreis zum Reparieren
einer defekten Zelle nach einer Einkapselung in einer Halbleiterspeichervorrichtung
geschaffen, die eine normale Zelle und eine redundante Zelle, und
eine Einheit zum Auswählen
der Zellen in Abhängigkeit
davon, ob ein Freigabetakt für
eine redundante Zelle erzeugt ist oder nicht, umfaßt. Der
Reparaturschaltkreis für
die defekte Zelle der vorliegenden Erfindung weist auf: eine Einheit,
die freigegeben wird, wenn ein spezifisches Signal in einem Einkapselungs-Zustand
eingegeben wird, um dadurch einen Freigabetakt für einen Reparatur-Modus zu
erzeugen; eine Einheit, die mindestens zwei Eingangsanschlüsse für das Auswahlsignal
des Reparatur-Modus umfaßt,
das freigegeben wird, wenn das Freigabesignal für den Reparatur-Modus eingegeben
wird, um dadurch das Auswahlsignal für den Reparatur-Modus zu dekodieren,
und um dann einen Bestimmungstakt für einen Reparatur-Modus zu erzeugen;
eine Einheit, die mindestens zwei Eingangsanschlüsse für ein Schmelzsicherungs-Auswahlsignal und
für ein
externes Adressensignal umfaßt,
Kombinieren des Bestimmungstakts für den Reparatur-Modus und des
Schmelzsicherungs-Auswahlsignals auf den Reparatur-Modus hin, um
dadurch eine innere Schmelzsicherung (fuse) zu steuern, und Programmieren
dann der defekten Zellenadressen; und eine Steuereinheit, die die
programmierte Adresse und die externe Adresse unter dem normalen
Betriebsmodus vergleicht, um dadurch den Freigabetakt für die redundante
Zelle zu erzeugen.
-
Kurze Beschreibung
der Zeichnungen
-
Eine
vollständigere
Offenbarung der Erfindung und vieler der betriebsmäßigen bzw.
dazugerhörigen Vorteile
davon werden leicht ersichtlich, da sie besser unter Bezugnahme
auf die nachfolgende, detaillierte Beschreibung verstanden werden,
wenn sie in Verbindung mit den beigefügten Zeichnungen betrachtet
wird, in denen entsprechende Bezugszeichen gleiche oder ähnliche
Komponenten bezeichnen, wobei:
-
1 zeigt
ein Schaltkreisdiagramm, das die Struktur eines Reparaturschaltkreises
für eine
defekte Zelle der Halbleiterspeichervorrichtung gemäß der vorliegenden
Erfindung darstellt;
-
2 zeigt
ein Schaltkreisdiagramm, das die Struktur des Freigabeschaltkreises
für den
Reparaturmodus der 1 darstellt;
-
3 zeigt
ein Schaltkreisdiagramm, das eine andere Struktur des Freigabeschaltkreises
für den
Reparaturmodus der 1 darstellt;
-
4 zeigt
ein Schaltkreisdiagramm, das die Struktur des Decoders für den Reparaturmodus
der 1 darstellt;
-
5 zeigt
ein Schaltkreisdiagramm, das die Struktur der Erzeugungseinheit
für die
Programmadressen in dem Schmelzsicherungs-Steuerschaltkreis in Fig,
1 darstellt;
-
6 zeigt
ein Schaltkreisdiagramm, das die Struktur des Schaltkreises darstellt,
der einen Freigabetakt für
eine redundante Zelle in dem Schmelzsicherungssteuerschaltkreis
der 1 darstellt,
-
7 zeigt
ein Schaltkreisdiagramm, das eine andere Struktur des Schaltkreises,
der den Freigabetakt für
die redundante Zelle erzeugt, in dem Schmelzsicherungs-Steuerschaltkreis
der 1 darstellt,
-
8 zeigt
ein Schaltkreisdiagramm, das die betriebsmäßigen Charakteristika des Durchtrennens
der Schmelzsicherung in den 1 bis 7 darstellt;
-
9 zeigt
ein Zeitabstimmungsdiagramm, das die betriebsmäßigen Charakteristika einer
Freigabe einer redundanten Zelle in den 1 bis 7 darstellt;
und
-
10 zeigt
ein Schaltkreisdiagramm, das die Struktur eines Reparaturschaltkreises
einer defekten Zelle einer herkömmlichen
Halbleiterspeichervorrichtung darstellt.
-
Detaillierte
Beschreibung der bevorzugten Ausführungsformen
-
In
der nachfolgenden Beschreibung werden verschiedene spezifische Details,
wie beispielsweise konkrete bzw. eingebettete Schaltkreise, die
einen Bestimmungstakt für
einen Reparatur-Modus und ein Schmelzsicherungs-Auswahlsignal, usw.,
definieren, angegeben, um ein vollständiges Verständnis der
vorliegenden Erfindung zu liefern. Es wird dem Fachmann auf dem
betreffenden Fachgebiet verständlich
werden, daß andere
Ausführungsformen
der vorliegenden Erfindung ohne diese spezifischen Details oder
mit alternativen spezifischen Details ausgeführt werden können.
-
Ausdrücke, die
in der vorliegenden Erfindung verwendet werden, sind wie folgt definiert: ΦMI ist ein Freigabetakt
für einen
Reparatur-Modus zum Reparieren einer defekten Zelle in einem Einkapselungs-Zustand.
PMi (i = 1, 2, –,
n) ist ein Auswahlsignal für
einen Reparatur-Modus. ΦRMi
(i = 1, 2, –,
N) ist ein Bestimmungstakt für
einen Reparatur-Modus,
der durch Decodieren des Auswahlsignals für den Reparatur-Modus PMi bestimmt
ist. PAi (i = 1, 2, –,
q) ist ein Signal zum Auswählen
einer Schmelzsicherung bzw. einer Schmelze (fuse) einer Programmadressen-Erzeugungseinheit.
Ai (i = 1, 2, –, r)
ist ein Adressensignal, das von der Außenseite unter einem normalen
Betriebmodus eingegeben ist. ΦRE
ist ein Freigabetakt für
eine redundante Zelle, der die Programm-Adresse und die Adresse, die von der
Außenseite
eingegeben ist, vergleicht, um dadurch irgendeine der normalen Zelle
und der redundanten Zelle zu bestimmen. PC bezeichnet ein Hochspannungssignal
zum Freigeben des Reparaturmodus. ΦINIT stellt ein Signal zum
Initialisieren einer Verriegelung des Reparaturmodus-Freigabetakts ΦMI dar. ΦC ist ein
spezifisches Zeitabstimmungs-Fühlsignal
zum Freigeben des Reparaturmodus nach einer Einkapselung. ΦFij (i =
1, 2, –,
m und j = 1, 2, –,
q) ist eine Programm-Adresse,
die durch eine logische Kombination des Reparaturbestimmungstakts ΦRMi erzeugt
ist, und ein Schmelzsicherungs-Auswahlsignal PAj stellt eine Adresse
der defekten Zelle dar. Schließlich
bezeichnet ΦP
einen Vorladungstakt eines Schmelzsicherungskastens bzw. einer Fuse-Box.
-
1 zeigt
ein Schaltkreisdiagramm, das die Struktur des Reparaturschaltkreises
für die
defekte Zelle in der Halbleiterspeichervorrichtung gemäß der vorliegenden
Erfindung darstellt. Der Reparaturschaltkreis für die defekte Zelle ist so
strukturiert, um den Reparaturmodus nach einer Einkapselung fortzuführen, und
gibt in dem Reparaturmodus die Reparaturmodus-Auswahlsignale und
die Schmelzsicherungs-Auswahlsignale zum Erzeugen der Programmadressen
durch Durchtrennen der Schmelzsicherung in dem ausgewählten Reparaturmodus
ein. Zu diesem Zeitpunkt decodiert der Reparaturschaltkreis für die defekte
Zelle die Auswahlsignale für
den Reparaturmodus PM, um dadurch die Bestimmungstakte für den Reparaturmodus ΦRM zu erzeugen, und
wenn die Sicherung selektiv durch Kombinieren der Reparaturmodus-Auswahlsignale ΦRM und der Schmelzsicherung-Auwahlsignale
PA durchtrennt ist, werden die Programmadressen ΦFij erzeugt. Danach vergleicht,
wenn der normale Modus ausgeführt
wird, der Reparaturschaltkreis für
die defekte Zelle die Programm-Adresse ΦFij und eine Adresse A, die
von der Außenseite
eingegeben ist, und wenn die verglichenen Werte der zwei Adressen
miteinander übereinstimmen,
erzeugt er den Freigabetakt der redundanten Zelle ΦRE, um dadurch
die redundante Zelle auszuwählen.
Im Gegensatz dazu erzeugt, wenn die verglichenen Werte der zwei
Adressen zueinander unterschiedlich sind, der Reparaturschaltkreis
die defekte Zelle nicht den Freigabetakt für die redundante Zelle ΦRE, um dadurch
die normale Zelle auszuwählen.
-
In 1 ist
der Reparaturmodus-Freigabeschaltkreis 100 ein Schaltkreis
zum Fortführen
des Reparaturmodus nach einer Einkapselung unter Verwendung von
zwei Verfahren, die in der vorliegenden Erfindung verkörpert sind.
-
2 stellt
eine erste Ausführungsform
des Reparaturmodus-Freigabeschaltkreises 100 dar, der als ein
Typ eines Hochspannungs-Fühlschalkreises
ausgeführt
ist. Hier besitzt das Hochspannungssignal PC eine Spannung, die
von der Außenseite
geliefert wird, um den Reparaturmodus auszuführen, wobei die Spannung einen
Pegel höher
als ein Energieversorgungsspannungspegel besitzt. In der Struktur
der 2 ist ein NMOS-Transistor 111 gemeinsam
mit dem Hochspannungssignal PC an der Drain- und der Gatter-Elektrode davon
und mit einem Verbindungsknoten 121 an einer Source-Elektrode
davon verbunden. Ein NMOS-Transistor 112 ist gemeinsam
mit der Energieversorgungsspannung VCC an einer Drain- und einer
Gatter-Elektrode davon verbunden und mit dem Verbindungsknoten 121 an
einer Source-Elektrode davon verbunden. Ein PMOS-Transistor 113 ist
zwischen den Verbindungsknoten 121 und 122 verbunden
und mit der Energieversorgungsspannung VCC an einer Gatter-Elektrode
davon verbunden. NMOS-Transistoren 114 und 115 sind
in Reihe zwischen dem Verbindungsknoten 122 und einem Erdungspotential
verbunden und gemeinsam mit der Energieversorgungsspannung VCC an
Gatter-Elektroden verbunden. Inverter 116 und 117 sind
in Reihe zwischen den Verbindungsknoten 122 und dem Ausgangsanschluß ΦMi verbunden.
In dieser Struktur werden unter der Annahme, daß die Schwellwertspannungen
des NMOS-Transistors 111 und des PMOS-Transistors 113 jeweils
dahingehend bezeichnet werden, daß sie Vtn und Vtp sind, in
dem Fall, wo die Spannung des Hochspannungssignals PC, das zu dem
Eingangsanschluß eingegeben
wird, so beaufschlagt wird, daß es
höher als
eine Spannung Vcc+Vtn+Vtp ist, der NMOS-Transistor 111 und
der PMOS-Transistor 113 auf
EIN gestellt. In diesem Fall wird ein Signal eines logisch "hohen" Zustands an dem
Verbindungsknoten 122 erzeugt, um dadurch den Reparaturmodus-Freigabetakt ΦMI auszugeben.
-
3 stellt
eine zweite Ausführungsform
eines Reparaturmodus-Freigabeschaltkreises 100 dar, der durch
das Verfahren unter Verwendung einer Zeitabstimmung ausgeführt ist,
die nicht in dem normalen Betriebsmodus verwendet wird. In diesem
Schaltkreis wird ΦC,
das ist ein spezifisches Modussignal, in der vorliegenden Erfindung
als das Reparaturmodus-Fühlsignal
verwendet, das nach dem Einkapselungs-Prozeß erzeugt wird. Weiterhin wird,
wenn ein Reparaturbetrieb abgeschlossen ist, eine Schmelzsicherung 156 unterbrochen,
um dadurch den Reparaturmodus-Freigabetakt ΦMI dahingehend zu verhindern,
daß er
freigegeben wird, gerade obwohl die spezifische Zeitabstimmung gefühlt ist
und das spezifische Modussignal ΦC
freigegeben ist. Dies kann die Zurückschreitung zu dem Reparaturmodus
verhindern. Um die Schmelzsicherung 156 zu unterbrechen
muß der
Reparaturmodus-Bestimmungstakt ΦRMi
und das Schmelzsicherungs-Auswahlsignal PAj, die der Schmelzsicherung 156 entsprechen,
zu dem logisch "hohen" Zustand hin geändert worden sein.
In 3 nimmt ein NAND-Gatter 151 den Reparaturmodus-Bestimmungstakt ΦRMi und
das Schmelzsicherungs-Auswahlsignal PAj auf, um dadurch logisch
die empfangenen Signale ΦRMi
und PAj logisch mittels NAND zu verknüpfen. Ein Inverter 152 invertiert
einen Ausgang des NAND-Gatters 151. Ein NMOS-Transistor 153 ist
zwischen einem Verbindungsknoten 171 und dem Erdungspotential
verbunden und mit dem Inverter 152 an einer Gatter-Elektrode
davon verbunden. Die Schmelzsicherung 156 ist zwischen
der Energieversorgungsspannung Vcc und dem Verbindungsknoten 171 verbunden.
Ein Inverter 155 ist zwischen den Verbindungsknoten 171 und 172 verbunden.
NMOS-Transistoren 150 und 157 sind zwischen dem
Verbindungsknoten 171 und dem Erdungspotential verbunden
und der NMOS-Transistor 150 ist mit dem Verriegelungs-Initialisierungstakt ΦINIT über einen
Inverter 154 an einer Gatter-Elektrode davon verbunden
und der NMOS-Transistor 157 ist mit dem Verbindungsknoten 172 an
einer Gatter-Elektrode davon verbunden. Ein NAND-Gatter 158 ist
mit dem Verbindungsknoten 172 an einem Eingangsanschluß damit
mit einem Verbindungsknoten 174 an dem anderen Eingangsanschluß davon
und mit dem Verbindungsknoten 173 an einem Ausgangsanschluß davon
verbunden. Ein NAND-Gatter 159 ist mit dem Verbindungsknoten 173 an
einem Eingangsanschluß davon,
mit dem Reparaturmodus-Fühlsignal ΦC an dem
anderen Eingangsanschluß davon
und mit dem Verbindungsknoten 174 an einem Ausgangsanschluß davon
verbunden. Ein Inverter 160 ist zwischen dem Verbindungsknoten 174 und
einem Ausgangsanschluß ΦMI verbunden.
In 4 wird in dem Initialisierungsmodus der Verriegelungs-Initialisierungstakt ΦINIT als
das logisch "hohe" Signal erzeugt.
Und dann wird der Verriegelungs-Initialisierungstakt ΦINIT an
der Gatter-Elektrode des NMOS-Transistors 150 angelegt
und deshalb wird der NMOS-Transistor 150 auf AUS geschaltet.
Als Folge wird der Verbindungsknoten 171 zu dem logisch "hohen" Zustand hin geändert. Danach
bleibt der Verbindungsknoten 171 kontinuierlich auf dem
logisch "hohen" Zustand durch eine
Verriegelungsfunktion des NMOS-Transistors 157 und des
Inverters 155. In diesem Zustand wird der Reparaturmodus-Freigabetakt ΦMI durch
das Reparaturmodus-Fühlsignal ΦC bestimmt,
wobei dieses Signal ΦC
nicht bei dem normalen Betriebsmodus verwendet wird. Wenn das Reparaturmodus-Fühlsignal ΦC freigegeben
ist, ist der Reparaturmodus-Freigabetakt ΦMI auch freigegeben, um dadurch ein
Signal zum Fortschreiten zu dem Reparaturmodus zu erzeugen. Danach
werden, wenn der Reparaturbetrieb in dem Reparaturmodus durchgeführt wird
und die Erzeugung der Programm-Adresse in einem Schmelzsicherungs-Steuerschaltkreis 300 beendet
wird, der Reparatur-Bestimmungstakt ΦRMi und das Schmelzsicherungs-Auswahlsignal
PAj entsprechend der spezifischen Schmelzsicherung 156 zu
dem logisch "hohen" Zustand hin geändert. In
diesem Fall wird das logisch "hohe" Signal an dem NMOS-Transistor 153 über das NAND-Gatter 151 und
den Inverter 152 angelegt. Zu diesem Zeitpunkt wird die
Größe des NMOS-Transistors 153 dahingehend
zugeordnet bzw. bestimmt, daß sie
groß genug
ist, um die Schmelzsicherung 156 zu durchtrennen. Demgemäß wird,
wenn der NMOS-Transistor 153 auf
EIN geschaltet wird, da eine große Menge elektrischen Stroms über die
Schmelzsicherung 156 fließt, die Schmelzsicherung 156 durchtrennt.
Und dann wird der Verbindungsknoten 172 zu dem logisch "hohen" Zustand initialisiert
und der Verbindungsknoten 173 wird auf den logisch "niedrigen" Zustand fixiert.
Demzufolge wird, gerade wenn das Reparaturmodus-Fühlsignal ΦC freigegeben
ist, der Reparaturmodus-Freigabetakt ΦMI nicht
durch den Verbindungsknoten 173 freigegeben. Hier ist der
Grund, warum die Schmelzsicherung 156 nach einem Reparaturvorgang
durchtrennt wird, derjenige, zu verhindern, daß der normale Betriebsmodus
zu dem Reparaturmodus hin geändert
wird.
-
Wenn
der Reparaturmodus-Freigabetakt ΦMI
freigegeben ist, wird der Reparaturmodus-Decoder 200, der
das Reparaturmodus-Auswahlsignal PM1-PMn eingibt, um dadurch den
Reparaturmodus-Bestimmungstakt RM1-RMN zu erzeugen, freigegeben.
Und dann decodiert, wenn der Reparaturmodus-Freigabetakt ΦMI freigegeben
ist, der Reparaturmodus-Decoder 200 das eingegebene Reparaturmodus-Auswahlsignal PM1-PMn,
um dadurch einen der Reparaturmodus-Bestimmungstakte ΦRM1-ΦRMN freizugeben.
-
Der
freigegebene Takt benennt den Reparaturmodus, von dem erwünscht ist,
daß er
ausgeführt
wird, um dadurch den ausgewählten
Reparaturmodus durchzuführen.
Hier ist der Grund, daß eine
Vielzahl von Reparaturmoden anstelle eines Reparaturmodus erforderlich
ist, wie folgt. Erstens wird, obwohl die Reparatur für eine Vielzahl
von defekten Zellen erforderlich ist und auch eine Vielzahl von
defekten Zellenadressen vorhanden ist, die programmiert werden müssen, die
Anzahl der Stifte von den Adressen, die für das Programm notwendig sind,
begrenzt. Demgemäß müssen, während die
Vielzahl der Reparaturmoden und die Änderung des Reparaturmodus
benannt sind, die defekten Zellenadressen sequentiell programmiert
sein, um die Vielzahl der defekten Zellenadressen zu programmieren.
Zweitens wird in der Halbleiterspeichervorrichtung, wie beispielsweise
ein dynamischer Random-Adress-Memory, DRAM, ein Adressen-Multiplex-Verfahren, in dem
die Anzahl der Stifte der Adressen geringer ist als die Anzahl der
notwendigen Adressen, eingesetzt. In diesem Fall ist eine Vielzahl
von Reparaturmoden zum Programmieren der defekten Zellenadressen
erforderlich.
-
4 stellt
ein Schaltkreisdiagramm des Reparaturmodus-Decoders 200,
der vorstehend beschrieben ist, dar. In 4 kann die
Anzahl der Reparaturmoden proportional zu einer Kombination der
Bit-Anzahl des Reparaturmodus-Auswahlsignals PM1-PMn geliefert werden.
Dann wird der Reparaturmodus-Decoder 200 durch den Reparaturmodus-Freigabetakt ΦMI freigegeben,
um dadurch das eingegebene Reparaturmodus-Signal PM1-PMn zu decodieren,
um so den Reparaturmodus-Bestimmungstakt ΦRM1-ΦRMN zu erzeugen.
-
Die
Reparaturmodus-Bestimmungstakte ΦRM1-ΦPMn, die
von dem Reperaturmodus-Decoder 200 ausgegeben
werden, werden an einen Schmelzsicherungs-Steuerschaltkreis 300 angelegt.
Der Schmelzsicherungs-Steuerschaltkreis 300 weist auf:
eine Einheit zum Analysieren logischer Zustände der Reparaturmodus-Bestimmungstakte ΦRM1-ΦRMm und
der Schmelzsicherungs-Auswahlsignale PA1-PAq, um dadurch die Programm-Adresse ΦFij zu erzeugen;
und eine Einheit zum Vergleichen der Programm-Adresse ΦFij und der externen Adresse
A1-Ar, um dadurch einen Freigabetakt für eine redundante Zelle ΦRE zu erzeugen.
Dies bedeutet, daß in
dem Schmelzsicherungs-Steuerschaltkreis 300 die
defekten Zellenadressen mittels Durchtrennung der Schmelzsicherung
in dem Reparaturmodus gespeichert werden und in dem normalen Modus einer Adresse,
die von außen
geliefert wird, mit der programmierten Adresse verglichen werden
und dann ein Signal zur Auswahl einer normalen Zellenfeldanordnung 500 oder
einer redundanten Zellenfeldanordnung 600 erzeugt wird.
In dem Schmelzsicherungs-Steuerschaltkreis 300 werden
die Schmelzsicherungs-Auswahlsignale PA1-PAq als alle Bit-Daten
der Adressen, die programmiert werden sollen, verwendet, und da
der Reparaturmodus und der normale Modus separat verwendet werden,
ist es für
die Adresseneingabe-Anschlüsse
möglich,
daß sie
als Eingabe-Anschlüsse
für die
Schmelzsicherungs-Auswahlsignale PA1-PAq verwendet werden. In derselben
Art und Weise wie vorstehend ist es für die Adressen-Eingangsanschlüsse möglich, daß sie als Eingangs-Anschlüsse für die Reparaturmodus-Auswahlsignale
PM1-PMn verwendet werden. Allerdings ist es, da die Reparaturmodus-Auswahlsignale
PM1-PMn und die Schmelzsicherungs-Auswahlsignale PA1-PAq gleichzeitig
in dem Reparaturmodus verwendet werden, für die zwei Signale unmöglich, daß sie über die
identischen Eingangsanschlüsse
eingegeben werden.
-
In
der bevorzugten Ausführungsform
der vorliegenden Erfindung werden die Reparaturmodus-Auswahlsignale
PM1-PMn und das Schmelzsicherungs-Auswahlsignal PA1-PAq über die
Adressen-Eingabe-Anschlüsse
eingegeben. Hier ist, unter der Annahme, daß die Anzahl der Adressen-Eingangsanschlüsse
8 beträgt und auch
die Anzahl der defekten Zellenadressen
8 beträgt, wenn
die Adressen-Eingangs-Anschlüsse A5-A8
den Eingangs-Anschlüssen
des Reparaturmodus-Auswahlsignals PMi zugeordnet sind und die Adressen-Eingangs-Anschlüsse A1-A4
dem Schmelzsicherungs-Auswahlsignal PAj zugeordnet sind, die nachfolgende
Beziehung gegeben.
| PM1
= A5 | PA1
= A1 |
| PM2
= A6 | PA2
= A2 |
| PM3
= A7 | PA3
= A3 |
| PM4
= A8 | PA4
= A4 |
-
Hier
beträgt
die Anzahl der Reparaturmodus-Auswahlsignale PMi 4 und
deshalb können 16 Reparaturmodus-Bestimmungstakte ΦRMI-ΦRM16 geliefert
werden. Und auch ist die Anzahl der Schmelzsicherungs-Auswahlsignale
PAj 4, und deshalb können
in jedem Reparaturmodus die Adressen von 4 Bits, die programmiert
werden sollen, benannt werden. Dann müssen unter der Annahme, daß die defekten
Zellenadressen den 8-Bit zugeordnet sind, zwei Reparaturmoden sequentiell
bestimmt werden, und da die Anzahl der Reparaturmoden 16 ist,
können
8 Adressen defekter Zellen programmiert werden. Die Struktur des
Schmelzsicherungs-Steuerschaltkreises 300 wird nachfolgend
beschrieben.
-
5 zeigt
ein Schaltkreisdiagramm, das die Struktur einer Programmadressen-Erzeugungseinheit
in einem Schmelzsicherungs-Steuerschaltkreis 300 darstellt,
die das Verfahren darstellt, das die Programm-Adresse ΦFij von
1-Bit erzeugt. In 5 muß die die Programm-Adresse
erzeugende Einheit im Verhältnis
zu der Anzahl der Reparaturmoden und der Schmellzsicherungs-Auswahlsignale
programmiert sein. In der Struktur der die Programm-Adresse erzeugenden
Einheit empfängt
ein NAND-Gatter 311 den Reparaturmodus-Bestimmungstakt ΦRMi und
das Schmelzsicherungs-Auswahlsignal PAj, um die empfangenen Signale logisch
mittels NAND zu verknüpfen.
Ein Inverter 312 invertiert einen Ausgang des NAND-Gatters 311,
um dadurch den invertierten Ausgang auszugeben. Ein NMOS-Transistor 313 ist
zwischen einem Verbindungsknoten 321 und dem Erdungspotential
verbunden und mit dem Inverter 312 an einer Gatter-Elektrode
davon verbunden. Eine Schmelzsicherung 316 ist zwischen
der Energieversorgungsspannung VCC und dem Verbindungsknoten 321 verbunden.
Ein Inverter 315 ist zwischen den Verbindungsknoten 321 und 322 verbunden. Beide
NMOS-Transistoren 310 und 317 sind zwischen dem
Verbindungsknoten 321 und dem Erdungspotential verbunden.
Und der NMOS-Transistor 310 ist mit dem Verriegelungs-Initialisierungstakt ΦINIT über den
Inverter 314 an einer Gatter-Elektrode davon verbunden
und der NMOS-Transistor 317 ist mit dem Verbindungsknoten 322 an
einer Gatter-Elektrode davon verbunden. Ein Inverter 318 ist
zwischen dem Verbindungsknoten 322 und einem Ausgangsanschluß verbunden.
Bei dem Betrieb der Programmadressen-Erzeugungseinheit wird unter
dem Initialisierungsmodus der Verriegelungs-Initialiserungstakt ΦINIT als
ein Signal des logisch "hohen" Zustands erzeugt.
In diesem Fall wird, da der Verriegelungs-Initialisierungstakt ΦINIT an
die Gatterelektrode des NMOS-Transistors 310 angelegt wird,
der NMOS-Transistor 310 auf AUS geschaltet und demgemäß wird der
Verbindungsknoten 321 zu dem logisch "hohen" Zustand hin geändert. Danach hält der Verbindungsknoten 321 kontinuierlich
den logisch "hohen" Zustand durch eine Verriegelungsfunktion
des NMOS-Transistors 317 und des Inverters 315 bei.
Demgemäß wird,
wenn der Reparaturmodus-Bestimmungstakt ΦRMi und das Schmelzsicherungs-Auswahlsignal
PAj nicht erzeugt werden, die Schmelzsicherung 316 nicht
durchtrennt, und dann wird die Programm-Adresse ΦFij des logisch "hohen" Signals durch den
Inverter 318 erzeugt. Dann wird, wenn der gegebene Reparatur-Bestimmungstakt ΦRMi und
das Schmelzsicherungs-Auswahlsignal PAj als Signale des logisch "hohen" Zustands erzeugt
werden, das logisch "hohe" Signal an den NMOS-Transistor 313 über das
NAND-Gatter 311 und den Inverter 312 angelegt.
-
In
diesem Fall ist die Größe des NMOS-Transistors 313 so
aufgebaut, daß sie
groß genug
ist, um die Schmelzsicherung 316 zu durchtrennen. Demgemäß fließt, wenn
der NMOS-Transistor 313 auf EIN geschaltet wird, eine große Menge
eines elektrischen Stroms über
die Schmelzsicherung 316 und deshalb wird die Schmelzsicherung 316 durchtrennt.
Dann wird der Verbindungsknoten 322 zu dem logisch "hohen" Zustand initialisiert
und demzufolge wird die Programm-Adresse ΦFij des logisch "niedrigen" Signals über den
Inverter 318 erzeugt. Als Folge wird, wenn das Programm,
das vorstehend erwähnt
ist, wiederholt wird, die Schmelzsicherung der die entsprechende
Programm-Adresse erzeugenden Einheiten durchtrennt und deshalb wird
die Programm-Adresse in dem benannten Reparaturmodus erzeugt.
-
Wenn
die Betriebsweisen, wie dies vorstehend beschrieben ist, sequentiell
wiederholt werden, werden die Programmadressen ΦF11, ΦF12, ΦF13 und ΦF14 in dem ΦRM1-Modus erzeugt und die Programmadressen ΦF21, ΦF22, ΦF23 und ΦF24 werden
in dem ΦRM2-Modus
erzeugt. Wenn die 8-Bit-Programm-Adresse, wie dies vorstehend erwähnt ist,
erzeugt ist, wird die Programm-Adresse an einem Erzeugungsschaltkreis
für einen
Freigabetakt für
eine redundante Zelle ΦRE,
der so strukturiert ist, wie dies in 6 dargestellt
ist, angelegt.
-
6 zeigt
eine erste Ausführungsform,
die einen einen Freigabetakt ΦRE
für eine
redundante Zelle erzeugenden Schaltkreis darstellt. Die erste Ausführungsform,
wie sie in
6 dargestellt ist, wird durch
vergleichende Vorrichtungen
351 bis
358 und einen
PMOS-Transistor
350 ausgeführt. Die vergleichenden Vorrichtungen
351 bis
358 vergleichen,
ob oder ob nicht die Programmadressen mit 8 Bit ΦF11, ΦF12, ΦF13, ΦF14, ΦF21, ΦF22, ΦF23 und ΦF24 den externen Eingangsadressen
A1 bis A8 entsprechen. Und der PMOS-Transistor
350 ist
zwischen der Energieversorgungsspannung VCC und einer gemeinsamen
Ausgangsleitung der komparativen Vorrichtungen
351 bis
358 verbunden
und ist mit einem Schmelzsicherungskasten-Vorladungstakt ΦP an einer
Gatter-Elektrode
davon verbunden. In
6 weisen die vergleichenden Vorrichtungen
351 bis
358,
die jeweils mit einer Drain-Elektrode des PMOS-Transistors
350 verbunden
sind, NMOS-Transistoren
51,
53,
54 und
55 jeweils
auf. Der NMOS-Transistor
51 ist mit der Programm-Adresse ΦFij an einer
Gatter-Elektrode davon verbunden. Der NMOS-Transistor
53 ist
mit der Drain-Elektrode des PMOS-Transistors
350 verbunden
und ist mit der Programmadesse ΦFij
verbunden, die durch einen Inverter
52 an einer Gatter-Elektrode
davon invertiert ist. Der NMOS-Transistor
54 ist zwischen
einer Source-Elektrode des NMOS-Transistors
51 und einem
Erdungspotential verbunden und ist mit einer inversen Adresse Ar
an einer Gatter-Elektrode davon verbunden. Weiterhin ist der NMOS-Transistor
55 mit
einer Source-Elektrode des NMOS-Transistors
53 und dem
Erdungspotential verbunden und ist mit einer Adresse Ar an einer
Gatter-Elektrode davon verbunden. Hier ist die Beziehung zwischen
den Programmadressen und den externen Adressen in den vergleichenden
Vorrichtungen
351 bis
358 wie folgt gegeben:
- A:
vergleichende Vorrichtung, B: Programm-Adresse, C: externe Adresse
-
In 6 wird,
wenn das Schmelzsicherungskasten-Vorladungs-Ladesignal ΦP als das
logisch "niedrige" Signal erzeugt wird,
der PMOS-Transistor 350 auf EIN geschaltet, um dadurch
die Ausgangsleitung vorab aufzuladen. In diesem Zustand vergleicht
jede der vergleichenden Vorrichtungen 351 bis 358 die
Programmadressen ΦF11, ΦF12, ΦF13, ΦF14, ΦF21, ΦF22 und ΦF24 und
die externen Adressen A1 bis A8. Dann wird, wenn irgendeine der
externen Adressen davon, die nicht den Programmadressen entspricht,
angewandt wird, die vorab aufgeladene Ladung auf Erdungspotential
entladen und deshalb wird der Freigabetakt für die redundante Zelle ΦRE als das
logisch "niedrige" Signal erzeugt.
Allerdings wird, wenn alle externen Adressen, die den Programmadressen
entsprechen, angewandt werden, ein Pfad zum Entladen der vorab aufgeladenen
Ladung zu dem Erdungspotential durchtrennt und deshalb wird der
Freigabetakt der redundanten Zelle ΦRE das logisch "hohe" Signal erzeugen.
-
7 zeigt
eine zweite Ausführungsform,
die einen einen Freigabetakt ΦRE
für eine
redundante Zelle erzeugenden Schaltkreis darstellt. Die zweite Ausführungsform,
wie sie in 7 dargestellt ist, wird durch übertragende
bzw. sendende Vorrichtungen 371 bis 378, einen
Inverter 381, ein NAND-Gatter 382 und einen Inverter 383 ausgeführt. Die übertragenden
Vorrichtungen 371 bis 378 übertragen bzw. senden die externen Eingangs-Adressen
A1 bis A8 gemäß dem Zustand
der 8-Bit-Programmadressen ΦF11, ΦF12, ΦF13, ΦF14, ΦF21, ΦF22, ΦF23 und ΦF24. Der
Inverter 381 invertiert ein Signal ΦF31, das bestimmt, ob die redundante Zelle
verwendet wird oder nicht. Das NAND-Gatter 382 empfängt die
Ausgänge
der übertragenden
Vorrichtungen 371 bis 378 und das Signal, das
von dem Inverter 381 ausgegeben ist, um die empfangenen
Ausgänge logisch
mittels NAND zu verknüpfen.
Weiterhin invertiert der Inverter 383 den Ausgang des NAND-Gatters 382, um
dadurch den invertierten Ausgang auszugeben. Hier ist das Signal ΦF31 ein
Ausgang eines Schaltkreises, der in derselben Art und Weise wie
die die Programm-Adresse erzeugende Einheit strukturiert ist, und
bestimmt, ob die redundante Zelle verwendet wird oder nicht, und
zwar in Abhängigkeit
eines Durchtrennens der Schmelzsicherung, die in dem Schaltkreis
enthalten ist. 7 ist durch eine statische Logik
ausgeführt.
In dieser Ausführungsform
ist das Signal ΦF31,
das bestimmt, ob die redundante Zelle verwendet wird oder nicht, zusätzlich benannt,
anstelle einer Verwendung des Vorladungstakts und des Vorladungselements.
-
In 1 besitzt
der Zellenauswahlschatkreis 400 eine Funktion zum Auswählen der
normalen Zellenfeldanordnung 500 oder der redundanten Zellenfeldanordnung 600 gemäß dem logischen
Zustand des Freigabetakts des redundanten Zelle ΦRE. Demgemäß umfaßt der Zellenauswahlschaltkreis 400 Decoder
zum Zugreifen auf die Zelle, eine Einrichtung zum Eingeben/Ausgeben
von Daten zu/von der Zelle und alle Einrichtungen zum Steuern dieser
Decoder und Eingangs/Ausgangseinrichtungen.
-
8 zeigt
ein Zeitabstimmungsdiagramm, das die betriebsmäßigen Charakteristika in dem
Reparaturmodus gemäß der vorliegenden
Erfindung in den 1 bis 7 darstellt.
Um den Reparaturmodus auszuführen,
wird das Reperaturmodus-Auswahlsignal PMi in den Reparaturmodus-Decoder 200 eingegeben, wie
dies bei 911 der 8 dargestellt ist, und das Schmelzsicherungs-Auswahlsignal
PAj wird in den Schmelzsicherungs-Steuerschaltkreis 300 eingegeben,
wie dies bei 912 der 8 dargestellt ist. Und dann
wird der Reparaturmodus-Freigabeschaltkreis 100 so gesteuert,
um den Reparaturmodus fortzuführen. 8 stellt eine
Ausführungsform
dar, bei der der Reparaturmodus unter Verwendung des Hochspannungsignals
PC fortgeführt
wird. In 8 ermittelt, wenn das Hochspannungssignal
PC so eingegeben wird, wie dies bei 913 dargestellt ist, der Reparaturmodus-Freigabeschaltkreis 100,
wie er in 2 dargestellt ist, einen Eingang
des Hochspannungssignals PC, um dadurch den Reparaturmodus-Freigabetakt ΦMI zu erzeugen,
wie dies bei 914 in 8 dargestellt ist. Wenn der
Reparaturmodus-Freigabetakt ΦMi
erzeugt ist, decodiert der Reparaturmodus-Decoder 200,
wie vorstehend erwähnt,
das Reparaturmodus-Auswahlsignal PMi, um dadurch den Reparaturmodus-Bestimmungstakt ΦRMi zu erzeugen,
und in dem Schmelzsicherungs-Steuerschaltkreis 300 treibt
die Programmadressen-Erzeugungseinheit, die so strukturiert ist,
wie dies in 5 dargestellt ist. einen Schaltkreis,
einschließlich
der Schmelzsicherung, entsprechend dem Reparaturmodus-Bestimmungstakt ΦRMi und
des Schmelzsicherungs-Auswahlsignals PAj, um dadurch die Schmelzsicherung
zu durchtrennen. Demgemäß werden,
wenn die Schmelzsicherung durchtrennt worden ist, die defekten Zellenadressen
programmiert.
-
9 zeigt
ein Zeitabstimmungsdiagramm, das ein Betriebsverfahren darstellt,
in dem der Reparaturmodus nach einem Programmieren der defekten
Zellenadressen durch Ausführen
des Reparaturmodus, wie dies vorstehend beschrieben ist, abschließt und der
normale Betriebsmodus ausgeführt
wird. Zuerst wird, wenn der Reihen-Adressen-Strobe RASB freigegeben wird, wie dies
bei 951 der 9 gezeigt ist, ein Bereitschaftszustand
der Zugriffsdaten zu dem Betriebsmodus-Zustand hin geändert. Dann
wird ein Verriegelungs-Initialisierungstakt ΦINIT freigegeben, wie dies
bei 952 der 9 dargestellt ist, und auch
wird der Voraufladungstakt ΦP
freigegeben, wie dies bei 954 der 9 dargestellt
ist. Deshalb bestimmt der Programmadressen-Erzeugungsschaltkreis, wie
er in 5 dargestellt ist, akkurat die Logik gemäß dem Vorhandensein/Nichtvorhandensein
des Programms, wie dies bei 953 der 9 dargestellt
ist, und die den Freigabetakt der redundanten Zelle ΦRE erzeugende
Einheit wird auf den Pegel der Energieversorgungsspannung vorgeladen,
wie dies bei 954 dargestellt ist. Dann vergleicht, wenn die externe
Adresse Ak zu dem den Freigabetakt der redundanten Zelle ΦRE erzeugenden
Schaltkreis eingegeben wird, wie dies bei 955 dargestellt ist, die
den Freigabetakt der redundanten Zelle ΦRE erzeugende Einheit, ob oder
ob nicht die externe Adresse Ak den Programmadressen ΦFij entspricht,
um dadurch den Freigabetakt der redundanten Zelle ΦRE zu erzeugen.
In diesem Fall analysiert der Zellenauswahlschaltkreis 400 die
Logik des Freigabetakts der redundaten Zelle ΦRE. Demzufolge wählt, wenn
der Freigabetakt der redundanten Zelle ΦRE das logisch "niedrige" Signal ist, der
Zellenauswahlschaltkreis 400 die normalen Zellenfeldanordnungen 500 aus,
allerdings wählt
er, wenn der Freigabetakt der redundanten Zelle ΦRE das logisch "hohe" Signal ist, die
redundante Zellenfeldanordnung 600 aus.
-
Wie
vorstehend beschrieben ist, sind in der Halbleiterspeichervorrichtung,
gerade wenn die defekte Zelle über
einen Burn-in-Test, der nach einer Einkapselung usw. durchgeführt wird,
erzeugt wird, Vorteile dahingehend vorhanden, daß die defekte Zelle leicht
repariert und auch die Adresse der defekten Zellen programmiert
werden können,
und zwar ohne Verwendung eines zusätzlichen, externen Stifts,
wenn die defekte Zelle repariert wird. Weiterhin ist ein Vorteil
dahingehend vorhanden, daß,
da der Reparaturmodus frei ausgewählt wird, eine Vielzahl von
Adressen defekter Zellen auch programmiert werden.
