KR100414738B1 - 퓨즈를 이용한 비트라인 센싱 제어 장치 - Google Patents
퓨즈를 이용한 비트라인 센싱 제어 장치 Download PDFInfo
- Publication number
- KR100414738B1 KR100414738B1 KR10-2001-0082252A KR20010082252A KR100414738B1 KR 100414738 B1 KR100414738 B1 KR 100414738B1 KR 20010082252 A KR20010082252 A KR 20010082252A KR 100414738 B1 KR100414738 B1 KR 100414738B1
- Authority
- KR
- South Korea
- Prior art keywords
- fuse
- unit
- sensing
- test mode
- signal
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
- G11C11/4094—Bit-line management or control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4076—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/46—Test trigger logic
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Abstract
본 발명은 퓨즈를 이용한 비트라인 센싱 제어 장치에 관한 것으로서, 디램에서 리드 동작시 비트라인의 센싱 시점을 테스트 모드를 통해 빠르게 한 후, 안정화된 동작을 수행할 경우 퓨즈에 의해 센싱 시점을 고정하여 사용할 수 있도록 하는 퓨즈를 이용한 비트라인 센싱 제어 장치에 관한 것이다. 이를 위해 본 발명은 다수개의 셀과 다수개의 비트라인을 가진 디램의 적절한 비트라인 센싱 시작 시점을 확인하기 위한 방법으로 테스트 모드를 사용하고, 확인 후에는 퓨즈를 이용하여 그 시점을 선택하여 고정시키도록 한다.
Description
본 발명은 퓨즈를 이용한 비트라인 센싱 제어 장치에 관한 것으로서, 디램에서 리드 동작시 비트라인의 센싱 시점을 테스트 모드로 확인한 후 퓨즈에 의해 결정할 수 있도록 하는 퓨즈를 이용한 비트라인 센싱 제어 장치에 관한 것이다.
일반적으로, 디램의 가장 특징적인 동작중 하나가 셀에 저장되어 있던 차지를 비트라인을 통해 읽어낸뒤 이를 센싱하여 사용하는 것이다. 그런데, 이러한 경우 센싱 시점은 충분히 여유를 두게 되는데 디램의 동작 속도가 증가함에 따라 이여유시간이 동작속도의 애로사항이 된다. tRCD란 로오 인에이블 후에 컬럼 인에이블까지의 시간을 말하는데, 이러한 tRCD의 특성이 나빠지게 된다. 즉, 실제 데이타가 얼마나 리드아웃 될 수 있는가에 대한 중요한 파라미터이다.
한편, 종래의 디램에서는 비트라인의 센싱 시점을 결정할 때 시뮬레이션에 의존하여 최대한 안전하게 셀의 차지가 비트라인으로 전달되는 시점을 확인한 후에 마진을 좀 더 주어서 결정하였다. 그런데, 이러한 방식으로 비트라인의 센싱 시점을 결정하게 되면 이 마진 자체가 너무 지나치게 큰 값이 되어서 상술된 tRCD값이 나빠지게 된다. 이 tRCD의 값이 나빠지게 되면, 디램의 동작 속도가 그만큼 비효율적으로 동작하게 되는 셈이 되므로 고속력 구현이 불가능해지는 문제점이 있다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로, 테스트 모드로 적절한 비트라인 센싱 시작 시점을 테스트 한 다음에 퓨즈에 의해 비트라인 센싱 시작 시점을 고정하여 비트라인의 센싱 시점을 앞당김으로써 디램의 고속 동작을 실현할 수 있도록 하는데 그 목적이 있다.
도 1은 본 발명에 따른 퓨즈를 이용한 비트라인 센싱 제어 장치에 관한 회로도.
도 2는 본 발명의 개선된 센싱시점을 나타내는 타이밍도.
〈 도면의 주요 부분에 대한 부호의 설명 〉
100 : 퓨즈부 200 : 테스트 모드부
300 : 선택 제어부 400 : 센싱 제어부
상기한 목적을 달성하기 위한 본 발명의 퓨즈를 이용한 비트라인 센싱 제어 장치는, 퓨즈의 컷팅 상태에 따라 센싱 인에이블 신호를 선택적으로 제어하는 퓨즈부와, 입력 어드레스 및 테스트 모드 진입 여부에 따라 센싱 인에이블 신호를 선택적으로 제어하는 테스트 모드부와, 퓨즈부로부터 인가되는 신호와 테스트 모드부로부터 인가되는 신호를 선택적으로 출력하는 선택 제어부 및 워드라인 제어신호의입력시 센싱 인에이블 신호의 상태에 따라 비트라인의 센싱 시작 시점을 제어하는 센싱 제어부를 구비하고, 센싱 제어부는 테스트 모드부의 동작시 제 1지연경로를 거쳐 비트라인의 센싱 시작 시점을 제어하고, 퓨즈부의 퓨즈 컷팅시 제 2지연경로를 거쳐 비트라인의 센싱 시작 시점을 제어함을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
제 1도는 본 발명에 따른 퓨즈를 이용한 비트라인 센싱 제어 장치에 관한 회로도이다.
도 1을 보면, 본 발명의 퓨즈부(100)는 퓨즈의 컷팅 상태에 따라 센싱 인에이블 신호 Sen_en를 선택적으로 제어하기 위한 퓨즈 컷팅 신호를 출력한다. 테스트 모드부(200)는 어드레스 신호 add<0:1> 및 테스트 모드 인에이블 신호 set, 테스트 모드 리셋 신호 reset에 따라 테스트 모드의 진입 여부를 결정한다. 선택 제어부(300)는 퓨즈부(100)로부터 인가되는 퓨즈 컷팅 신호와 테스트 모드부(200)로부터 인가되는 테스트 모드 진입 신호를 선택적으로 출력한다. 센싱 제어부(400)는 워드라인 제어신호 Wl_st 및 선택 제어부(300)로부터 인가되는 센싱 인에이블 신호 Sen_en에 따라 센싱 제어신호 sen_st의 출력 시점을 제어한다.
상술된 퓨즈부(100)는 전원전압단과 접지전압단 사이에 직렬 연결된 퓨즈 및 캐패시터 C를 구비한다. 인버터 IV1는 퓨즈 및 캐패시터 C의 공통 연결노드로부터 출력되는 신호를 반전하여 출력한다. NMOS트랜지스터 N1은 퓨즈 및 캐패시터 C의 공통 연결노드와 접지전압단 사이에 연결되어 게이트를 통해 인버터 IV1에 의해 반전된 신호를 입력받는다. 인버터 IV2는 인버터 IV1의 출력신호를 반전하여 출력한다.
그리고, 테스트 모드부(200)는 어드레스 add<0>와 어드레스 add<1>를 낸드연산하여 출력하는 낸드게이트 ND1과, 낸드게이트 ND1의 출력신호를 반전하여 출력하는 인버터 IV3을 구비한다. 낸드게이트 ND2는 인버터 IV3의 출력신호와 테스트 모드 인에이블 신호 set를 낸드연산하여 출력한다. 낸드게이트 ND3은 낸드게이트 ND2의 출력신호와 낸드게이트 ND4의 출력신호를 낸드연산하여 출력하고, 낸드게이트 ND4는 낸드게이트 ND3의 출력신호와 테스트 모드 리셋 신호 reset를 낸드연산하여 출력한다.
또한, 선택 제어부(300)는 퓨즈부(100)의 인버터 IV2의 출력신호를 반전하여 출력하는 인버터 IV4를 구비한다. 전송게이트 TG1은 PMOS 게이트를 통해 인버터 IV2로부터 인가되는 신호를 입력받고, NMOS 게이트를 통해 인버터 IV2로부터 인가되는 신호를 입력받아 전원전압을 선택적으로 출력한다. 전송게이트 TG2는 PMOS게이트를 통해 인버터 IV4로부터 인가되는 신호를 입력받고, NMOS게이트를 통해 퓨즈부(100)의 인버터 IV2로부터 인가되는 신호를 입력받아 테스트 모드(200)로부터 인가되는 신호를 선택적으로 출력한다.
센싱 제어부(400)는 선택 제어부(300)로부터 인가되는 센싱 인에이블 신호 Sen_en를 반전하여 출력하는 인버터 IV9를 구비한다. 전송게이트 TG3는 PMOS게이트를 통해 선택 제어부(300)로부터 인가되는 센싱 인에이블 신호 Sen_en신호를 입력받고, NMOS게이트를 통해 인버터 IV9로부터 인가되는 신호를 입력받아 제 1지연부(410)의 출력신호를 선택적으로 출력한다. 전송게이트 TG4는 PMOS게이트를 통해 인버터 IV9로부터 인가되는 신호를 입력받고, NMOS게이트를 통해 선택 제어부(300)로부터 인가되는 센싱 인에이블 신호 Sen_en신호를 입력받아 워드라인 제어신호 Wl_st를 선택적으로 출력한다. 제 2지연부(420)는 전송게이트 TG3,TG4의 출력신호를 지연하여 센싱 제어신호 sen_st를 출력한다. 여기서, 제 1지연부(410)는 직렬연결된 비반전 인버터들 IV5~IV8로 구성되고, 제 2지연부(420)는 직렬 연결된 비반전 인버터들 IV10~IV13로 구성된다.
이러한 구성을 갖는 본 발명의 퓨즈를 이용한 비트라인 센싱 제어 장치에 관한 동작과정을 설명하면 다음과 같다.
먼저, 테스트 모드부(200)를 이용하여 센싱 스타트 시점을 빠르게 변화시켜 본다. 이러한 경우, 퓨즈부(100)의 퓨즈는 컷트하지 않은 상태이고, 퓨즈부(100)는 인버터 IV1, IV2에 의해 하이의 값을 출력한다. 따라서, 선택 제어부(300)의 전송게이트 TG1은 턴오프되고, 전송게이트 TG2가 턴온되어 테스트 모드부(200)의 출력신호에 따라 센싱 제어부(400)를 제어하게 된다.
테스트 모드부(200)는 어드레스 add<0:1>와 테스트 모드 인에이블 신호 set가 동시에 하이가 되는 경우 테스트 모드로 진입한다. 즉, 이 테스트 모드의 진입 여부는 어드레스 add<0:1>에 의해 결정되고, 테스트 모드 리셋 신호 reset가 하이가 되면 테스트 모드에서 빠져나가게 된다.
따라서, 어드레스 테스트 모드부(200)의 출력 신호에 따라 센싱 인에이블 신호 Sen_en가 로우이면, 센싱 제어부(400)의 전송게이트 TG3이 턴온되어 워드라인제어신호 Wl_st가 제 1지연부(410) 및 제 2지연부(420)를 거쳐 센싱 제어신호 sen_st를 출력한다. 따라서, 센싱 스타트 시점이 느리게 되도록 동작시키게 된다.
이어서, 이러한 테스트 모드부(200)를 제어하여 센싱 스타트 시점을 좀더 빠르게 변화시킨다. 이러한 방식으로 테스트 한 후에 디램의 센싱 동작이 제대로 이루어지게 되면, 퓨즈를 컷트하여 비트라인 센싱 시점을 고정하여 사용할 수 있다.
먼저, 퓨즈를 컷트하는 경우에는 퓨즈부(100)는 로우의 값을 출력하여 선택 제어부(300)의 전송게이트 TG2가 턴오프되고, 전송게이트 TG1이 턴온되므로 테스트 모드부(200)와 상관없이 센싱 제어부(400)의 센싱 인에이블 신호 Sen_en가 항상 하이로 인에이블 된다. 이때, 센싱 제어부(400)의 전송게이트 TG3이 턴오프되고, 전송게이트 TG4가 턴온되어 워드라인 제어신호 Wl_st는 제 2지연부(420)만을 거쳐 센싱 제어신호 sen_st를 출력한다. 즉, 비트라인 센싱 스타트 시점이 빠르게 되도록 동작시키는 것이다. 따라서, 비트라인 센싱 시점을 앞당길 수 있고 디램의 속도를 빠르게 동작시킬 수 있도록 한다.
도2는 본 발명에 따른 센싱 스타트 시점의 변화를 나타낸 타이밍도이다.
본 발명은 도 2의 타이밍도에 도시된 바와 같이 워드라인이 열리면, 비트라인 BL과 비트라인바 /BL의 전위차가 발생한다. 그리고, 센싱 제어신호 sen_st에 의해 센싱 시작 시점이 결정되는데, 종래에는 도 2와 같이 비트라인 BL과 비트라인바 /BL의 전위차를 안정화시키기 위해 상당한 시간을 소모하고 있다. 그런데, 이러한 안정화를 위한 소모시간은 각각의 디램마다 달라질 수 있는 값이다. 따라서, 본 발명은 상술된 도1의 회로를 통해 소모시간을 도 2와 같이 줄일 수 있도록 한다.
이상에서 설명한 바와 같이, 본 발명은 테스트 모드로 적절한 비트라인 센싱 시작 시점을 테스트 한 다음에 퓨즈에 의해 비트라인 센싱 시작 시점을 고정하여 비트라인의 센싱 시점을 앞당김으로써 비트라인과 비트라인바이 전위차를 안정화시키기 위해 소모하는 시간을 줄일 수 있도록 하는 효과를 제공한다.
Claims (12)
- 퓨즈의 컷팅 상태에 따라 센싱 인에이블 신호를 선택적으로 제어하는 퓨즈부;입력 어드레스 및 테스트 모드 진입 여부에 따라 상기 센싱 인에이블 신호를 선택적으로 제어하는 테스트 모드부;상기 퓨즈부로부터 인가되는 신호와 상기 테스트 모드부로부터 인가되는 신호를 선택적으로 출력하는 선택 제어부; 및워드라인 제어신호의 입력시 상기 센싱 인에이블 신호의 상태에 따라 비트라인의 센싱 시작 시점을 제어하는 센싱 제어부를 구비하고,상기 센싱 제어부는 상기 테스트 모드부의 동작시 제 1지연경로를 거쳐 상기 비트라인의 센싱 시작 시점을 제어하고, 상기 퓨즈부의 퓨즈 컷팅시 제 2지연경로를 거쳐 상기 비트라인의 센싱 시작 시점을 제어함을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
- 제 1 항에 있어서,상기 테스트 모드부를 통해 상기 제 1지연경로를 테스트 한 후에 상기 퓨즈부의 퓨즈가 컷팅되어 상기 제 2지연경로를 선택함을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
- 제 1 항에 있어서, 상기 퓨즈부는전원전압단과 캐패시터부 사이에 연결된 퓨즈소자;상기 퓨즈소자의 출력단과 접지전압단 사이에 연결된 풀다운부; 및상기 퓨즈소자의 출력신호를 지연하는 인버터부로 구성됨을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
- 제 1 항에 있어서, 상기 테스트 모드부는상기 입력 어드레스와 테스트 모드 인에이블 신호를 논리조합하여 출력하는 논리부; 및상기 논리부의 출력신호와 테스트 모드 리셋 신호를 래치하여 출력하는 낸드형 래치로 구성됨을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
- 제 4 항에 있어서, 상기 논리부는제 1어드레스와 제 2어드레스를 앤드연산하여 출력하는 앤드게이트;상기 앤드게이트의 출력신호 및 상기 테스트 모드 인에이블 신호는 낸드연산하여 출력하는 낸드게이트로 구성됨을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
- 제 1 항에 있어서, 상기 선택 제어부는상기 퓨즈부로부터 인가되는 출력신호에 따라 전원전압을 선택적으로 출력하는 제 1선택수단; 및상기 퓨즈부로부터 인가되는 출력신호에 따라 상기 테스트 모드부로부터 인가되는 신호를 선택적으로 출력하는 제 2선택수단으로 구성됨을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
- 제 6 항에 있어서, 상기 제 1선택수단은PMOS게이트를 통해 상기 퓨즈부의 출력신호가 인가되고, NMOS게이트를 통해 상기 퓨즈부의 출력신호가 반전되어 인가되는 제 1전송게이트로 구성됨을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
- 제 6 항에 있어서, 상기 제 2선택수단은PMOS게이트를 통해 상기 퓨즈부의 출력신호가 반전되어 인가되고, NMOS게이트를 통해 상기 퓨즈부의 출력신호가 인가되는 제 2전송게이트로 구성됨을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
- 제 1 항에 있어서, 상기 센싱 제어부는상기 워드라인 제어신호의 출력을 지연하여 출력하는 제 1지연수단;상기 센싱 인에이블 신호의 상태에 따라 상기 제 1지연수단의 출력신호를 선택적으로 출력하는 제 3선택수단;상기 센싱 인에이블 신호의 상태에 따라 상기 워드라인 제어신호를 선택적으로 출력하는 제 4선택수단; 및상기 제 3선택수단 및 제 4선택수단의 출력을 지연하여 출력하는 제 2지연수단으로 구성됨을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
- 제 9 항에 있어서, 상기 제 3선택수단은PMOS게이트를 통해 상기 센싱 인에이블 신호를 입력받고, NMOS게이트를 통해 반전된 센싱 인에이블 신호를 입력받는 제 3전송게이트로 구성됨을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
- 제 9 항에 있어서, 상기 제 4선택수단은NMOS게이트를 통해 상기 센싱 인에이블 신호를 입력받고, PMOS게이트를 통해 반전된 센싱 인에이블 신호를 입력받는 제 4전송게이트로 구성됨을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
- 제 9 항에 있어서,상기 제 1지연수단 및 제 2지연수단은 직렬 연결된 비반전 인버터들로 구성됨을 특징으로 하는 퓨즈를 이용한 비트라인 센싱 제어 장치.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0082252A KR100414738B1 (ko) | 2001-12-21 | 2001-12-21 | 퓨즈를 이용한 비트라인 센싱 제어 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR10-2001-0082252A KR100414738B1 (ko) | 2001-12-21 | 2001-12-21 | 퓨즈를 이용한 비트라인 센싱 제어 장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20030052360A KR20030052360A (ko) | 2003-06-27 |
| KR100414738B1 true KR100414738B1 (ko) | 2004-01-13 |
Family
ID=29577130
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR10-2001-0082252A KR100414738B1 (ko) | 2001-12-21 | 2001-12-21 | 퓨즈를 이용한 비트라인 센싱 제어 장치 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100414738B1 (ko) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04346000A (ja) * | 1991-05-24 | 1992-12-01 | Samsung Electron Co Ltd | 半導体メモリ装置 |
| JPH08235899A (ja) * | 1994-12-08 | 1996-09-13 | Lg Semicon Co Ltd | 半導体メモリ素子 |
| KR980006386A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 디램 |
| JP2000048589A (ja) * | 1998-07-30 | 2000-02-18 | Oki Micro Design:Kk | 冗長回路 |
| KR20010061508A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 리페어 퓨즈 회로 |
-
2001
- 2001-12-21 KR KR10-2001-0082252A patent/KR100414738B1/ko not_active IP Right Cessation
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04346000A (ja) * | 1991-05-24 | 1992-12-01 | Samsung Electron Co Ltd | 半導体メモリ装置 |
| JPH08235899A (ja) * | 1994-12-08 | 1996-09-13 | Lg Semicon Co Ltd | 半導体メモリ素子 |
| KR980006386A (ko) * | 1996-06-29 | 1998-03-30 | 김주용 | 디램 |
| JP2000048589A (ja) * | 1998-07-30 | 2000-02-18 | Oki Micro Design:Kk | 冗長回路 |
| KR20010061508A (ko) * | 1999-12-28 | 2001-07-07 | 박종섭 | 리페어 퓨즈 회로 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20030052360A (ko) | 2003-06-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1770708B1 (en) | Programmable delay control in a memory | |
| JP2741494B2 (ja) | 半導体メモリ素子 | |
| US8804447B2 (en) | Semiconductor memory device for controlling write recovery time | |
| KR100401506B1 (ko) | 비동기 프리차지 기능을 갖는 싱크로노스 메모리 디바이스 | |
| JP2001101868A (ja) | 半導体記憶装置 | |
| KR100592349B1 (ko) | 반도체 장치, 그 시험 방법 및 반도체 집적 회로 | |
| JP2004227762A (ja) | 不揮発性強誘電体メモリを利用したテストモード制御装置 | |
| KR20150029351A (ko) | 데이터 트레이닝 장치 | |
| JP5101222B2 (ja) | 半導体集積回路装置 | |
| KR100521048B1 (ko) | 슈도 스태틱램의 동작모드 제어방법 및 제어회로, 이를구비한 슈도 스태틱램 및 그의 동작모드 수행방법 | |
| JP2007066503A (ja) | センシングマージン可変回路及びそれを備える半導体メモリ装置 | |
| KR100454145B1 (ko) | 플래쉬 메모리 장치 | |
| KR100682207B1 (ko) | 반도체 메모리 장치의 센스앰프 제어회로 | |
| KR100414738B1 (ko) | 퓨즈를 이용한 비트라인 센싱 제어 장치 | |
| US7596051B2 (en) | Semiconductor memory integrated circuit | |
| US6990027B2 (en) | Semiconductor memory device having access time control circuit | |
| US6728912B2 (en) | SOI cell stability test method | |
| US6459637B1 (en) | Zero margin enable controlling apparatus and method of sense amplifier adapted to semiconductor memory device | |
| JP2012038366A (ja) | カレントミラー型センスアンプ及び半導体記憶装置 | |
| KR100892342B1 (ko) | 안정적 데이터 액세스를 위한 반도체 메모리 장치 | |
| KR20080052811A (ko) | 반도체 메모리 장치의 컬럼 선택신호 생성회로 | |
| KR20040023233A (ko) | 반도체 메모리의 센싱 인에이블 제어장치 | |
| KR20010091110A (ko) | 내부 신호의 셋업/홀드 시간을 용이하게 측정할 수 있는반도체 메모리 장치 | |
| KR20020037977A (ko) | 글로벌 판독 데이터 버스라인 프리챠지회로 | |
| KR20000061689A (ko) | 동기식 디램의 기입 불량 검출을 위한 프리차아지 제어 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20101125 Year of fee payment: 8 |
|
| LAPS | Lapse due to unpaid annual fee |