KR100735672B1 - 리던던트 컬럼이 사용된 반도체 메모리 장치에서의전원전압레벨 저하 방지회로 및 그에 따른 방법 - Google Patents

Abstract

리던던트 컬럼이 사용된 반도체 메모리 장치에서의 전원전압레벨 저하 방지회로 및 그에 따른 방법이 개시되어 있다. 그러한 컬럼 리던던트 스킴을 채용한 반도체 메모리 장치는, 결함난 메모리 셀들과 연결된 비트라인 페어에서 셀 전류의 소모에 의한 전원전압레벨 저하를 방지하기 위해, 전원공급라인과 상기 비트라인 페어사이에 연결된 퓨즈회로가 끊어진 경우에도, 상기 비트라인 페어에 일정 타임구간동안 상기 전원공급라인의 전원전압을 공급하기 위한 전원전압레벨 저하 방지회로를 구비함을 특징으로 한다.

반도체 메모리 장치, 리던던트 컬럼, 전원전압레벨 저하, 셀 전류패스

Description

리던던트 컬럼이 사용된 반도체 메모리 장치에서의 전원전압레벨 저하 방지회로 및 그에 따른 방법{circuit for preventing drop of cell power supplying voltage level in semiconductor memory device with redundant column scheme and method therefore}

도 1은 통상적인 컬럼 리던던트 스킴을 가지는 반도체 메모리 장치의 프리차아지 관련부분의 블록도

도 2는 본 발명에 따른 전원전압레벨 저하 방지회로를 가지는 반도체 메모리 장치의 프리차아지 관련부분의 블록도

도 3은 도 2중 구동신호 발생부 및 스위치부의 일 구성 예들을 보인 상세도

본 발명은 반도체 집적회로에 관한 것으로, 특히 리던던트 컬럼이 사용된 반도체 메모리 장치에서의 셀 전원전압레벨 저하 방지에 관한 것이다.

통상적으로, 저전력 스태이틱 랜덤 억세스 메모리(SRAM)에서는 컬럼(column) 방향으로 메모리 셀 어레이내의 메모리 셀들에 물리적인 결함이 발생한 경우, 해당 컬럼을 구동시키는 프리디코더의 디코딩 경로를 차단하고 미리 준비된 여분의 컬럼 메모리 셀 어레이의 메모리 셀들을 선택하는 리던던트 프리디코더를 이용하는 컬럼 리던던트 스킴을 채용함으로써 칩 전체가 정상적인 메모리 동작을 가능하도록 한다.

컬럼 방향으로의 물리적인 결함 또는 에러는 대체로 메모리 셀의 비트 라인과 메모리 셀의 접지 라인사이의 미약한 단락 현상에 의해서 발생된다. 따라서 컬럼 메모리 셀 어레이상의 에러 발생시 해당 메모리 셀들을 컬럼 방향으로 구동시키는 프리디코더를 사용불가로 만드는 것 외에, 해당 비트라인을 프리차아지하는 프리차아지 트랜지스터의 동작을 무효화하기 위해 프리차아지 회로의 입력단에 연결되는 전원 라인을 끊는다. 이 경우에, 비트 라인은 메모리 셀 외에 다른 어느 곳에도 연결되어 있지 않아 외부의 전원공급이 없는 상태이며, 비트라인이 접지라인에 단락되어 있을 가능성이 크다. 따라서 워드라인이 구동이 되면 메모리 셀의 전원 라인의 전류가 셀의 전원 전압과 비트 라인간의 높은 전압차에 의해 메모리 셀을 구성하는 풀업 트랜지스터와 패스 게이트를 거쳐 비트 라인으로 급격하게 흐르게 된다. 이러한 현상으로 셀의 전원라인의 전압은 급격히 저하되며, 이로 인해 메모리 셀 동작상의 에러를 유발할 수 있다.

이러한 것을 통상적인 컬럼 리던던트 스킴을 가지는 반도체 메모리 장치의 프리차아지 관련부분의 블록을 나타낸 도 1을 참조하여 설명한다. 도 1에서, 퓨즈회로(2)가 절단되지 아니한 경우에 전원공급전압(VPower)은 비트라인 페어(pair)를 각기 프리차아지 하기 위한 프리차아지 회로(4,5)에 인가된다. 만약, 비트라인 페어(BL,BLb)중의 하나가 접지라인에 단락되어 있거나 컬럼 단위로 배열된 메모리 셀들(10,11)중의 적어도 하나가 결함난 경우에 상기 컬럼은 리던던시 컬럼으로 대치된다. 즉, 제조공정에서 미리 제조된 여분의 메모리 셀들이 상기 메모리 셀들(10,11)대신에 정상적인 메모리 셀들로서 동작하고 그에 연결된 비트라인 페어도 컬럼 리던던트 비트라인 페어로 대치된다. 이와 같이, 어떤 특정한 컬럼이 에러를 가지고 있어 여분의 리던던트 컬럼으로 대치될 경우, 해당 컬럼의 프리차아지 회로들(4,5)에 인가되는 전원공급전압도 차단하여야 한다. 따라서, 퓨즈회로(2)내의 해당 퓨즈는 레이저 또는 고전류 인가에 의해 커팅된다. 상기 퓨즈회로(2)의 절단에 의해 상기 프리차아지 회로들(4,5)은 동작을 하지 못하므로 상기 비트라인 페어에는 전원공급전압이 인가되지 않는 상태가 된다. 또한, 컬럼성 에러의 대부분은 비트라인과 메모리 셀의 접지라인과의 미약한 단락을 이루며 발생되므로 상기 비트 라인 페어의 전위는 거의 접지레벨에 가깝게 된다.

그러나, 메모리 셀의 억세스 동작, 예컨대 리드동작 시 상기 에러가 발생된 칼럼의 메모리 셀의 워드라인에도 워드라인 부스팅 전압이 정상적으로 인가되기 때문에, 해당 워드라인이 부스팅 전압으로 구동되면 에러있는 컬럼내의 메모리 셀도 정상적으로 읽기 동작을 수행하는 조건이 된다. 이 경우에 에러있는 해당 비트라인은 전하가 매우 부족한 상태이므로 전위가 아주 낮은 레벨이다. 따라서, 결함 메모리 셀에 저장되어 있던 전하들이 전위 차에 의해 비트라인으로 빠져나가 각 셀 노드들은 논리레벨 "LOW"에 가까운 상태를 이루게 된다. 이런 현상으로 메모리 셀을 이루고 있는 두 개의 인버터는 모두 풀업 트랜지스터를 열게 되므로, 메모리 셀의 풀업 트랜지스터와 게이트를 통해 메모리 셀의 전원라인(VCC)에서 비트라인으로 전류가 급격하게 흐르게 된다. 또한 인버터 내부에서 풀업과 풀다운 트랜지스터가 메타스테이블 상태에 진입하게 되므로 인버터 내부로의 DC전류가 일부 흐르게 된다. 이와 같은 현상이 메모리 셀 전원의 전위를 낮추는 원인이 된다.

상기한 바와 같이 종래에는 특정한 컬럼이 결함 또는 에러있는 경우 퓨즈회로를 커팅하고 장치를 구동시에 셀 전류가 비트라인으로 흐를 수 있는 전류패스에 기인하여 셀 전원전압의 저하가 발생되는 문제점이 있어왔다. 이에 따라 반도체 메모리 장치의 동작 퍼포먼스의 신뢰성이 떨어진다.

따라서, 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 반도체 메모리 장치의 전원전압 레벨 저하 방지회로 및 방법을 제공함에 있다.

본 발명의 다른 목적은 셀 전류가 비트라인으로 흐를 수 있는 전류패스를 차단할 수 있는 리던던트 컬럼이 사용된 반도체 메모리 장치에서의 전원전압레벨 저하 방지회로 및 그에 따른 방법을 제공함에 있다.

본 발명의 또 다른 목적은 메모리 셀 전류가 비트라인으로 흐르는 것을 방지할 수 있는 셀 전원공급전압 저하 방지회로 및 저하 방지방법을 제공함에 있다.

상기한 목적들을 달성하기 위한 본 발명의 양상(aspect)에 따라, 컬럼 리던던트 스킴을 채용한 반도체 메모리 장치는: 결함난 메모리 셀들과 연결된 비트라인 페어에서 셀 전류의 소모에 의한 전원전압레벨 저하를 방지하기 위해, 전원공급라인과 상기 비트라인 페어사이에 연결된 퓨즈회로가 끊어진 경우에도, 상기 비트라인 페어에 일정 타임구간동안 상기 전원공급라인의 전원전압을 공급하기 위한 전원전압레벨 저하 방지회로를 구비함을 특징으로 한다.

본 발명의 다른 양상에 따라, 비트라인 페어를 프리차아지 하는 프리차아지 회로로 전원전압을 공급하기 위한 전원공급라인과 상기 프리차아지 회로의 입력단 사이에 연결된 리던던트 동작용 퓨즈회로를 구비하며, 컬럼 리던던트 스킴을 채용하는 반도체 메모리 장치에서의 전원전압레벨 저하 방지방법은: 신호천이에 응답하여 상기 비트라인 페어에 연결된 메모리 셀들의 워드라인이 구동되기 전에 구동펄스를 생성하는 단계와; 상기 퓨즈회로가 커팅된 경우에도 상기 메모리 셀들의 전류가 상기 비트라인 페어로 흐를 수 있는 전류패스를 차단하기 위해, 상기 구동펄스의 타임구간동안 상기 비트라인 페어에 상기 전원공급라인의 전원전압을 인가하는 단계를 가짐을 특징으로 한다.

상기한 본 발명의 장치적 방법적 구성에 따르면, 셀전류가 비트라인으로 흐를 수 있는 전류패스를 원천적으로 차단하여 셀 전원전압의 저하를 방지할 수 있으며, 장치의 동작 퍼포먼스를 신뢰성 있게 구현 할 수 있다.

이하에서는 본 발명에 따른 바람직한 실시 예가 첨부된 도면들을 참조하여 설명된다.

먼저, 저전력 SRAM에서 컬럼 리던던트 리페어시 불필요한 전력의 낭비를 막기 위해 에러가 발생된 컬럼 셀 어레이의 비트 라인에 인가되는 전원을 물리적으로 끊게 된다. 이런 경우 별도의 외부 전원 공급이 없는 비트 라인으로 셀 전류의 급격한 유입으로 전원 전압의 저하가 발생한다. 본 발명에서는 그러한 문제를 해결하기 위해, 도 2와 같은 구성을 가짐에 의해, 워드라인을 구동하기 전 짧은 시간 동안 비트라인 페어의 전위를 상승시켜 메모리 셀의 전원전위와 비트 라인간의 전위차를 줄임으로써, 메모리 셀에서 전류가 비트라인으로 과도하게 빠지지 않게 하여 메모리 셀의 전원전압의 레벨 저하를 방지한다.

도 2를 참조하면, 본 발명에 따른 전원전압레벨 저하 방지회로를 가지는 반도체 메모리 장치의 프리차아지 관련부분의 블록도가 도시된다. 도면에서, 상기 전원전압레벨 저하 방지회로는 구동신호 발생부(20)와 스위치부(25)를 포함한다. 도 2의 반도체 메모리 장치는 컬럼 리던던트 스킴의 구현을 위해 비트라인 페어(BL,BLb)를 프리차아지 하는 프리차아지 회로(4,5)로 전원전압을 공급하기 위한 전원공급라인(VPower)과 상기 프리차아지 회로(4,5)의 입력단 사이에 연결된 리던던트 동작용 퓨즈회로(2)를 구비하고 있다. 도면에서, 비록 하나의 컬럼이 도시되어 있지만 이는 설명의 편의를 위한 것일 뿐, 실제로는 다수의 컬럼이 반도체 메모리 장치내에 존재한다.

상기 스위치부(25)는 상기 전원공급라인(VPower)과 상기 프리차아지 회로(4,5)의 입력단사이에 상기 퓨즈회로(2)와 병렬로 접속되어, 상기 퓨즈회로(2)가 커팅된 경우에 인가되는 구동신호에 응답하여 상기 비트라인 페어(BL,BLb)에 전 원공급라인의 전원전압이 일정타임 구간동안 인가되도록 한다. 상기 구동신호 발생부(20)는 상기 비트라인 페어에 연결된 메모리 셀들의 워드라인이 구동되기 전에 상기 스위치부(25)에 상기 구동신호를 인가한다.

상기 구동신호 발생부(20) 및 상기 스위치부(25)의 일 구현 예는 도 3에 나타나 있다. 도 3을 참조하면, 상기 구동신호 발생부(20)는 어드레스, 데이터, 또는 컨트롤 신호의 천이를 감지하여 일정 타임구간의 인에이블 펄스를 발생하는 신호천이 감지회로일 수 있다. 예를 들어, 상기 구동신호 발생부(20)가 어드레스 신호의 천이를 감지하여 ATD(Address Transfer Detect)펄스를 생성하는 회로인 경우에, 어드레스 신호의 천이를 감지하여 ATD 펄스를 발생하는 ATD 펄스 발생부(21)와, 상기 ATD 펄스 발생부(21)의 펄스를 일정시간 동안 지연하기 위한 딜레이 체인(22)과, 상기 ATD 펄스 발생부(21)의 펄스와 상기 딜레이 체인(22)의 지연된 펄스를 합산하여 확장된 최종펄스를 생성하는 펄스 확장부(23)로 구성된다. 한편, 상기 스위치부(25)는 상기 구동신호를 게이트로 수신하고 드레인-소오스 채널이 상기 전원공급라인(VPower)과 상기 프리차아지 회로(4,5)의 입력단 사이에 연결된 피채널 모오스 트랜지스터(P1)로 구성될 수 있다.

상기한 구성의 도 2의 장치는 퓨즈회로(2)가 커팅된 경우에, 에러있는 컬럼의 메모리 셀들의 억세스 트랜지스터들과 연결된 워드라인이 구동되기 전에 전원공급라인(VPower)의 전원전압을 스위치부(25)를 통해 비트라인 페어(BL,BLb)로 인가하는 동작을 갖는다. 이에 따라 워드라인 구동 이전에 비트라인의 전위를 상승시킴으로써 메모리 셀의 풀업 트랜지스터를 통해 메모리 셀 전원라인(VCC)에서 비트라 인으로 흐르는 전류는 전원라인과 비트라인간의 전위차가 줄어드는 만큼 감소한다.

결국, 본 발명에서는 워드라인 구동전에 비트라인에 전류를 충전시켜 비트 라인의 전압을 상승시켜, 셀의 전원전압과 비트라인의 전압 차를 최대로 줄임에 의해 셀 전류가 비트라인으로 유입되는 것을 방지 또는 최소화한다. 그럼에 의해, 셀의 전원전압의 저하 현상이 개선되어 다양한 전압에서의 동작이 가능해지며, 그에 따라 수율 향상이 도모된다.

상기한 바와 같이, 본 발명을 구체적인 실시예에 대해서만 상세히 설명하였지만 본 발명의 기술적 사상의 범위 내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 본 발명의 특허청구범위에 속한다 할 것이다. 예를 들어, 스위치부의 전원공급전압이 프리차아지 회로를 통해 비트라인 페어에 인가되는 것으로 설명되었으나, 비트라인 페어에 직접적으로 인가될 수 있으며, 상기 구동신호 발생부 및 스위치부의 세부적 구성이나 타의 회로구성을 사안에 따라 등가적 소자들로 대치할 수 있음은 물론이다.

상기한 본 발명에 따르면, 셀전류가 비트라인으로 흐를 수 있는 전류패스를 원천적으로 차단하거나 패싱되는 전류량을 최소화하여 셀 전원전압의 저하를 방지할 수 있는 효과가 있다. 그럼에 의해 반도체 메모리 장치의 동작 퍼포먼스를 신뢰성 있게 구현 할 수 있다.

Claims (7)

1. 비트라인 페어를 프리차아지 하는 프리차아지 회로로 전원전압을 공급하기 위한 전원공급라인과 상기 프리차아지 회로의 입력단 사이에 연결된 리던던트 동작용 퓨즈회로를 구비한 반도체 메모리 장치에 있어서:

   상기 전원공급라인과 상기 프리차아지 회로의 입력단사이에 상기 퓨즈회로와 병렬로 접속되어, 상기 퓨즈회로가 커팅된 경우에 인가되는 구동신호에 응답하여 상기 비트라인 페어에 상기 전원공급라인의 전원전압이 일정타임 구간동안 인가되도록 하는 스위치부와;

   상기 비트라인 페어에 연결된 메모리 셀들의 워드라인이 구동되기 전에 상기 스위치부에 상기 구동신호를 인가하는 구동신호 발생부를 가짐을 특징으로 하는 전원전압레벨 저하 방지회로.
2. 제1항에 있어서, 상기 스위치부는 상기 구동신호를 게이트로 수신하고 드레인-소오스 채널이 상기 전원공급라인과 상기 프리차아지 회로의 입력단 사이에 연결된 모오스 트랜지스터로 구성됨을 특징으로 하는 전원전압레벨 저하 방지회로.
3. 제1항에 있어서, 상기 구동신호 발생부는 어드레스, 데이터, 또는 컨트롤 신 호의 천이를 감지하여 일정 타임구간의 인에이블 펄스를 발생하는 신호천이 감지회로임을 특징으로 하는 전원전압레벨 저하 방지회로.
4. 제1항에 있어서, 상기 구동신호 발생부는 어드레스 신호의 천이를 감지하여 ATD 펄스를 발생하는 ATD 펄스 발생부임을 특징으로 하는 전원전압레벨 저하 방지회로.
5. 컬럼 리던던트 스킴을 채용한 반도체 메모리 장치에 있어서:

   결함난 메모리 셀들과 연결된 비트라인 페어에서 셀 전류의 소모에 의한 전원전압레벨 저하를 방지하기 위해, 전원공급라인과 상기 비트라인 페어사이에 연결된 퓨즈회로가 끊어진 경우에도, 상기 비트라인 페어에 연결된 메모리 셀들의 워드라인이 구동되기 전 일정 타임구간동안 상기 비트라인 페어에 상기 전원공급라인의 전원전압을 공급하기 위한 전원전압레벨 저하 방지회로를 구비함을 특징으로 하는 장치.
6. 제5항에 있어서, 상기 전원전압레벨 저하 방지회로는,

   상기 전원공급라인과 상기 프리차아지 회로의 입력단사이에 상기 퓨즈회로와 병렬로 접속되어, 상기 퓨즈회로가 커팅된 경우에 인가되는 구동신호에 응답하여 상기 비트라인 페어에 상기 전원공급라인의 전원전압이 일정타임 구간동안 인가되도록 하는 스위치부와;

   상기 비트라인 페어에 연결된 메모리 셀들의 워드라인중의 적어도 하나가 부스팅되기 전에 상기 스위치부에 상기 구동신호를 인가하기 위해 어드레스 신호의 천이를 감지하여 발생시킨 펄스를 상기 구동신호로서 발생하는 어드레스 천이 감지펄스 발생부로 구성됨을 특징으로 하는 장치.
7. 비트라인 페어를 프리차아지 하는 프리차아지 회로로 전원전압을 공급하기 위한 전원공급라인과 상기 프리차아지 회로의 입력단 사이에 연결된 리던던트 동작용 퓨즈회로를 구비하며, 컬럼 리던던트 스킴을 채용하는 반도체 메모리 장치에서의 전원전압레벨 저하 방지방법에 있어서:

   어드레스 신호의 천이에 응답하여 상기 비트라인 페어에 연결된 메모리 셀들의 워드라인이 구동되기 전에 구동펄스를 생성하는 단계와;

   상기 퓨즈회로가 커팅된 경우에도 상기 메모리 셀들의 전류가 상기 비트라인 페어로 흐를 수 있는 전류패스를 차단하기 위해, 상기 구동펄스의 타임구간동안 상기 비트라인 페어에 상기 전원공급라인의 전원전압을 인가하는 단계를 가짐을 특징으로 하는 방법.

Images