CN116453965A

CN116453965A - 半导体电路以及半导体元件

Info

Publication number: CN116453965A
Application number: CN202211273711.7A
Authority: CN
Inventors: 杨吴德
Original assignee: Nanya Technology Corp
Current assignee: Nanya Technology Corp
Priority date: 2022-01-04
Filing date: 2022-10-18
Publication date: 2023-07-18
Also published as: US11756641B2; US20230215507A1

Abstract

本公开提供一种确定一熔丝元件的状态的半导体电路以及半导体元件。该半导体电路具有一可经配置的参考电阻器单元，该可经配置的参考电阻器单元具有一第一端子以及一第二端子，该第一端子接收一第一电源信号，该第二端子电性耦接到该熔丝元件。该半导体电路亦具有一闩锁电路，用于读取一第一节点的一第一状态信号，该第一节点位在该可经配置的参考电阻器单元与该熔丝元件之间。该可经配置的参考电阻器单元具有一第一电阻器、一第一晶体管以及一第一可经配置单元，该第一晶体管与该第一电阻器并联，该可经配置单元连接到该第一晶体管的一栅极。该第一可经配置单元经配置以产生一第一可经配置信号，以提供到该第一晶体管的该栅极。

Description

半导体电路以及半导体元件

技术领域

本申请案主张美国第17/568,052及17/568,100号专利申请案的优先权(即优先权日为“2022年1月4日”)，其内容以全文引用的方式并入本文中。

本公开关于一种确定一熔丝元件的状态的半导体电路以及半导体元件。特别是有关于一种半导体电路，该半导体电路具有一单次可编程元件以及一可经配置的参考电阻器，用以确定在一存储器元件中的一熔丝元件的状态。

背景技术

熔丝以及电子熔丝通常使用在多个存储器元件中，以将一冗余存储器胞转换成一正常存储器胞。使用一测试电路来判断该熔丝的状态(即该熔丝是否熔断)，以便可以将对应的存储器胞辨别为一正常存储器胞或是一冗余存储器胞。随着技术的发展，多个存储器元件的尺寸减小，并且由于制程变化，使得该熔丝的电阻有时可能无法满足期望的数值。结果，可能无法正确辨别该熔丝的状态。

在目前的实施中，无法满足期望熔丝电阻值的问题可以借由修改在该等存储器元件的一参考电阻器来解决。然而，修改该等存储器元件中的一参考电阻器会导致整个制造过程重新开始，而整个制造过程的重新开始则需要额外的光罩，这不可避免地会增加时间与成本的要求。

上文的“先前技术”说明仅提供背景技术，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

发明内容

本公开的一实施例提供一种半导体元件，用以确定一存储器元件的一熔丝元件的状态。该半导体电路包括一可经配置的参考电阻器单元，具有一第一端子以及一第二端子，该第一端子接收一第一电源信号，该第二端子经配置以电性耦接该熔丝元件。此外，该半导体电路亦包括一第一闩锁电路，经配置以读取一第一节点的一第一状态信号，而该第一节点位在该可经配置的参考电阻器单元与该熔丝元件之间。该可经配置的参考电阻器单元包括一第一电阻器；一第一晶体管，与该第一电阻器并联；以及一第一可经配置的单元，连接到该第一晶体管的一栅极。该第一可经配置的单元经配置以产生一第一可经配置的信号，进而提供到该该第一晶体管的该栅极。

本公开的另一实施例提供一种半导体元件，用以确定一存储器元件的一熔丝元件的状态。该半导体元件包括一可经配置的参考电阻器单元，具有一第一端子以及一第二端子，该第一端子接收一第一电源信号，该第二端子经配置以与该熔丝元件电性耦接。该可经配置的参考电阻器单元包括一第一电阻器；一第一晶体管，与该第一电阻器串联；以及一第一可经配置的单元，连接到该第一晶体管的一栅极。该第一可经配置的单元经配置以产生一第一可经配置的信号，进而提供到该第一晶体管的该栅极。

本公开的另一实施例提供一种确定一存储器元件的一熔丝元件的状态的方法。该方法包括提供该存储器元件，该存储器元件具有一第一端子以及一第二端子；以及施加一第一电源信号在该存储器元件的该第一端子上。该存储器元件包括一可经配置的参考电阻器单元，电性耦接到该熔丝元件。该方法亦包括在该存储器元件的该第二端子处获得响应该第一电源信号的一评估信号；以及辨别该评估信号以确定该存储器元件否为冗余(redundant)。该可经配置的参考电阻器单元包括一第一电阻器；一第一晶体管，与该第一电阻器并联；以及一第一可经配置的单元，连接到该第一晶体管的一栅极。该第一可经配置的单元经配置以产一第一可经配置的信号，进而导通该第一晶体管。

该可经配置的电阻器单元以一可变电阻呈现。该可变电阻可依据该等制程变化所引起的该熔丝元件的电阻变化而进行调整。依据相对应的该熔丝元件的实际电阻值，该可经配置的参考电阻器的该电阻值可在该元件制造完成后进行修改。因此，增加本公开的灵活性。此外，该可经配置的参考电阻器单元是借由编程该OTP元件(例如反熔丝)来进行调整，这样可以减少编程期间对相邻区域的影响。具有该灵活性电阻器的该元件则无需为该参考电阻器添加额外的光罩，以缩短了生产时间。

上文已相当广泛地概述本公开的技术特征及优点，而使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求书标的的其它技术特征及优点将描述于下文。本公开所属技术领域中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属技术领域中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求书所界定的本公开的精神和范围。

附图说明

参阅实施方式与权利要求书合并考量图式时，可得以更全面了解本申请案的揭示内容，图式中相同的元件符号指相同的元件。

图1是结构示意图，例示本公开一些实施例的用于测试多个半导体元件的系统。

图2是结构示意图，例示本公开一些实施例的半导体元件。

图2A是结构示意图，例示本公开一些实施例的半导体元件。

图2B是结构示意图，例示本公开一些实施例的半导体元件。

图2C是等效电路示意图，例示本公开一些实施的如图2B所示的半导体元件的一部分。

图3是方框示意图，例示本公开一些实施例的可经配置的参考电阻器单元。

图3A是方框示意图，例示本公开一些实施例的如图3所示的状态设定电路。

图3B是等效电路示意图，例示本公开一些实施的如图3所示的可经配置的参考电阻器单元的一部分。

图4是方框示意图，例示本公开一些实施例的可经配置的参考电阻器单元。

图4A是例示架构示意图，例示本公开一些实施例的可经配置的参考电阻器单元。

图4B是例示架构示意图，例示本公开一些实施例的可经配置的参考电阻器单元。

图4C是例示架构示意图，例示本公开一些实施例的可经配置的参考电阻器单元。

图5是方框示意图，例示本公开一些实施例的可经配置的参考电阻器单元。

图6是方框示意图，例示本公开一些实施例的可经配置的参考电阻器单元。

图6A是例示架构示意图，例示本公开一些实施例的可经配置的参考电阻器单元。

图7是流程示意图，例示本公开一些实施例用于确定熔丝元件的状态的方法。

其中，附图标记说明如下：

10：系统

11：半导体元件

12：信号产生器

13：监视器

14：耦合器

15：探针

100：半导体元件

100C：等效电路

101：熔丝元件

105：可经配置的参考电阻器单元

105A：可经配置的参考电阻器单元

105A’：等效电路

105B：可经配置的参考电阻器单元

105-1：端子

105-2：端子

110：评估单元

111A：导电路径

111B：导电路径

120：状态设定单元

122：导电接触点

130：闩锁电路

131：反相器

132：反相器

300：可经配置的单元

310：编程电路

310a：编程电路

322：导电接触点

330：闩锁电路

331：反相器

332：反相器

405：可经配置的参考电阻器单元

405a：可经配置的参考电阻器单元

405b：可经配置的参考电阻器单元

405c：可经配置的参考电阻器单元

422：导电接触点

431：闩锁电路

432：闩锁电路

433：闩锁电路

434：闩锁电路

500：可经配置的单元

522：导电接触点

530：闩锁电路

605：可经配置的参考电阻器单元

605a：可经配置的参考电阻器单元

621：导电接触点

622：导电接触点

623：导电接触点

624：导电接触点

631：闩锁电路

632：闩锁电路

633：闩锁电路

634：闩锁电路

700：方法

701：步骤

702：步骤

703：步骤

704：步骤

705：步骤

706：步骤

AS1：单次可编程元件

AS2：单次可编程元件

AS3：单次可编程元件

AS4：单次可编程元件

G：节点

IN_1：输入端子

IN_2：输入端子

M：信号

N：可经配置的信号

OUT_1：输出端子

OUT_2：输出端子

P0：控制信号

P1：控制信号

P2：控制信号

P3：控制信号

P4：控制信号

R1：电阻器

R1a：参考电阻器

R2：电阻器

R2a：参考电阻器

R3：电阻器

R3a：参考电阻器

R4：电阻器

R4a：参考电阻器

RF：电阻器

RR：电阻器

T1：晶体管

T2：晶体管

T3：晶体管

T4：晶体管

T5：晶体管

T6：晶体管

T7：晶体管

T8：晶体管

T9：晶体管

T10：晶体管

T11：晶体管

T12：晶体管

T13：晶体管

T14：晶体管

T15：晶体管

T16：晶体管

T17：晶体管

T18：晶体管

T19：晶体管

T20：晶体管

T21：晶体管

T22：晶体管

T23：晶体管

T24：晶体管

TA：切换电路

TB：切换电路

TC：切换电路

TD：切换电路

TE：切换电路

VB：状态设定信号

VDD：电源信号

VE：导电端子

VSS：接地端子

W：节点

X：信号

Y：信号

具体实施方式

以下描述了组件和配置的具体范例，以简化本公开的实施例。当然，这些实施例仅用以例示，并非意图限制本公开的范围。举例而言，在叙述中第一部件形成于第二部件之上，可能包含形成第一和第二部件直接接触的实施例，也可能包含额外的部件形成于第一和第二部件之间，使得第一和第二部件不会直接接触的实施例。另外，本公开的实施例可能在许多范例中重复参照标号及/或字母。这些重复的目的是为了简化和清楚，除非内文中特别说明，其本身并非代表各种实施例及/或所讨论的配置之间有特定的关系。

应当理解，当形成一个部件在另一个部件之上(on)、与另一个部件相连(connected to)、及/或与另一个部件耦合(coupled to)，其可能包含形成这些部件直接接触的实施例，并且也可能包含形成额外的部件介于这些部件之间，使得这些部件不会直接接触的实施例。

应当理解，尽管这里可以使用术语第一，第二，第三等来描述各种元件、部件、区域、层或区段(sections)，但是这些元件、部件、区域、层或区段不受这些术语的限制。相反，这些术语仅用于将一个元件、组件、区域、层或区段与另一个区域、层或区段所区分开。因此，在不脱离本发明进步性构思的教导的情况下，下列所讨论的第一元件、组件、区域、层或区段可以被称为第二元件、组件、区域、层或区段。

本文中使用的术语仅是为了实现描述特定实施例的目的，而非意欲限制本发明。如本文中所使用，单数形式“一(a)”、“一(an)”，及“该(the)”意欲亦包括复数形式，除非上下文中另作明确指示。将进一步理解，当术语“包括(comprises)”及/或“包括(comprising)”用于本说明书中时，该等术语规定所陈述的特征、整数、步骤、操作、元件，及/或组件的存在，但不排除存在或增添一或更多个其他特征、整数、步骤、操作、元件、组件，及/或上述各者的群组。

应当理解，在本公开的描述中，使用的术语“大约”(about)改变本公开的成分、组成或反应物的数量，意指例如借由用于制备浓缩物或溶液的典型测量以及液体处理程序而可能发生的数量变化。再者，在测量程序中的疏忽错误、用于制造组合物或实施方法的成分的制造、来源或纯度的差异等可能会导致变化。在一方面，术语“大约”(about)是指在报告数值的10％以内。在另一个方面，术语“大约”(about)是指在报告数值的5％以内。进而，在另一方面，术语“大约”(about)是指在所报告数值的10、9、8、7、6、5、4、3、2或1％以内。

图1是结构示意图，例示本公开一些实施例的用于测试多个半导体元件的系统10。

依据图1，系统10经配置以监控一半导体元件11。在一实施例中，系统10经配置以测试半导体元件11。半导体元件可为存储器、存储器元件、存储器晶粒或是存储器芯片。在一些实施例中，半导体元件11可包括一或多个存储器胞。在制造之后可测试半导体元件11，然后进行运送。

在一些实施例中，系统10可构成测试设备。系统10可包括硬件以及软件元件，其提供一适合选择以及功能的测试环境。在一些实施例中，系统10可包括一信号产生器12、一监视器13以及一耦合器14。

信号产生器12经配置以产生一测试信号。在一些实施例中，信号产生器12可提供一电源信号。应当理解，还可提供其他电子信号到半导体元件11，该等其他电子信号例如多个数据信号与多个电源信号。

监视器13经配置以确定半导体元件11的一状态。监视器13可经配置以确定半导体元件11的一元件的一状态。可借由监视器13识别多个响应信号以确定半导体元件11的一元件(例如一存储器胞)是否为一正常元件或是一冗余元件。

耦合器14经配置以将信号产生器12耦接到半导体元件11。在一些实施例中，耦合器14可借由一或多个探针15而耦接到半导体元件11。该等探针15可为一探针头或是探针封装的一部分(图未示)。该等探针15可电性耦接设置在半导体元件11上的多个测试导电接触点(多个焊垫)及/或多个接合垫。该等测试导电垫及/或接合垫提供到半导体元件11的一内连接结构(例如布线)的多个电性连接。举例来说，一些探针可耦接到该等焊垫，而该等焊垫与半导体元件11的一电源供应端子(例如VDD)以及一接地端子(例如VSS)相关联。其他探针可耦接到该等焊垫，而该等焊垫则与半导体元件11的输入/输出(I/O)端子(例如多个数据信号)相关联。如此，系统10可操作而施加多个电子信号到半导体元件11，且在测试期间获得来自半导体元件11的其他响应信号。

图2是结构示意图，例示本公开一些实施例的半导体元件100。半导体元件100可为存储器、存储器元件、存储器晶粒或是存储器芯片。半导体元件100可为存储器、存储器元件、存储器晶粒或是存储器芯片的一部分。举例来说，存储器可为一动态随机存取存储器(DRAM)。在一些实施例中，DRAM可为一双数据率第四代(DDR4)DRAM。在一些实施例中，存储器包括一或多个存储器胞(或是存储器位元、存储器区块)。在一些实施例中，存储器胞包括一熔丝元件。

半导体元件100可包括一熔丝元件101、一评估单元110以及一状态设定单元120。在一些实施例中，评估单元110可包括一可经配置的参考电阻器单元105、切换电路TD与TE以及一闩锁电路130。在一些实施例中，熔丝元件101与切换电路TD、TE可当作评估单元110的一部分。在一些实施例中，状态设定单元120可包括熔丝元件101、一导电接触点122以及两个切换电路TB与TC。

请参考图2，可经配置的参考电阻器单元105具有一端子105-1，经配置以接收一电源信号VDD。可经配置的参考电阻器单元105具有一端子105-2，经配置以与熔丝元件101电性耦接。在一些实施例中，切换电路TB可连接到熔丝元件101。切换电路TD可连接到可经配置的参考电阻器单元105。在一些实施例中，切换电路TD可连接到切换电路TB。在一些实施例中，熔丝元件101可经由切换电路TB与TC而耦接到接地。切换电路TA可连接到熔丝元件101。切换电路TA可连接到接地。

在一些实施例中，闩锁电路130耦接到可经配置的参考电阻器单元105。在一些实施例中，闩锁电路130可经由切换电路TB、TD、TE而耦接到熔丝元件101。在一些实施例中，切换电路TE连接到可经配置的参考电阻器单元105。切换电路TE可连接到闩锁电路130。在一些实施例中，切换电路TE可连接到切换电路TD。在闩锁电路130的一导电端子VE处可获得一评估/输出信号。

请参考图2，导电接触点122可连接到熔丝元件101。导电接触点122可为一测试垫、一探针垫、一导电垫、一导电端子或是其他适合的元件。在一些实施例中，导电接触点122经配置以接收一状态设定信号VB。在一些实施例中，切换电路TB可连接到熔丝元件101。切换电路TC可连接到切换电路TB。切换电路TC可连接到接地。

在一些实施例中，切换电路TA、TB、TC、TD、TE可为开关、晶体管或是其他可切换的电路。

图2A是结构示意图，例示本公开一些实施例的半导体元件100。请参考图2A，切换电路TB与TC经配置以导通，进而建立一导电路径111A以响应状态设定信号VB。在一些实施例中，导电路径111A可穿经熔丝元件101而到接地以响应状态设定信号VB。在一些实施例中，当状态设定信号VB施加到导电端子122时，导电路径111A穿经熔丝元件101、切换电路TB与TC并到接地。此外，切换电路TA、TD、TE可经配置以截止(turned off)，以使导电路径111A可穿经熔丝元件101。

在一些实施例中，状态设定信号VB可为一电压信号或是一电流信号。在一些实施例中，状态设定信号VB可为一电压信号，其具有一电压，该电压超过半导体元件100的正常操作电压。举例来说，状态设定信号VB可具有一电压，介于4到6V的范围之间。在一实施例中，状态设定信号VB可具有一电压，介于5到6V范围之间。当施加状态设定信号VB时，可改变熔丝元件101的一状态。在状态设定操作之前，熔丝元件101可具有一相对高的电阻。在状态设定操作之后，熔丝元件101可具有一相对低的电阻。在本公开中，一熔丝元件在状态设定操作之前可表示成一“未熔断(unblown)”的熔丝元件，而一熔丝元件在状态设定操作之后可表示成一“熔断(blown)”的熔丝元件。

熔断的熔丝元件101具有一电阻，其低于未熔断的熔丝元件101的电阻。在一些实施例中，熔丝元件101可为一反熔丝。举例来说，反熔丝可为一电子熔丝。在一些实施例中，反熔丝包括一多晶硅电子熔丝或是其他类型的反熔丝。

在一实施例中，未熔断的熔丝元件101的电阻可介于1.5MΩ到20MΩ的范围之间。在另一实施例中，未熔断的熔丝元件101的电阻可介于5MΩ到20MΩ的范围之间。在一些实施例中，未熔断的熔丝元件101的电阻可超过20MΩ。在状态设定操作之后，熔断的熔丝元件101的电阻可大约为2kΩ到800kΩ。在一实施例中，熔断的熔丝元件101的电阻可大约为2kΩ到20kΩ。在另一实施例中，熔断的熔丝元件101的电阻可超过100kΩ。在一些实施例中，熔断的熔丝元件101的电阻可大约为100kΩ到800kΩ。

图2B是结构示意图，例示本公开一些实施例的半导体元件100。请参考图2B，切换电路TA、TB、TD经配置以导通，进而建立一导电路径111B。在一些实施例中，导电路径111B可穿经可经配置的参考电阻器单元105以及熔丝元件101而到接地，以响应电源信号VDD。在一些实施例中，切换电路TC经配置以截止，以便建立导电路径111B。在一些实施例中，当电源信号VDD施加到可经配置的参考电阻器单元105的端子105-1时，导电路径111B穿经可经配置的参考电阻器单元105、切换电路TD与TB、熔丝元件101以及切换电路TA，再到接地。在一些实施例中，电源信号VDD可为一正常操作电压。举例来说，电源信号VDD可具有大约为1.2V的一电压。

在一些实施例中，一信号X可在一节点W处产生，以响应电源信号VDD，而节点W位在可经配置的参考电阻器单元105与熔丝元件101之间。请参考图2B，在节点W处所产生的信号X可经由切换电路TD与TE而传输到闩锁电路130。

在一些实施例中，闩锁电路130经配置以读取在节点W处所产生的信号X，而节点W位在可经配置的参考电阻器单元105与熔丝元件101之间。节点W位在可经配置的参考电阻器单元105与熔丝元件101之间，而在其间有耦接或是没有耦接其他元件。举例来说，节点W可位在切换电路TB与TD之间。在一实施例中，节点W可位在切换电路TD与可经配置的参考电阻器单元105之间。在另一实施例中，节点W可位在切换电路TB与熔丝元件101之间。在一些实施例中，信号X可包括一电压信号或是一电流信号。

在一些实施例中，切换电路TE经配置以导通，进而将信号X传输到闩锁电路130。在一评估周期(evaluation period)期间，当切换电路TA、TB、TD、TE经配置以导通，进而建立导电路径111B，可在节点W处获得信号X并传输到闩锁电路130。在一些实施例中，闩锁电路130可读取信号X。在一些实施例中，闩锁电路130可将信号X转换成一信号Y。举例来说，借由闩锁电路130所操作的信号X的转换可包括将一信号反相(inverting)成另一个。在一实施例中，借由闩锁电路130所操作的信号X的转换可包括相位移(phase shifting)。在另一实施例中，借由闩锁电路130所操作的信号X的转换可包括放大(amplification)。

在一些实施例中，闩锁电路130可将模拟信号X转换成一逻辑信号Y。闩锁电路130可将信号X对一临界值进行比较，并依据信号X与临界值之间的比较结果而输出信号Y。举例来说，当信号X超过临界值时，闩锁电路130可输出一逻辑低信号Y。反之，当信号X低于临界值时，闩锁电路130可输出一逻辑高信号Y。在一些实施例中，信号Y具有与信号X相对的一逻辑值。举例来说，当信号X为逻辑“0”时，则信号Y将为逻辑“1”。反之，当信号X为逻辑“1”时，则信号Y将为逻辑“0”。在一些实施例中，闩锁电路130可储存信号Y。

请参考图2B，闩锁电路130可包括两个反相器131与132。在一些实施例中，闩锁电路130可包括多于两个的反相器。在一些实施例中，闩锁电路130可为其他类型的闩锁电路。反相器131具有一输入端子IN_1以及一输出端子OUT_1。反相器132具有一输入端子IN_2以及一输出端子OUT_2。在一些实施例中，反相器131的输入端子IN_1可经由切换电路TE而耦接到可经配置的参考电阻器单元105。反相器131的输入端子IN_1可经由切换电路TB、TD、TE而耦接到熔丝元件101。反相器131的输出端子OUT_1可耦接到导电端子VE。在一些实施例中，反相器131的输入端子IN_1可连接到反相器132的输出端子OUT_2。反相器131的输出端子OUT_1可连接到反相器132的输入端子IN_2。意即，反相器132的输入端子IN_2可耦接到导电端子VE。反相器132的输出端子OUT_2可耦接到可经配置的参考电阻器单元105。反相器132的输出端子OUT_2可耦接到熔丝元件101。

为了评估熔丝元件101的状态(例如熔丝元件101是否熔断)，则监控信号X(或是信号Y)。信号X与一预定信号或是一临界值进行比较。依据信号X与预订信号的比较，逻辑信号Y可在导电端子VE处输出。当信号X超过预定信号时，其表示熔丝元件101并未熔断。当信号X并未超过预定信号时，其表示熔丝元件101已经熔断。

在一些实施例中，若是信号X超过预定信号的话，闩锁电路130可输出一逻辑低信号Y。意即，逻辑低信号Y表示熔丝元件101并未熔断。当信号X低于预定信号时，闩锁电路10可输出一逻辑高信号Y。换言之，逻辑高信号Y表示熔丝元件101已经熔断。

可在导电端子VE处获得信号Y，以便可确定熔丝元件101的状态。可利用熔丝元件101的状态以确定半导体元件是否为一冗余元件或是一正常元件。

图2C是等效电路示意图，例示本公开一些实施当建立导电路径111B时的半导体元件100的一部分的等效电路100C。等效电路100C构成为切换电路TA、TB、TD导通，切换电路TC截止。换言之，等效电路100C显示一简化电路，而导电路径111B穿经该简化电路。

等效电路100C具有两个电阻器RR与RF。在一些实施例中，电阻器RR可为可经配置的参考电阻器单元105的电阻。电阻器RF可为熔丝元件101的电阻。在一些实施例中，电阻器RR可与电阻器RF串联。一节点E位在电阻器RR与电阻器RF之间。意即，在图2C中的节点W与在图2B中的节点相对应。在一些实施例中，电阻器RR经配置以接收一电源信号VDD。举例来说，电源信号VDD可为1.2V的一电压。在一些实施例中，电阻器RF连接到电阻器RR与接地。

请参考图2C，信号X可为在节点W处所获得的一电压信号。因此，信号X可依据式1进行计算。

在式1中，X表示信号X的电压；RR表示可经配置的参考电阻器单元105的电阻；RF表示熔丝元件101的电阻；以及VDD表示电源信号。

为了精确地评估熔丝元件101的状态，电阻RR可掉落到未熔断的熔丝元件的电阻RF以下。此外，电阻RR可超过熔断的熔丝元件的电阻RF。在一些实施例中，电阻RR可介于未熔断的熔丝元件的电阻与熔断的熔丝元件的电阻之间。

在一实施例中，未熔断的熔丝元件101的电阻可介于1.5MΩ到20MΩ的范围之间。在一些实施例中，未熔断的熔丝元件101的电阻可超过5MΩ。在另一实施例中，未熔断的熔丝元件101的电阻可介于5MΩ到20MΩ的范围之间。在一些实施例中，未熔断的熔丝元件101的电阻可超过20MΩ。在状态设定操作之后，熔断的熔丝元件101的电阻可大约为2kΩ到800kΩ。在一些实施例中，熔断的熔丝元件101的电阻可小于400kΩ。在一实施例中，熔断的熔丝元件101的电阻可大约为2kΩ到20kΩ。在另一实施例中，熔断的熔丝元件101的电阻可超过100kΩ。在一些实施例中，熔断的熔丝元件101的电阻可大约为100kΩ到800kΩ。

在一些实施例中，电阻器RR的电阻可依据电阻器RF的电阻而为可变的。在一些实施例中，可经配置的参考电阻器单元105具有一可变电阻RR。举例来说，电阻器RR的电阻可调整到超过熔断的熔丝元件的电阻器RF的电阻。电阻器RR可调整到掉落到未熔断的熔丝元件的电阻器RF以下。

当电阻器RR调整到在未熔断的熔丝元件的电阻与熔断的熔丝元件的电阻之间时，可精确地确定熔丝元件101的状态。

在一些实施例中，预定信号具有一电压，其小于电源信号VDD。在一些实施例中，预定信号具有一电压，该电压是电源信号VDD的分数倍。举例来说，若是预定信号具有一电压，而该电压为电源信号VDD的一半，例如1.2V的话，则预定信号可具有0.6V的一电压。意即，当式1的结果超过0.6V时，则在节点W处的信号X将被视为逻辑高，表示熔丝元件101并未熔断，而当小于0.6V时，则在节点W处的信号X将被视为逻辑低，表示熔丝元件101已经熔断。

当可经配置的参考电阻器单元105的电阻是可变时，则增加半导体元件的灵活性。电阻器RR可依据接下来所制造的电阻器RF进行调整。因此，可避免熔丝元件101的状态的不精确地确定，其来自由制程变化所造成的熔丝元件的不稳定电阻。由于不需要重新开始制造以调整电阻器RR，所以降低生产时间。因此，本公开提供了一种更灵活的半导体元件/电路，其可减少生产时间。

图3是方框示意图，例示本公开一些实施例的可经配置的参考电阻器单元105A。参考电阻器单元105A可为如图2、图2A及图2B所示的参考电阻器单元105的一实施例。如图3所示，可经配置的参考电阻器单元105A可包括一电阻器R1、一晶体管T1以及一可经配置的单元300。可经配置的单元300经配置以产生一可经配置的信号N，进而提供到晶体管T1。在一些实施例中，可经配置的信号300可包括一单次可编程(OTP)元件AS1、一电阻器R1a、三个晶体管T2、T3、T4、一闩锁电路330以及一编程电路310。编程电路310经配置以对OTP元件AS1进行编程。意即，编程电路310可经配置以改变OTP元件AS1的一状态。在一些实施例中，编程电路310包括OTP元件AS1、晶体管T5与T6以及一导电接触点322。在一些实施例中，闩锁电路330可包括两个反相器331与332。

在一些实施例中，电阻器R1经配置以接收电源信号VDD。电阻器R1可连接到晶体管T1。在一些实施例中，晶体管T1可与电阻器R1并联。在一些实施例中，晶体管T1具有一栅极，其连接到可经配置的单元300。在一些实施例中，晶体管T1的栅极可经配置以接收到可经配置的单元300所产生的可经配置的信号N。响应可经配置的信号N，晶体管T1可导通或是截止。

电阻器R1的电阻可为kΩ级。在一些实施例中，电阻器R1的电阻可为100kΩ、200kΩ、300kΩ、400kΩ、500kΩ、800kΩ、1MΩ、1.5MΩ、2MΩ、3MΩ、4MΩ、5MΩ、6MΩ、7MΩ、8MΩ或甚至更大。电阻器R1的电阻可依据设计需要进行配置。当晶体管T1截止时，可经配置的参考电阻器单元105A的电阻相同于电阻器R1。当晶体管T1导通时，可经配置的参考电阻器单元105A的电阻大致为0Ω。

如图3所示，可经配置的单元300包括一OTP元件AS1、一电阻器R1a、三个晶体管T2、T3、T4、一闩锁电路330以及一编程电路310。OTP元件AS1可经配置以例如经由晶体管T3而连接到参考电阻器R1a。在一些实施例中，参考电阻器R1a可与OTP元件AS1串联。

OTP元件AS1可经配置以经由晶体管T2而接收电源信号VDD。晶体管T2具有一栅极，其经配置以接收一控制信号P1。在一些实施例中，晶体管T3耦接在OTP元件AS1与参考电阻器R1a之间。晶体管T3具有一栅极，其经配置以接收控制信号P1。在一些实施例中，OTP元件AS1可为一反熔丝。举例来说，反熔丝可为一电子熔丝。在一些实施例中，反熔丝包括一多晶硅电子熔丝、一介电质反熔丝、一栅极氧化物反熔丝或是其他类型的反熔丝。在一些实施例中，OTP元件AS1(例如反熔丝)在编程操作之前可表示成一“未熔断(unblown)”的熔丝，而OTP元件AS1(例如反熔丝)在编程操作之后可表示成一“熔断(blown)”的熔丝。在一些实施例中，相较于正常熔丝元件的电流，能够熔断反熔丝的电流通常是低的。然后，反熔丝的阻挡距离可为相对较短的。因此，利用反熔丝可降低元件占用面积。

在一些实施例中，未编程的OTP元件AS1的电阻可超过5MΩ。在另一实施例中，未编程的OTP元件AS1的电阻可介于5MΩ到20MΩ的范围之间。在一些实施例中，未编程的OTP元件AS1的电阻可超过20MΩ。在编程操作之后，编程的OTP元件AS1的电阻可低于300kΩ。在一实施例中，编程的OTP元件AS1的电阻可大约为2kΩ到300kΩ。在另一实施例中，编程的OTP元件AS1的电阻可大约为2kΩ到20kΩ。在一些实施例中，编程的OTP元件AS1的电阻可大约为100kΩ到300kΩ。

响应于控制信号P1，晶体管T2与T3可导通，以在一节点G产生一信号M，而节点G位在OTP元件AS1与参考电阻器R1a之间。在一些实施例中，晶体管T2与T3可经配置以导通(tuned on)而建立一导电路径(图未示)，以响应电源信号VDD，而导电路径经由OTP元件AS1与参考电阻器R1a而到接地。在一些实施例中，当电源信号VDD施加到OTP元件AS1时，导电路径穿过晶体管T2、OTP元件AS1、晶体管T3、参考电阻器R1a，而到接地。在一些实施例中，电源信号VDD可为一正常操作电压。举例来说，电源信号VDD可具有大约1.2V的一电压。

在一些实施例中，信号M可产生在一节点G处，而节点G位在OTP元件AS1与参考电阻器R1a之间，以响应电源信号VDD。请参考图3，产生在节点G处的信号M可经由晶体管T4而传输到闩锁电路330。

在一些实施例中，闩锁电路330经配置以读取产生在节点G处的信号M，而节点G位在OTP元件AS1与参考电阻器R1a之间。节点G位在OTP元件AS1与参考电阻器R1a之间，且在其间有耦接或是没有耦接其他元件。举例来说，节点G可位在晶体管T3与T4之间。在一实施例中，节点G可位在晶体管T3与OTP元件AS1之间。在一些实施例中，信号M可包括一电压信号或是一电流信号。

晶体管T4耦接在参考电阻器R1a与闩锁电路330之间。晶体管T4具有一栅极，其经配置以接收控制信号P1。在一些实施例中，晶体管T4可导通以将信号M传输到闩锁电路330。当晶体管T2、T3、T4导通以经由OTP元件AS1与参考电阻器R1a而建立导电路径时，可在节点G获得信号M并传输到闩锁电路330。在一些实施例中，闩锁电路330可读取信号M。在一些实施例中，闩锁电路330可将信号M转换成一可经配置的信号N。举例来说，借由闩锁电路330操作的信号M的转换可包括将一信号反相成另一个。在一实施例中，借由闩锁电路330操作的信号M的转换可包括相位移。在另一实施例中，借由闩锁电路330操作的信号M的转换可包括放大。

在一些实施例中，闩锁电路330可将模拟信号M转换成一逻辑信号N。闩锁电路330可将信号M对一临界值进行比较，并据此而输出可经配置的信号N。举例来说，当信号M超过临界值时，闩锁电路330可输出一逻辑低信号N。反之，当信号M低于临界值时，闩锁电路330可输出一逻辑高信号N。在一些实施例中，可经配置的信号N具有与信号M相对的一逻辑值。举例来说，当信号M为逻辑“0”时，则可经配置的信号N将为逻辑“1”。反之，当信号M为逻辑“1”时，则可经配置的信号N将为逻辑“0”。在一些实施例中，闩锁电路330可储存可经配置的信号N。

请参考图3，闩锁电路330可包括两个反相器331与332。在一些实施例中，闩锁电路330可包括多于两个的反相器。在一些实施例中，闩锁电路330可为其他类型的闩锁电路。反相器331具有一输入端子IN_1以及一输出端子OUT_1。反相器332具有一输入端子IN_2以及一输出端子OUT_2。在一些实施例中，反相器331的输入端子IN_1可经由切换电路T4而耦接到参考电阻器R1a。反相器331的输入端子IN_1可经由切换电路T3、T4而耦接到OTP元件AS1。反相器331的输出端子OUT_1可耦接到晶体管T1的一栅极。在一些实施例中，反相器331的输入端子IN_1可连接到反相器332的输出端子OUT_2。反相器331的输出端子OUT_1可连接到反相器332的输入端子IN_2。意即，反相器332的输入端子IN_2可耦接到晶体管T1的栅极。反相器332的输出端子OUT_2可耦接到参考电阻器R1a。反相器332的输出端子OUT_2可耦接到OTP元件AS1。

可经配置的信号N(或是信号M)与OTP元件AS1的状态(例如OTP元件AS1是否编程)相关联。可经配置的信号N(或是信号M)可传送到晶体管T1的栅极，以便可导通或是截止晶体管T1。信号M与一预定信号或是一临界值进行比较。依据信号M与预订信号的比较，逻辑信号N可输出到晶体管T1的栅极。当OTP元件AS1进行编程时，信号M可超过预定信号，以便可截止晶体管T1。当OTP元件AS1并未进行编程时，信号M可低于预定信号，以便可导通晶体管T1。

在一些实施例中，若是信号M超过预定信号的话，闩锁电路330可输出一逻辑低信号N。意即，由编程的OTP元件AS1所造成的逻辑低信号N可截止晶体管T1。当信号M低于预定信号时，闩锁电路330可输出一逻辑高信号N。换言之，由未编程的OTP元件AS1所造成的逻辑高信号N可导通晶体管T1。

响应于在晶体管T1的栅极处所接收的可经配置的信号N，晶体管T1可导通或是截止。可利用OTP元件AS1的状态以产生可经配置的信号N(或是信号N)。

请参考图3，编程电路310意指对OTP元件AS1进行编程。换言之，OTP元件AS1的状态可借由编程电路310而进行改变。在一些实施例中，OTP元件AS1可耦接到导电接触点322以接收一状态设定信号VB。在图3中的状态设定信号VB可类似于在图2中的状态设定信号VB。在一些实施例中，状态设定信号VB可具有一电压准位，其能够对OTP元件AS1进行编程(熔断)。举例来说，状态设定信号VB可具有一电压准位，其介于4到6V的范围之间。在另一实施例中，状态设定信号VB可具有一电压准位，其介于5到6V的范围之间。在一些实施例中，晶体管T5可耦接在导电接触点322与OTP元件AS1之间。晶体管T5具有一栅极，其经配置以接收一控制信号P2。在一些实施例中，晶体管T6可耦接在OTP元件AS1与接地之间。晶体管T6具有一栅极，其经配置以接收控制信号P2。

图3A是方框示意图，例示本公开一些实施例的编程电路310a。在图3A中的编程电路310a类似于在图3中的编程电路310，不同于图3A，为了更好的理解，导电接触点322被一电源供应器所取代，其中该电源供应器亦提供状态设定信号VB。在一些实施例中，该电源供应器可为一电压供应器。在一些实施例中，电源供应器可为一电流供应器。

在一些实施例中，响应于控制信号P2，晶体管T5与T6可导通，以使状态设定信号VB可施加到OTP元件AS1。由于状态设定信号VB施加到OTP元件AS1，所以可改变OTP元件AS1的一状态。在一些实施例中，OTP元件AS1可借由状态设定信号VB进行编程。

请参考图3，可增加包含在可经配置的参考电阻器单元105A中的电阻器的数量。当更多的电阻器包含在可经配置的参考电阻器单元105A中时，即增加可变电阻的灵活性。在一些实施例中，可增加在可经配置的参考电阻器单元105A中的可经配置的单元的数量。在一些实施例中，可经配置的单元的数量可对应该等电阻器的数量。

图3B是等效电路示意图，例示本公开一些实施在当建立经由OTP元件A1与参考电阻器R1a的导电路径时，可经配置的参考电阻器单元105A的一部分的一等效电路105A’。等效电路105A’经配置以导通切换电路T2、T3、T4，并截止T5、T6。换言之，等效电路105A’表示一简化电路，其在节点G产生信号M。

等效电路105A’包括OTP元件AS1以及参考电阻器R1a。OTP元件AS1的电阻可依据其状态而改变。在一些实施例中，在一些实施例中，OTP元件AS1可与参考电阻器R1a串联。节点G位在OTP元件AS1与参考电阻器R1a之间。意即，在图3B中的节点G对应在图3中的节点G。在一些实施例中，OTP元件AS1经配置以接收一电源信号VDD。举例来说，电源信号VDD可具有1.2V的电压。在一些实施例中，参考电阻器R1a连接到OTP元件AS1与接地。

请参考图3B，信号M可为在节点G所获得的一电压信号。因此，可依据式2计算信号M。

在式2中，M表示信号M的电压，R1a表示参考电压R1a的电阻，R_AS1表示OTP元件AS1的电阻，而VDD表示电源信号。

在一些实施例中，信号M与一预定信号(临界值)之间的比较的一结果可导通晶体管T1。在一实施例中，预定信号可为闩锁电路330的预定信号。在另一实施例中，预定信号可为晶体管T1的预定信号。预定信号(临界值)可具有一电压，其小于电源信号VDD的电压。在一些实施例中，预定信号具有一电压，其为电源信号VDD的分数倍。举例来说，若是预定信号具有一电压，其为电源信号VDD的一半，例如1.2V的话，则预定信号可具有0.6V的一电压。意即，当式2的结果超过0.6V时，在节点G处的信号M可视为逻辑高，以便可截止晶体管T1。反之，当小于0.6V时，在节点G处的信号M则是为逻辑低，以便可导通晶体管T1。

响应于借由可经配置的单元300所产生的可经配置的信号N，可导通晶体管T1，以使可经配置的参考电阻器单元105A’的电阻为可变的。因此，可增加该半导体元件的灵活性。可经配置的参考电阻器单元105A’的总电阻可在制造之后进行调整。由于无须重新开始制造，所以可减少制造时间。据此，本公开提供一更灵活的半导体元件/电路，其可减少制造时间。

图4是方框示意图，例示本公开一些实施例的可经配置的参考电阻器单元405。在图4中的可经配置的参考电阻器单元405类似于在图3中的可经配置的参考电阻器单元105A，不同于图4，而为了更好的灵活性，可经配置的参考电阻器单元405包括更多的电阻器以及OTP元件。

如图4所示，可经配置的参考电阻器单元405可包括电阻器R1、R2、R3、R4、OTP元件AS1、AS2、AS3、AS4、参考电阻器R1a、R2a、R3a、R4a、晶体管T1、T2、T3、T4、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16、T17、T18、T19、T20、T21、T22、T23、T24、闩锁电路431、432、433、434以及一导电接触点422。

在一些实施例中，电阻器R1经配置以接收电源信号VDD。电阻器R1可连接到晶体管T1。举例来说，电阻器R1可与晶体管T1并联。电阻器R1可连接到电阻器R2。在一些实施例中，电阻器R1可与电阻器R2串联。晶体管T1可耦接到电阻器R2。在一些实施例中，晶体管T1可与晶体管T2串联。

电阻器R2可连接到晶体管T2。举例来说，电阻器R2可与晶体管T2并联。电阻器R2可连接到电阻器R3。在一些实施例中，电阻器R2可与电阻器R3串联。晶体管T2可耦接到电阻器R3。在一些实施例中，电阻器R2可与电阻器R3串联。晶体管T2可耦接到电阻器R3。在一些实施例中，晶体管T2可与晶体管T3串联。

电阻器R3可连接到晶体管T3。举例来说，电阻器R3可与晶体管T3并联。电阻器R3可连接到电阻器R4。在一些实施例中，电阻器R3可与电阻器R4串联。晶体管T3可耦接到电阻器R4。在一些实施例中，晶体管T3可与晶体管T4串联。

电阻器R4可连接到晶体管T4。举例来说，电阻器R4可与晶体管T4并联。在一些实施例中，电阻器R4可连接到节点W。晶体管T4可连接到节点W。

电阻器R1、R2、R3、R4可具有相同电阻。在一些实施例中，电阻器R1、R2、R3、R4可具有不同电阻。举例来说，电阻器R1的电阻可超过电阻器R2的电阻。电阻器R1的电阻可掉落到电阻器R2的电阻以下。在一些实施例中，电阻器R1、R2、R3、R4的电阻每一个可为100kΩ、200kΩ、300kΩ、400kΩ、500kΩ、800kΩ、1MΩ、1.5MΩ、2MΩ、3MΩ、4MΩ、5MΩ、6MΩ、7MΩ、8MΩ或更大。电阻器R1、R2、R3、R4可依据设计需要进行选择。

请参考图4，可经配置的参考电阻器单元405包括四个可经配置的单元(类似于在图3中的可经配置的单元300)，其分别对应于晶体管T1、T2、T3、T4，其中每一个晶体管T1、T2、T3、T4的栅极可接收一相对应的可经配置的信号，相对应的可经配置的信号是由相对应的可经配置的单元(在图4中未标示)所产生。

可经配置的参考电阻器单元405可包括OTP元件AS1，其经配置以接收电源信号VDD。OTP元件AS1可连接到参考电阻器R1a。举例来说，参考电阻器R1a可与OTP元件AS串联。OTP元件AS1可经配置以经由晶体管T5而接收电源信号VDD。晶体管T5具有一栅极，其经配置以接收一控制信号P0。在一些实施例中，晶体管T6耦接在OTP元件AS1与参考电阻器R1a之间。晶体管T6具有一栅极，其经配置以接收控制信号P0。

如图4所示，闩锁电路431耦接到OTP元件AS1。闩锁电路431可经由晶体管T13而耦接到OTP元件AS1。意即，晶体管T13可耦接在OTP元件AS1与闩锁电路431之间。晶体管T13具有一栅极，其经配置以接收控制信号P0。在一些实施例中，晶体管T13经配置以导通，进而将在OTP元件AS1与参考电阻器R1a之间所获得的信号传输到闩锁电路431。

在一些实施例中，闩锁电路431可依据在OTP元件AS1与参考电阻器R1a之间所获得的信号而输出一可经配置的信号到晶体管T1的栅极。换言之，可经配置的信号与OTP元件AS1的状态相关联。OTP元件AS1类似于在图3中的OTP元件AS1，因此省略其详细描述。响应于由闩锁电路431所产生的可经配置的信号，可导通或截止晶体管T1。

可经配置的参考电阻器单元405可包括OTP元件AS2，其经配置以接收电源信号VDD。OTP元件AS2可连接到参考电阻器R2a。举例来说，参考电阻器R2a可与OTP元件AS2串联。OTP元件AS2可经配置以经由晶体管T7而接收电源信号VDD。晶体管T7具有一栅极，其经配置以接收一控制信号P0。在一些实施例中，晶体管T8耦接在OTP元件AS2与参考电阻器R2a之间。晶体管T8具有一栅极，其经配置以接收控制信号P0。

如图4所示，闩锁电路432耦接到OTP元件AS2。闩锁电路432可经由晶体管T14而耦接到OTP元件AS2。意即，晶体管T14可连接在OTP元件AS2与闩锁电路432之间。晶体管T14具有一栅极，其经配置以接收控制信号P0。在一些实施例中，晶体管T14经配置以导通，进而将在OTP元件AS2与参考电阻器R2a之间所获得的信号传输到闩锁电路432。

在一些实施例中，闩锁电路432可依据在OTP元件AS2与参考电阻器R2a之间所获得的信号而输出一可经配置的信号到晶体管T2的栅极。换言之，可经配置的信号与OTP元件AS2的状态相关联。OTP元件AS2类似于在图3中的OTP元件AS1，因此省略其详细描述。响应于由闩锁电路432所产生的可经配置的信号，可导通或截止晶体管T2。

可经配置的参考电阻器单元405可包括OTP元件AS3，其经配置以接收电源信号VDD。OTP元件AS3可连接到参考电阻器R3a。举例来说，参考电阻器R3a可与OTP元件AS3串联。OTP元件AS3可经配置以经由晶体管T9而接收电源信号VDD。晶体管T9具有一栅极，其经配置以接收一控制信号P0。在一些实施例中，晶体管T10耦接在OTP元件AS3与参考电阻器R3a之间。晶体管T10具有一栅极，其经配置以接收控制信号P0。

如图4所示，闩锁电路433耦接到OTP元件AS3。闩锁电路433可经由晶体管T15而耦接到OTP元件AS3。意即，晶体管T15可连接在OTP元件AS3与闩锁电路433之间。晶体管T15具有一栅极，其经配置以接收控制信号P0。在一些实施例中，晶体管T15经配置以导通，进而将在OTP元件AS3与参考电阻器R3a之间所获得的信号传输到闩锁电路433。

在一些实施例中，闩锁电路433可依据在OTP元件AS3与参考电阻器R3a之间所获得的信号而输出一可经配置的信号到晶体管T3的栅极。换言之，可经配置的信号与OTP元件AS3的状态相关联。OTP元件AS3类似于在图3中的OTP元件AS1，因此省略其详细描述。响应于由闩锁电路433所产生的可经配置的信号，可导通或截止晶体管T3。

可经配置的参考电阻器单元405可包括OTP元件AS4，其经配置以接收电源信号VDD。OTP元件AS4可连接到参考电阻器R4a。举例来说，参考电阻器R4a可与OTP元件AS4串联。OTP元件AS4可经配置以经由晶体管T11而接收电源信号VDD。晶体管T11具有一栅极，其经配置以接收一控制信号P0。在一些实施例中，晶体管T12耦接在OTP元件AS4与参考电阻器R4a之间。晶体管T12具有一栅极，其经配置以接收控制信号P0。

如图4所示，闩锁电路434耦接到OTP元件AS4。闩锁电路434可经由晶体管T16而耦接到OTP元件AS4。意即，晶体管T16可连接在OTP元件AS4与闩锁电路434之间。晶体管T16具有一栅极，其经配置以接收控制信号P0。在一些实施例中，晶体管T16经配置以导通，进而将在OTP元件AS4与参考电阻器R4a之间所获得的信号传输到闩锁电路434。

在一些实施例中，闩锁电路434可依据在OTP元件AS4与参考电阻器R4a之间所获得的信号而输出一可经配置的信号到晶体管T4的栅极。换言之，可经配置的信号与OTP元件AS4的状态相关联。OTP元件AS4类似于在图3中的OTP元件AS1，因此省略其详细描述。响应于由闩锁电路434所产生的可经配置的信号，可导通或截止晶体管T4。

在一些实施例中，闩锁电路431、432、433、434类似于在图3中的闩锁电路330，因此省略其详细描述。

在一些实施例中，响应于控制信号P0，晶体管T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16经配置以导通，进而在节点W处产生信号X。在一些实施例中，可经配置的参考电阻器单元405的一电阻与OTP元件AS1、AS2、AS3、AS4相关联。借由编程一或多个OTP元件AS1、AS2、AS3、AS4，可调整可经配置的参考电阻器单元405的总电阻。

请参考图4，OTP元件AS1可耦接到导电接触点422，已接收一状态设定信号VB。在图4中的状态设定信号VB可相同于在图3中的状态设定信号VB。在一些实施例中，晶体管T17可耦接在导电接触点422与OTP元件AS1之间。晶体管T17具有一栅极，其经配置以接收一控制信号P1。在一些实施例中，晶体管T18可耦接在OTP元件AS1与接地之间。晶体管T18具有一栅极，其经配置以接收控制信号P1。响应于控制信号P1，晶体管T17与T18可导通，以使状态设定信号VB可施加到OTP元件AS1。由于状态设定信号VB施加到OTP元件AS1，所以可改变OTP元件AS1的一状态。换言之，在状态设定信号VB下可编程OTP元件AS1。

在一些实施例中，OTP元件AS2可耦接到导电接触点422，以接收一状态设定信号VB。在图4中的状态设定信号VB可相同于在图3中的状态设定信号VB。在一些实施例中，晶体管T19可耦接在导电接触点422与OTP元件AS2之间。晶体管T19具有一栅极，其经配置以接收一控制信号P2。在一些实施例中，晶体管T20可耦接在OTP元件AS2与接地之间。晶体管T20具有一栅极，经配置以接收控制信号P2。响应于控制信号P2，晶体管T19与T20经配置以导通，以使状态设定信号VB可施加到OTP元件AS2。由于状态设定信号VB施加到OTP元件AS2，所以可改变OTP元件AS2的一状态。换言之，在状态设定信号VB之下可编程OTP元件AS2。

在一些实施例中，OTP元件AS3可耦接到导电接触点422，以接收一状态设定信号VB。在图4中的状态设定信号VB可相同于在图3中的状态设定信号VB。在一些实施例中，晶体管T21可耦接在导电接触点422与OTP元件AS3之间。晶体管T21具有一栅极，其经配置以接收一控制信号P3。在一些实施例中，晶体管T22可耦接在OTP元件AS3与接地之间。晶体管T22具有一栅极，其经配置以接收控制信号P3。响应于控制信号P3，晶体管T21与T22经配置以导通，以使状态设定信号VB可施加到OTP元件AS3。由于状态设定信号VB施加到OTP元件AS3，所以可改变OTP元件AS3的一状态。换言之，在状态设定信号之下可编程OTP元件AS3。

在一些实施例中，OTP元件AS4可耦接到导电接触点422，以接收一状态设定信号VB。在图4中的状态设定信号VB可相同于在图3中的状态设定信号VB。在一些实施例中，晶体管T23可耦接在导电接触点422与OTP元件AS4之间。晶体管T23具有一栅极，其经配置以接收一控制信号P4。在一些实施例中，晶体管T24可耦接在OTP元件AS4与接地之间。晶体管T24具有一栅极，其经配置以接收控制信号P4。响应于控制信号P4，晶体管T23与T24经配置以导通，以使状态设定信号VB可施加到OTP元件AS4。由于状态设定信号VB施加到OTP元件AS4，所以可改变OTP元件AS4的一状态。换言之，在状态设定信号之下可编程OTP元件AS4。

依据需要，可经配置的参考电阻器单元405的电阻可借由编程一或多个OTP元件AS1、AS2、AS3、AS4而进行调整。在一些实施例中，可经配置的参考电阻器单元405包括十六个配置，其每一个提供一不同的总电阻。可经配置的参考电阻器单元405的该等配置的细节则提供在下列的表1之中。在表1之中，行AS1、AS2、AS3、AS4列出相对应的OTP元件的状态，其中“0”表示一未编程状态，而“1”表示一编程状态。总电阻行显示在每一配置下的可经配置的参考电阻器单元405的总电阻。

表1

在一些实施例中，电阻器R1可为100kΩ；电阻器R2可为200kΩ；电阻器R3可为400kΩ；以及电阻器R4可为800kΩ。据此，总电阻可为可变的，其介于0到1500kΩ的范围之间。再者，在此例中的每一配置的总电阻可提供在下列的表1A之中。

表1A

如图4所示，并未对OTP元件AS1、AS2、AS3、AS4进行编程。图4可表示列示在表1及表1A中的配置1。意即，可经配置的参考电阻器单元405的总电阻可为0Ω。

图4A是例示架构示意图，例示本公开一些实施例的可经配置的参考电阻器单元405a的一例示配置。在图4A中的可经配置的参考电阻器单元405a类似于在图4中的可经配置的参考电阻器单元405，不同于图4A，可经配置的参考电阻器单元405a包括已被编程的OTP元件AS1。

当OTP元件AS1被编程时，图4A表示列示在表1及表1A中的配置2。意即，在此实施例中，可经配置的参考电阻器单元405a的总电阻相同于电阻器R1的电阻。依据如表1A所示的实施例，可经配置的参考电阻器单元405a的总电阻可为100kΩ。

图4B是例示架构示意图，例示本公开一些实施例的可经配置的参考电阻器单元405b的一例示配置。在图4B中的可经配置的参考电阻器单元405b类似于在图4中的可经配置的参考电阻器单元405，不同于图4B，可经配置的参考电阻器单元405b包括已被编程的OTP元件AS1与AS2。

当OTP元件AS1与AS2被编程时，图4B表示列示在表1及表1A中的配置6。意即，在此实施例中，可经配置的参考电阻器单元405b的总电阻相同于电阻器R1与R2的总和。依据如表1A所示的实施例，可经配置的参考电阻器单元405b的总电阻可为300kΩ。

图4C是例示架构示意图，例示本公开一些实施例的可经配置的参考电阻器单元405c的一例示配置。在图4C中的可经配置的参考电阻器单元405c类似于在图4中的可经配置的参考电阻器单元405，不同于图4C，可经配置的参考电阻器单元405b包括已被编程的OTP元件AS1、AS2、AS3、AS4。换言之，所有的OTP元件在可经配置的参考电阻器单元405c中进行编程。

当OTP元件AS1、AS2、AS3、AS4被编程时，图4C表示列示在表1及表1A中的配置16。意即，在此实施例中，可经配置的参考电阻器单元405c的总电阻相同于电阻器R1、R2、R3、R4的总和。依据如表1A所示的实施例，可经配置的参考电阻器单元405c的总电阻可为1500kΩ。

图5是方框示意图，例示本公开一些实施例的可经配置的参考电阻器单元105B。在一些实施例中，如图5所示的该等元件类似于图3，但具有不同配置。据此，在与图3相关联的各段落中的那些元件的详细描述可应用于在图5中的那些元件，例如OTP元件AS1。

如图5所示，可经配置的参考电阻器单元105B可包括一电阻器R1、一晶体管T1以及一可经配置的单元500。可经配置的单元500经配置以产生一可经配置的信号N，以提供到晶体管T1。在一些实施例中，可经配置的单元500可包括OTP元件AS1、一电阻器R1a、四个晶体管T2、T3、T4、T5、一闩锁电路530以及一导电接触点522。在一些实施例中，闩锁电路530可包括两个反相器。

在一些实施例中，电阻器R1经配置以接收电源信号VDD。晶体管T1连接到电阻器R1。举例来说，晶体管T1可与电阻器R1串联。在一些实施例中，晶体管T1经配置以接收电源信号VDD。晶体管T1具有一栅极，其连接到可经配置的单元500。在一些实施例中，晶体管T1的该栅极可经配置以接收由可经配置的单元500所产生的可经配置的信号N。响应于可经配置的信号N，可导通或是截止晶体管T1。

在一些实施例中，电阻器R1与R2的电阻可为kΩ级。在一些实施例中，电阻器R1与R2的电阻每一个可为100kΩ、200kΩ、300kΩ、400kΩ、500kΩ、800kΩ、1MΩ、1.5MΩ、2MΩ、3MΩ、4MΩ、5MΩ、6MΩ、7MΩ、8MΩ或是更大。电阻器R1的电阻可依据需要而确定。当晶体管T1导通时，可经配置的参考电阻器单元105B的电阻会相同于电阻器R1。当晶体管T1截止时，可经配置的参考电阻器单元105B的电阻会大致为∞Ω。

如图5所示，可经配置的单元500包括一OTP元件AS1、一电阻器R1a、四个晶体管T2、T3、T4、T5以及一闩锁电路530。OTP元件AS1可经配置以接收电源信号VDD。OTP元件AS1可连接到参考电阻器R1a。在一些实施例中，参考电阻器R1a可与OTP元件AS1串联。OTP元件AS1可经配置以经由晶体管T2而接收电源信号VDD。晶体管T2具有一栅极，其经配置以接收一控制信号P1。在一些实施例中，晶体管T3耦接在OTP元件AS1与参考电阻器R1a之间。晶体管T3具有一栅极，经配置以接收控制信号P1。

响应于控制信号P1，晶体管T2与T3可导通以在节点G处产生一信号M，而节点G位在OTP元件AS1与参考电阻器R1a之间。在一些实施例中，晶体管T2与T3可导通以建立一导通电路(图未示)以响应于电源信号VDD，而该导电路径穿经OTP元件AS1与参考电阻器R1a而到接地。

在一些实施例中，信号M在节点G处产生，而节点G位在OTP元件AS1与参考电阻器R1a之间，以响应电源信号VDD。请参考图5，在节点G处所产生的信号M可经由晶体管T4而传输到闩锁电路530。

在一些实施例中，闩锁电路530经配置以读取在节点G处所产生的信号M，而节点G位在OTP元件AS1与参考电阻器R1a之间。节点G位在OTP元件AS1与参考电阻器R1a之间，且其间具有或是没有耦接其他元件。举例来说，节点G可位在晶体管T3与T4之间。在一实施例中，节点G可位在晶体管T3与OTP元件AS1之间。

晶体管T4耦接在参考电阻器R1a与闩锁电路530之间。晶体管T4具有一栅极，其经配置以接收控制信号P1。在一些实施例中，晶体管T4经配置以导通，进而将信号M传输到闩锁电路530。当晶体管T2、T3、T4经配置以导通，进而建立穿经OTP元件AS1与参考电阻器R1a的导电路经时，即可在节点G处获得信号M并传输到闩锁电路530。在一些实施例中，闩锁电路530可将信号M转换成一可经配置的信号N。在一些实施例中，闩锁电路530类似于在图3中的闩锁电路330，因此省略其详细描述。

可经配置的信号N(或是信号M)与OTP元件AS1的状态(例如OTP元件AS1是编程)相关联。可经配置的信号N(或是信号M)可输出到晶体管T1的栅极，以便可导通或截止晶体管T1。

请参考图5，OTP元件AS1可耦接到导电接触点522，以接收一状态设定信号VB。在图5中的状态设定信号VB可类似于在图2中的状态设定信号VB。在一些实施例中，状态设定信号VB可具有一电压，其能够编程(熔断)OTP元件AS1。在一些实施例中，晶体管T5可耦接在OTP元件AS1与接地之间。晶体管T5具有一栅极，其经配置以接收一控制信号P2。

在一些实施例中，响应于控制信号P2，晶体管T5经配置以导通，以使状态设定信号VB可施加到OTP元件AS1。由于状态设定信号VB施加到OTP元件AS1，所以可改变OTP元件AS1的一状态。在一些实施例中，OTP元件AS1可借由状态设定信号VB进行编程。

类似地，包括在可经配置的参考电阻器单元105B中的该等电阻器的数量可更多。当更多的电阻器包括在可经配置的参考电阻器单元105B中时，即提升可变电阻的灵活性。在一些实施例中，在可经配置的参考电阻器单元105B中的该等可经配置的单元的数量可更多。在一些实施例中，该等可经配置的单元的数量可对应于该等电阻器的数量。

图6是方框示意图，例示本公开一些实施例的可经配置的参考电阻器单元605。在图6中的可经配置的参考电阻器单元605类似于在图5中的可经配置的参考电阻器单元105B，不同于图6，为了更好的灵活性，可经配置的参考电阻器单元605包括更多电阻器以及OTP元件。

如图6所示，可经配置的参考电阻器单元605可包括电阻器R1、R2、R3、R4、OTP元件AS1、AS2、AS3、AS4、参考电阻R1a、R2a、R3a、R4a、晶体管T1、T2、T3、T、T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16、T17、T18、T19、T20、闩锁电路631、632、633、634以及导电接触点621、622、623、624。

在一些实施例中，电阻器R1经配置以接收电源信号VDD。电阻器R1可连接到晶体管T1。举例来说，电阻器R1可与晶体管T1串联。在一些实施例中，晶体管T1经配置以接收电源信号VDD。电阻器R1可连接到电阻器R2。在一些实施例中，电阻器R1可与电阻器R2并联。在一些实施例中，电阻器R1可连接到节点W。

在一些实施例中，电阻器R2经配置以接收电源信号VDD。电阻器R2可连接到晶体管T2。举例来说，电阻器R2可与晶体管T2串联。在一些实施例中，晶体管T2经配置以接收电源信号VDD。电阻器R2可连接到电阻器R3。在一些实施例中，电阻器R2可与电阻器R3并联。在一些实施例中，电阻器R2可连接到节点W。

在一些实施例中，电阻器R3经配置以接收电源信号VDD。电阻器R3可连接到晶体管T3。举例来说，电阻器R3可与晶体管T3串联。在一些实施例中，晶体管T3经配置以接收电源信号VDD。电阻器R3可连接到电阻器R4。在一些实施例中，电阻器R3可与电阻器R4并联。在一些实施例中，电阻器R3可连接到节点W。

在一些实施例中，电阻器R4经配置以接收电源信号VDD。电阻器R4可连接到晶体管T4。举例来说，电阻器R4可与晶体管T4串联。在一些实施例中，电阻器R4可连接到节点W。在一些实施例中，电阻器R1、R2、R3、R4可连接到节点W。换言之，电阻器R1、R2、R3、R4可并联。

电阻器R1、R2、R3、R4可具有相同电阻。在一些实施例中，电阻器R1、R2、R3、R4可具有不同电阻。举例来说，电阻器R1的电阻可超过电阻器R2。电阻器R1的电阻可掉落到电阻器R2以下。在一些实施例中，电阻器R1、R2、R3、R4的电阻每一个可为100kΩ、200kΩ、300kΩ、400kΩ、500kΩ、800kΩ、1MΩ、1.5MΩ、2MΩ、3MΩ、4MΩ、5MΩ、6MΩ、7MΩ、8MΩ或更大。电阻器R1、R2、R3、R4可依据需要而进行选择。

请参考图6，可经配置的参考电阻器单元605包括四个可经配置的单元(类似于在图5中的可经配置的单元500)，其分别对应于晶体管T1、T2、T3、T4。其中每一个晶体管T1、T2、T3、T4的栅极可接收一相对应的可经配置的信号，其借由相对应的可经配置的单元(在图6中未标示)所产生。

可经配置的参考电阻器单元605可包括OTP元件AS1，其经配置以接收电源信号VDD。OTP元件AS1可连接到参考电阻器R1a。举例来说，参考电阻器R1a可与OTP元件AS1串联。OTP元件AS1可经配置以经由晶体管T5而接收电源信号VDD。晶体管T5具有一栅极，其经配置以接收一控制信号P0。在一些实施例中，晶体管T6耦接在OTP元件AS1与参考电阻器R1a之间。晶体管T6具有一栅极，其经配置以接收控制信号P0。

如图6所示，闩锁电路631耦接到OTP元件AS1。闩锁电路631可经由晶体管T7而耦接到OTP元件AS1。意即，晶体管T7可连接在OTP元件AS1与闩锁电路631之间。晶体管T7具有一栅极，其经配置以接收控制信号P0。在一些实施例中，晶体管T7经配置以导通，进而将在OTP元件AS1与参考电阻器R1a之间所获得的信号传输到闩锁电路631。

在一些实施例中，闩锁电路631可依据在OTP元件AS1与参考电阻器R1a之间所获得的信号而将一可经配置的信号输出到晶体管T1的栅极。换言之，可经配置的信号与OTP元件AS1的状态相关联。OTP元件AS1类似于在图3中的OTP元件AS1，因此省略其详细描述。响应于由闩锁电路631所产生的可经配置的信号，即可导通晶体管T1。

可经配置的参考电阻器单元605可包括OTP元件AS2，其经配置以接收电源信号VDD。OTP元件AS2可连接到参考电阻器R2a。举例来说，参考电阻器R2a可与OTP元件AS2串联。OTP元件AS2可经配置以经由晶体管T8而接收电源信号VDD。晶体管T8具有一栅极，其经配置以接收一控制信号P0。在一些实施例中，晶体管T9耦接在OTP元件AS2与参考电阻器R2a之间。晶体管T9具有一栅极，经配置以接收控制信号P0。

如图6所示，闩锁电路632耦接到OTP元件AS2。闩锁电路632可经由晶体管T10而耦接到OTP元件AS2。意即，晶体管T10可连接在OTP元件AS2与闩锁电路632之间。晶体管T10具有一栅极，其经配置以接收控制信号P0。在一些实施例中，晶体管T10经配置以导通，进而将在OTP元件AS2与参考电阻器R2a之间所获得的信号传输到闩锁电路632。

在一些实施例中，闩锁电路632可依据在OTP元件AS2与参考电阻器R2a之间所获得的信号输出到晶体管T2的栅极。换言之，可经配置的信号与OTP元件AS2的状态相关联。OTP元件AS2类似于在图3中的OTP元件AS2，因此省略其详细描述。响应于由闩锁电路632所产生的可经配置的信号，即可导通晶体管T2。

可经配置的参考电阻器单元605可包括OTP元件AS3，其经配置以接收电源信号VDD。OTP元件AS3可连接到参考电阻器R3a。举例来说，参考电阻器R3a可与OTP元件AS3串联。OTP元件AS3可经配置以经由晶体管T11而接收电源信号VDD。晶体管T11具有一栅极，其经配置以接收一控制信号P0。在一些实施例中，晶体管T12耦接在OTP元件AS3与参考电阻器R3a之间。晶体管T12具有一栅极，经配置以接收控制信号P0。

如图6所示，闩锁电路633耦接到OTP元件AS3。闩锁电路633可经由晶体管T13而耦接到OTP元件AS3。意即，晶体管T13可连接在OTP元件AS3与闩锁电路633之间。晶体管T13具有一栅极，其经配置以接收控制信号P0。在一些实施例中，晶体管T13经配置以导通，进而将在OTP元件AS3与参考电阻器R3a之间所获得的信号传输到闩锁电路633。

在一些实施例中，闩锁电路633可依据在OTP元件AS3与参考电阻器R3a之间所获得的信号输出到晶体管T3的栅极。换言之，可经配置的信号与OTP元件AS3的状态相关联。OTP元件AS3类似于在图3中的OTP元件AS3，因此省略其详细描述。响应于由闩锁电路633所产生的可经配置的信号，即可导通晶体管T3。

可经配置的参考电阻器单元605可包括OTP元件AS4，其经配置以接收电源信号VDD。OTP元件AS4可连接到参考电阻器R4a。举例来说，参考电阻器R4a可与OTP元件AS4串联。OTP元件AS4可经配置以经由晶体管T14而接收电源信号VDD。晶体管T14具有一栅极，其经配置以接收一控制信号P0。在一些实施例中，晶体管T15耦接在OTP元件AS4与参考电阻器R4a之间。晶体管T15具有一栅极，经配置以接收控制信号P0。

如图6所示，闩锁电路634耦接到OTP元件AS4。闩锁电路634可经由晶体管T16而耦接到OTP元件AS4。意即，晶体管T16可连接在OTP元件AS4与闩锁电路634之间。晶体管T16具有一栅极，其经配置以接收控制信号P0。在一些实施例中，晶体管T16经配置以导通，进而将在OTP元件AS4与参考电阻器R4a之间所获得的信号传输到闩锁电路634。

在一些实施例中，闩锁电路634可依据在OTP元件AS4与参考电阻器R4a之间所获得的信号输出到晶体管T4的栅极。换言之，可经配置的信号与OTP元件AS4的状态相关联。OTP元件AS4类似于在图3中的OTP元件AS4，因此省略其详细描述。响应于由闩锁电路634所产生的可经配置的信号，即可导通晶体管T4。

在一些实施例中，OTP元件AS1、AS2、AS3、AS4类似于在图5中的OTP元件AS1，因此省略其详细描述。

在一些实施例中，响应于控制信号P0，晶体管T5、T6、T7、T8、T9、T10、T11、T12、T13、T14、T15、T16可导通，以在节点W产生信号X。在一些实施例中，可经配置的参考电阻器单元605与OTP元件AS1、AS2、AS3、AS4的一状态相关联。借由编程一或多个OTP元件AS1、AS2、AS3、AS4，可调整可经配置的参考电阻器单元605的总电阻。

请参考图6，OTP元件AS1可耦接到导电接触点621，以接收一状态设定信号VB。在图6中的状态设定信号VB可相同于在图5中的状态设定信号VB。在一些实施例中，晶体管T17可耦接在OTP元件AS1与接地之间。晶体管T17具有一栅极，其经配置以接收一控制信号P1。响应于控制信号P1，晶体管T17经配置以导通，以使状态设定信号VB可施加到OTP元件AS1。由于状态设定信号VB施加到OTP元件AS1，所以可改变OTP元件AS1的一状态。换言之，OTP元件AS1可借由状态设定信号VB而进行编程。

在一些实施例中，OTP元件AS2可耦接到导电接触点622，以接收一状态设定信号VB。在图6中的状态设定信号VB可相同于在图5中的状态设定信号VB。在一些实施例中，晶体管T18可耦接在OTP元件AS2与接地之间。晶体管T18具有一栅极，其经配置以接收一控制信号P2。响应于控制信号P2，晶体管T18经配置以导通，以使状态设定信号VB可施加到OTP元件AS2。由于状态设定信号VB施加到OTP元件AS2，所以可改变OTP元件AS2的一状态。换言之，OTP元件AS2可在状态设定信号VB之下进行编程。

在一些实施例中，OTP元件AS3可耦接到导电接触点623，以接收一状态设定信号VB。在图6中的状态设定信号VB可相同于在图5中的状态设定信号VB。在一些实施例中，晶体管T19可耦接在OTP元件AS3与接地之间。晶体管T19具有一栅极，其经配置以接收一控制信号P3。响应于控制信号P3，晶体管T19经配置以导通，以使状态设定信号VB可施加到OTP元件AS3。由于状态设定信号VB施加到OTP元件AS3，所以可改变OTP元件AS3的一状态。换言之，OTP元件AS3可在状态设定信号VB之下进行编程。

在一些实施例中，OTP元件AS4可耦接到导电接触点624，以接收一状态设定信号VB。在图6中的状态设定信号VB可相同于在图5中的状态设定信号VB。在一些实施例中，晶体管T20可耦接在OTP元件AS4与接地之间。晶体管T20具有一栅极，其经配置以接收一控制信号P4。响应于控制信号P4，晶体管T20经配置以导通，以使状态设定信号VB可施加到OTP元件AS4。由于状态设定信号VB施加到OTP元件AS4，所以可改变OTP元件AS4的一状态。换言之，OTP元件AS4可在状态设定信号VB之下进行编程。

依据需要，可经配置的参考电阻器单元605的电阻可借由一或多个OTP元件AS1、AS2、AS3、AS4而进行调整。在一些实施例中，可经配置的参考电阻器单元605包括十五个不同配置，其每一个提供一不同总电阻。可经配置的参考电阻器单元605的详细配置提供在下列的表2之中。行AS1、AS2、AS3、AS4显示相对应的OTP元件的状态，其中“0”表示一未编程状态，而“1”表示一编程状态。该行总电阻显示可经配置的参考电阻器单元605在每一个配置下的总电阻。

表2

在一些实施例中，电阻器R1可为1MΩ，电阻器R2可为2MΩ，电阻器R3可为4MΩ，而电阻器R4可为8MΩ。据此，总电阻可为可变的，介于0.375到8MΩ的范围之间。由于配置16具有一无限数值的一总电阻，因此其通常无法应用于正常状态。据此，总电阻可为可变的，介于0.533到8MΩ的范围之间。再者，在此例中的每一配置的总电阻提供在下列的表2A之中。

表2A

如图6所示，OTP元件AS1、AS2、AS3、AS4并未熔断。图6显示列示在表2及表2A中的配置1。意即，可经配置的参考电阻器单元605可以看作是电阻器R1、R2、R3、R4的并联等效电阻。依据表2A的实施例，可经配置的参考电阻器单元605的总电阻可大约为0.533MΩ。

图6A是例示架构示意图，例示本公开一些实施例的可经配置的参考电阻器单元605a。在图6A中的可经配置的参考电阻器单元605a类似于在图6中的可经配置的参考电阻器单元605，不同于图6A，可经配置的参考电阻器单元605a包括已经编程的OTP元件AS1。

当OTP元件AS1进行编程时，图6A表示列示在表2及表2A中的配置1。意即，在此实施例中，可经配置的参考电阻器单元605a的总电阻可看作是电阻器R2、R3、R4的并联效电阻。依据表2A的实施例，可经配置的参考电阻器单元605a的总电阻可为1.143MΩ。

图7是流程示意图，例示本公开一些实施例用于确定熔丝元件的状态的方法700。举例来说，可利用方法700以确定图2的熔丝元件101的一状态。用于确定在一存储器元件中的一熔丝元件101的状态的方法700可包括步骤701、702、703、704、705、706。在一些实施例中，方法700可借由如图1所示的一系统进行操作。

为了更好的理解，方法700可参考如图2所示的半导体元件(存储器元件)100进行描述。在步骤701中，可提供一存储器元件，该存储器元件包括一输入端子以及一输出端子。在一些实施例中，该存储器元件可包括一或多个单元或是存储器位元。

在步骤702中，一电源信号VDD可施加到该存储器元件的该输入端子。在一些实施例中，该存储器元件可包括一可经配置的参考电阻器单元105以及一熔丝元件101。可经配置的参考电阻器单元105可电性耦接到熔丝元件101。

在步骤703中，响应于该电源信号，一信号X可产生在一节点W处，而节点W位在可经配置的参考电阻器单元105与熔丝元件101之间。在一些实施例中，可经配置的参考电阻器单元105的电阻可超过熔丝元件101的电阻。在另一实施例中，可经配置的参考电阻器单元105可具有比熔丝元件101更较低的一电阻。

在步骤704中，信号X可借由一闩锁电路130而转换成一信号Y。在一些实施例中，闩锁电路130可电性耦接到节点W。在一些实施例中，转换信号的制程可包括将信号反相或是相位移。换言之，信号X可反相成信号Y。信号X可相位移而变成信号Y。在一些实施例中，信号X可与一预定信号进行比较。据此，响应于比较结果，可产生信号Y。在一些实施例中，比较的步骤可借由该闩锁电路而进行。在一些实施例中，该比较的步骤可借由耦接到该存储器元件的一外部系统而进行。

在一些实施例中，依据信号X与该预定信号的比较，逻辑信号Y可在该存储器元件的该输出端子进行输出。当信号X超过该预定信号时，其表示该熔丝元件并未熔断。反之，当信号X并未超过该预定信号时，其表示熔丝元件101已经熔断。

在一些实施例中，由于信号X超过该预定信号，所以闩锁电路130可输出一逻辑高信号Y。反之，当信号X低于该预定信号时，闩锁电路130可输出一逻辑低信号Y。

在步骤705中，评估信号Y可在该存储器元件的该输出端子处获得。

在步骤706中，辨别信号Y以确定该存储器元件是否为冗余。在一些实施例中，可利用熔丝元件101的状态以确定该半导体元件是否为一冗余元件或是一正常元件。在一些实施例中，辨别信号Y的步骤可借由该存储器元件的一外部系统而进行。在一些实施例中，当辨别为逻辑高信号Y时，其表示熔丝元件101为熔断，而逻辑低信号Y表示熔丝元件101为未熔断。

当辨别该信号时，可确定该熔丝元件的状态。据此，可确定该存储器状态(正常或是冗余)。由于改善状态辨别，所以可轻易地解决存储器问题。

虽然已详述本公开及其优点，然而应理解可进行各种变化、取代与替代而不脱离权利要求书所定义的本公开的精神与范围。例如，可用不同的方法实施上述的许多制程，并且以其他制程或其组合替代上述的许多制程。

再者，本申请案的范围并不受限于说明书中所述的制程、机械、制造、物质组成物、手段、方法与步骤的特定实施例。该技艺的技术人士可自本公开的揭示内容理解可根据本公开而使用与本文所述的对应实施例具有相同功能或是达到实质上相同结果的现存或是未来发展的制程、机械、制造、物质组成物、手段、方法、或步骤。据此，此等制程、机械、制造、物质组成物、手段、方法、或步骤包含于本申请案的权利要求书内。

Claims

1.一种半导体电路，用以确定一存储器元件的一熔丝元件的状态，该半导体电路包括：

一可经配置的参考电阻器单元，具有一第一端子以及一第二端子，该第一端子接收一第一电源信号，该第二端子经配置以电性耦接该熔丝元件；以及

一第一闩锁电路，经配置以读取一第一节点的一第一状态信号，而该第一节点位在该可经配置的参考电阻器单元与该熔丝元件之间；

其中该可经配置的参考电阻器单元包括：

一第一电阻器；

一第一晶体管，与该第一电阻器并联；以及

一第一可经配置的单元，连接到该第一晶体管的一栅极，其中该第一可经配置的单元经配置以产生一第一可经配置的信号，进而提供到该该第一晶体管的该栅极。

2.如权利要求1所述的半导体电路，其中该第一可经配置的单元还包括：

一单次可编程元件，经配置以接收一第二电源信号；

一参考电阻器，与该单次可编程元件串联；以及

一第二闩锁电路，经配置以读取在一第二节点处的一第一模式信号，而该第二节点位在该单次可编程元件与该参考电阻器之间，其中该第二闩锁电路经配置以将该第一模式信号转换成该第一可经配置的信号，进而提供到该第一晶体管的该栅极。

3.如权利要求2所述的半导体电路，其中该单次可编程元件包括一反熔丝。

4.如权利要求2所述的半导体电路，其中该可经配置的参考电阻器单元的一电阻值与该单次可编程元件的一状态相关联。

5.如权利要求2所述的半导体电路，其中该第一可经配置的单元还包括：

一第二晶体管，耦接到该单次可编程元件并具有一栅极，该栅极经配置以接收一第一控制信号；以及

一第三晶体管，耦接在该单次可编程元件与该参考电阻器之间，并具有一栅极，该栅极经配置以接收该第一控制信号。

6.如权利要求5所述的半导体电路，其中响应施加到该单次可编程元件的该第二电源信号，该第二晶体管与该第三晶体管经配置以导通，进而在该第二节点处产生该第一模式信号，而该第二节点位在该单次可编程元件与该参考电阻器之间。

7.如权利要求5所述的半导体电路，其中该第一可经配置的单元还包括：

一第四晶体管，耦接在该单次可编程元件与该第二闩锁电路之间；

其中该第四晶体管经配置以将该第一模式信号传输到该第二闩锁电路。

8.如权利要求5所述的半导体电路，其中该第一可经配置的单元还包括：

一第五晶体管，耦接在一第二导电接触点与该单次可编程元件之间，并具有一栅极，该栅极经配置以接收一第二控制信号，其中该第五晶体管经配置以接收来自该第二导电接触点的一第三电源信号；以及

一第六晶体管，耦接在该单次可编程元件与一接地之间，并具有一栅极，该栅极经配置以接收该第二控制信号；

其中响应借由该第二控制信号而导通的该第五晶体管与该第六晶体管，对该单次可编程元件进行编程。

9.如权利要求8所述的半导体电路，还包括：

一第一切换电路，经配置以电性连接该可经配置的参考电阻器单元与该熔丝元件；以及

一第二切换电路，经配置以将该熔丝元件电性耦接导该接地。

10.如权利要求9所述的半导体电路，其中响应施加到该可经配置的参考电阻器单元的该第一端子的该第一电源信号，该第一切换电路与该第二切换电路经配置以建立一第一导电路径，该第一导电路径穿经该可经配置的参考电阻器单元与该熔丝元件而到该接地。

11.如权利要求9所述的半导体电路，还包括：

一第一导电接触点，耦接到该熔丝元件，且经配置以接收一第四电源信号；以及

一第三切换电路，耦接在该第一节点与该接地之间；

其中该第一切换电路、该第二切换电路以及该第三切换电路经配置以建立一第二导电路径，该第二导电路径穿经该熔丝元件而到该接地。

12.如权利要求1所述的半导体电路，还包括：

一第四切换电路，耦接在该可经配置的参考电阻器单元与该第一闩锁电路之间；

其中该第四切换电路经配置以将该第一状态信号传输到该第一闩锁电路，其中该第一闩锁电路经配置以将该第一状态信号转换成一评估信号。

13.一种半导体元件，用于确定一存储器元件的一熔丝元件的状态，该半导体元件包括：

一可经配置的参考电阻器单元，具有一第一端子以及一第二端子，该第一端子接收一第一电源信号，该第二端子经配置以与该熔丝元件电性耦接；

其中该可经配置的参考电阻器单元包括：

一第一电阻器；

一第一晶体管，与该第一电阻器串联；以及

一第一可经配置的单元，连接到该第一晶体管的一栅极，其中该第一可经配置的单元经配置以产生一第一可经配置的信号，进而提供到该第一晶体管的该栅极。

14.如权利要求13所述的半导体元件，其中该第一可经配置的单元包括：

一单次可编程元件，经配置以接收一第二电源信号；

一参考电阻器，与该单次可编程元件串联；以及

一闩锁电路，经配置以读取在一第二节点处的一第一模式信号，而该第二节电点位在该单次可编程元件与该参考电阻器之间，其中该闩锁电路经配置以将该第一模式信号转变成该第一可经配置的信号，而该第一可经配置的信号则传输到该第一晶体管的该栅极。

15.如权利要求14所述的半导体元件，其中该单次可编程元件包括一反熔丝。

16.如权利要求14所述的半导体元件，其中该可经配置的参考电阻器单元的一电阻值与该单次可编程元件的一状态相关联。

17.如权利要求14所述的半导体元件，其中该第一可经配置的单元还包括：

一第二晶体管，耦接到该单次可编程元件，并具有一栅极，该栅极经配置以接收一第一控制信号；以及

18.如权利要求17所述的半导体元件，其中响应施加到该单次可编程元件的该第二电源信号，该第二晶体管与该第三晶体管经配置以导通，进而在该第二节点处产生该第一模式信号，而该第二节点位在该单次可编程元件与该参考电阻器之间。

19.如权利要求17所述的半导体元件，其中该第一可经配置的单元还包括：

一第四晶体管，耦接在该单次可编程元件与该闩锁电路之间；

其中该第四晶体管经配置以将该第一模式信号传输到该闩锁电路。

20.如权利要求17所述的半导体元件，其中该第一可经配置的单元还包括：

一第五晶体管，耦接在该单次可编程元件与一接地之间，并具有一栅极，该栅极经配置以接收一第二控制信号；

其中响应借由该第二控制信号而导通的该第五晶体管，来自一第二导电经触点的一第三电源信号施加在该单次可编程元件上，以便对该单次可编程元件进行编程。