CN102117793B - 电熔丝巨集 - Google Patents

电熔丝巨集 Download PDF

Info

Publication number
CN102117793B
CN102117793B CN2010102872783A CN201010287278A CN102117793B CN 102117793 B CN102117793 B CN 102117793B CN 2010102872783 A CN2010102872783 A CN 2010102872783A CN 201010287278 A CN201010287278 A CN 201010287278A CN 102117793 B CN102117793 B CN 102117793B
Authority
CN
China
Prior art keywords
fuse
resistance
resistor
coupled
sensing unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102872783A
Other languages
English (en)
Other versions
CN102117793A (zh
Inventor
黄睿夫
杨金彬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Priority to CN201310098912.2A priority Critical patent/CN103187097B/zh
Publication of CN102117793A publication Critical patent/CN102117793A/zh
Application granted granted Critical
Publication of CN102117793B publication Critical patent/CN102117793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供一种电熔丝巨集。在一种实施方式中，电熔丝巨集包括至少一个熔丝单元。熔丝单元包括公共节点、传感单元、至少一个熔丝以及开关单元。传感单元具有第一输入端与第二输入端；熔丝耦接于公共节点与传感单元的第一输入端之间，并具有阻值；开关单元耦接于公共节点与传感单元的第二输入端之间；其中开关单元的阻值在普通模式下等效于第一阻值且在检测模式下等效于第二阻值，并且第二阻值高于第一阻值，以及传感单元根据熔丝的阻值与开关单元的阻值产生输出信号，用于指示熔丝是否已熔断。上述电熔丝巨集可在检测模式下提供更严格条件以验证熔丝是否熔断，从而剔除具有临界失败阻值的熔断熔丝，因此改善了DPPM性能而不需要增加检测时间。

Description

电熔丝巨集
技术领域
本发明有关于电熔丝巨集(Electrical programmable fuse macro，eFusemacro)，且特别有关于用于检测模式的严格(serious)条件的电熔丝巨集。
背景技术
电可编程熔丝或称电熔丝，被应用于很多电子装置。电熔丝可通过芯片制造(manufactured)后熔断电熔丝来编程(programmed)。超大规模集成(Very LargeScale Integration，VLSI)硅装置内的电熔丝通常通过在待编程的熔丝上应用相对较大功率(例如，具有足够幅度与持续时间的电流)来编程，从而熔化并分离(separate)熔丝本体材料。从而将电熔丝的阻值自熔断前的低阻值改变为熔断后的高阻值。根据电熔丝的阻值，电熔丝的状态被感测以判断电熔丝是否已熔断，也即电熔丝是熔断的熔丝(已编程)还是自然(natural)熔丝(未编程)。
可编程装置的电熔丝巨集通常由包括至少一个电熔丝单元的链条(chain)或者二维阵列(two-dimensional array)与对应的支持逻辑电路(supporting logiccircuit)组成，其中电熔丝单元包括与编程及其传感电路相关的一个或者多个熔丝。整体上，熔断的熔丝的阻值通常高于未熔断的熔丝的阻值。例如，未熔断的自然熔丝可具有范围自100欧姆(Ω)至1kΩ的阻值，而通常熔断的熔丝可具有范围自5kΩ至10kΩ的阻值。然而，由于制程变动(process variation)、编程功率或者其它原因，有时熔断熔丝的阻值可能低于自然熔丝的阻值，即熔断熔丝的阻值不正常。当具有不正常阻值的熔断熔丝被感测时，将难以辨别熔断熔丝的状态，即具有不正常阻值的熔断熔丝可能被认为是未熔断的熔丝，因此每百万缺陷数(defective parts per million，DPPM)性能变差。
图1A是具有参考电阻器120的熔丝单元100的示意图。熔丝单元100包括熔丝110、参考电阻器(refference resistor)120以及传感单元(sensing unit)130，其中熔丝110耦接于传感单元130与接地端(ground)GND之间，以及参考电阻器120耦接于传感单元130与接地端GND之间。传感单元130感测熔丝110与参考电阻器120的阻值以判断熔丝110是否已熔断，即熔丝110是熔断熔丝还是自然熔丝，其中参考阻值器120的阻值介于熔断熔丝的阻值与自然熔丝的阻值之间。然而，若由于制程变动或者其它原因，熔丝110的阻值非常接近于参考电阻器120的阻值，传感单元130的判断可能是错误的，即熔丝110是具有临界失败阻值(marginal fail resistance)的熔断熔丝，临界失败阻值的熔断熔丝是阻值接近于参考电阻器的阻值的不正常熔断熔丝。
图1B是不使用参考电阻器的熔丝单元200的示意图。熔丝单元200包括熔丝210、N型金属氧化物半导体晶体管(NMOS)220、P型金属氧化物半导体晶体管(PMOS)230以及缓冲器(buffer)240。熔丝210耦接于接地端GND与NMOS 220之间，以及NMOS 220耦接于熔丝210与节点N1之间。PMOS 230的漏极耦接于电压VCC且PMOS 230的源极耦接于节点N1，其中节点N1耦接于NMOS 220与缓冲器240之间，具有较长长度的PMOS 230可运作为电阻器。NMOS 220可运作为受信号RD控制的开关，其中，当熔丝210的状态被读取或者感测时，信号RD产生。当NMOS 220导通时，缓冲器240自节点N1接收电压且通过判断节点N1的电压是否超过缓冲器240的触发点(trigger point)，提供输出信号Sout以指示熔丝210是否熔断。然而，一旦熔丝210的阻值由于制程变动而变得不正常，节点N1的电压可能影响缓冲器240的判断，因此，可能会获得错误的输出信号Sout。
发明内容
有鉴于此，本发明特提供以下技术方案：
在本发明的一种实施方式中，一种电熔丝巨集，包括至少一个熔丝单元。熔丝单元包括公共节点、传感单元、至少一个熔丝以及开关单元。传感单元具有第一输入端与第二输入端；熔丝耦接于公共节点与传感单元的第一输入端之间，并具有阻值；开关单元耦接于公共节点与传感单元的第二输入端之间；其中开关单元的阻值在普通模式下等效于第一阻值且在检测模式下等效于第二阻值，并且第二阻值高于第一阻值，以及传感单元根据熔丝的阻值与开关单元的阻值产生输出信号，用于指示熔丝是否已熔断。
在本发明的另一种实施方式中，一种电熔丝巨集，包括至少一个熔丝单元。熔丝单元包括：第一公共节点、第二公共节点、至少一个熔丝以及判断单元。第一公共节点提供第一参考电压；第二公共节点提供第二参考电压；熔丝耦接于第一公共节点；判断单元耦接于熔丝与第二公共节点之间，根据普通模式下的第一条件与检测模式下的第二条件产生输出信号，用来指示熔丝是否已熔断。
在本发明的又一种实施方式中，一种电熔丝巨集包括至少一个熔丝单元。熔丝单元包括公共节点、至少一个熔丝以及判断单元。公共节点提供参考电压；熔丝具有第一端与第二端，其中第一端耦接于公共节点；判断单元耦接于公共节点与熔丝的第二端之间，判断单元根据普通模式下的第一条件与检测模式下的第二条件产生输出信号，用于指示熔丝是否熔断。
上述电熔丝巨集可在检测模式下提供更严格条件以验证熔丝是否熔断，从而剔除具有临界失败阻值的熔断熔丝，因此改善了DPPM性能而不需要增加检测时间。
附图说明
图1A是根据现有技术的带参考电阻器的熔丝单元的示意图。
图1B是根据现有技术的不带参考电阻器的熔丝单元的示意图。
图2是IC的方块示意图。
图3是根据本发明的一种实施方式的熔丝单元的示意图。
图4A是根据本发明的另一种实施方式的熔丝单元的示意图。
图4B是根据本发明的另一种实施方式的熔丝单元的示意图。
图5是根据本发明的另一种实施方式的熔丝单元的示意图。
图6是根据本发明的另一种实施方式的熔丝单元的示意图。
具体实施方式
在说明书和权利要求书中使用了某些词汇来指称特定的元件。本领域的技术人员应可理解，硬件制造商可能会用不同的名词来称呼同样的元件。本说明书和权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书与权利要求中所提及的“包括”是为一种开放式的用语，应解释为“包括但不限于”。另外，“耦接”一词在此包括任何直接或间接的电气连接手段。因此，若文中描述第一装置耦接于第二装置，则代表该第一装置可直接电气连接于该第二装置，或透过其它装置或连接手段间接地电气连接于该第二装置。
图2是集成电路(Integrated Circuit，以下简称为IC)10的方块示意图。IC10包括电熔丝巨集11和逻辑电路12。电熔丝巨集11包括多个熔丝单元13，其中每一熔丝单元13包括至少一个熔丝。每一熔丝单元13可提供输出信号至逻辑电路12，以为后续操作指示熔丝是否已熔断。在电熔丝巨集11编程期间，经过公共节点(common node，图式中以com表示)14提供大电流以熔断电熔丝巨集11中任何指定的熔丝，其中公共节点14可为焊盘(PAD)。电熔丝巨集11编程后，经过公共节点14为后续操作提供参考电压。
在一种实施方式中，熔丝单元可包括：公共节点，用于提供参考电压；具有第一端和第二端的熔丝，其中第一端耦接于公共节点；以及判断单元，耦接于公共节点与熔丝的第二端之间，用于根据普通模式下的第一条件与检测模式下的第二条件来产生输出信号，以指示熔丝是否熔断。在不脱离本发明的精神的前提下，此处包括的熔丝单元与判断单元可实施为其它方式。以下描述的熔丝单元的实施方式仅用于解释本发明的目的，其并非本发明的限制。在本实施方式中，普通模式下的熔丝单元是指熔丝单元有关于IC的正常操作，而检测模式下的熔丝单元是指熔丝单元操作于检测下。
图3是根据本发明的一种实施方式的熔丝单元300的示意图。熔丝单元300包括公共节点310、具有第一端和第二端的熔丝330，其中第一端耦接于公共节点310，以及判断单元30耦接于公共节点310与熔丝330的第二端之间。判断单元30根据普通模式下的第一条件与检测模式下的第二条件来在输出端out产生输出信号Sout，以指示熔丝330是否已熔断。在本实施方式中，判断单元30包括传感单元320与开关单元340。公共节点310用于接收参考电压。在一种实施方式中，公共节点310是IC的焊盘。开关单元340包括耦接于公共节点310的参考电阻器Rref、耦接于参考电阻器Rref与传感单元320的输入端in2之间的验证电阻器Rver，以及与验证电阻器Rref并联的开关350，其中开关350在熔丝单元300的普通模式下导通(tum on)且在熔丝单元300的检测模式下断开(turnoff)。熔丝330耦接于公共节点310与传感单元320的输入端in1之间。当感测到熔丝330的状态是普通模式时，开关350导通。此外，为加速测量，特定电压可预充电(pre-charged)至传感单元320的输入端in1与in2。在本实施方式中，所述特定电压可不同于参考电压。接着，传感单元320的输入端in1可获取熔丝330的电阻对应的电压，以及传感单元320的输入端in2可获取参考电阻器Rref的电阻对应的电压。根据熔丝330的电阻对应的电压与参考电阻器Rref的电阻对应的电压，传感单元320产生输出信号Sout以在普通模式下指示熔丝330是否已熔断。例如，当熔丝330的电阻对应的电压大于参考电阻器Rref的电阻对应的电压时，输出信号Sout可指示熔丝330已熔断。当感测到熔丝330的状态是检测模式时，开关350被断开。类似地，为加速测量，特定电压可预充电至传感单元320的输入端in1与in2。接着，传感单元320的输入端in1可获取熔丝330的电阻对应的电压，以及传感单元320的输入端in2可获取参考电阻器Rref与验证电阻器Rver的等效串联电阻(equivalent series resistance，ESR)对应的电压。根据熔丝330的电阻对应的电压与参考电阻器Rref与验证电阻器Rver的等效串联电阻对应的电压，传感单元320产生输出信号Sout以在检测模式下指示熔丝330是否已熔断。例如，当熔丝330的电阻对应的电压大于参考电阻器Rref与验证电阻器Rver的等效串联电阻对应的电压时，输出信号Sout可指示熔丝330已熔断。与普通模式相比较，使用与参考电阻器Rref相连(associated with)的验证电阻器Rver提供更严格的条件以验证检测模式下的熔丝330，从而剔除(screen out)具有临界失败阻值的熔断熔丝，因此改善了DPPM性能而不需要增加检测时间(testing time)。虽然本实施方式中使用电阻器Rref与Rver，本发明也可使用能提供适当电阻的任何其它组件。
图4A是根据本发明的另一种实施方式的熔丝单元400A的示意图。熔丝单元400A包括公共节点410；具有第一端与第二端的熔丝430，其中第一端耦接于公共节点410；以及判断单元40A，耦接于公共节点410与熔丝430的第二端之间。判断单元40A根据普通模式下的第一条件与检测模式下的第二条件产生输出信号Sout以指示熔丝430是否已熔断。在本实施方式中，判断单元40A包括传感单元420与开关单元440A。与图3的熔丝单元300相比较，图4A的开关单元440A不同于图3的开关单元340。开关单元440A包括耦接于公共节点410的参考电阻器Rref、耦接于公共节点410的验证电阻器Rver、以及耦接于传感单元420的输入端in2的开关450。应可注意到，在本实施方式中，验证电阻器Rver的阻值大于参考电阻器Rref的阻值。此外，开关450被控制以选择性地将参考电阻器Rref或者验证电阻器Rver连接至传感单元420的输入端in2。公共节点410用于接收参考电压。在普通模式下，参考电阻器Rref经过开关450耦接于传感单元420的输入端in2，以及在检测模式下，验证电阻器Rver经过开关450耦接于传感单元420的输入端in2。熔丝430耦接于公共节点410与传感单元420的输入端in1之间。当感测到熔丝430的状态是普通模式时，参考电阻器Rref耦接于传感单元420的输入端in2。此外，为加速测量，特定电压可提前应用于传感单元420的输入端in1与in2。在本实施方式中，所述特定电压可不同于参考电压。接着，传感单元420的输入端in1可获取熔丝430的电阻对应的电压，以及传感单元420的输入端in2可获取参考电阻器Rref的电阻对应的电压。根据熔丝430的电阻对应的电压与参考电阻器Rref的电阻对应的电压，传感单元420产生输出信号Sout以在普通模式下指示熔丝430是否熔断。例如，当熔丝430的电阻对应的电压大于参考电阻器Rref的电阻对应的电压时，输出信号Sout可指示熔丝430已熔断。当感测到熔丝430的状态是检测模式时，验证电阻器Rver耦接于传感单元420的输入端in2。类似地，为加速测量，特定电压也可预充电至传感单元320的输入端in1与in2。在本实施方式中，所述特定电压可不同于参考电压。接着，传感单元420的输入端in1可获取熔丝430的电阻对应的电压，以及传感单元420的输入端in2可获取验证电阻器Rver的电阻对应的电压。根据熔丝430的电阻对应的电压与验证电阻器Rver的电阻对应的电压，传感单元420产生输出信号Sout以在检测模式指示熔丝430是否已熔断。例如，当熔丝430的电阻对应的电压大于验证电阻器Rver的电阻对应的电压时，输出信号Sout可指示熔丝430已熔断。与普通模式相比较，由于验证电阻器Rver的阻值大于参考电阻器Rref的阻值，因此在检测模式下提供更严格的条件以验证熔丝430，从而剔除具有临界失败阻值的熔断熔丝，因此改善了DPPM性能而不需要增加检测时间。虽然本实施方式中使用电阻器Rref与Rver，本发明也可以使用能提供适当电阻的任何其它组件。
图4B是根据本发明的另一种实施方式的熔丝单元400B的示意图。与图4A的开关单元440A相比较，判断单元40B的开关单元440B包括耦接于公共节点410与传感单元420的输入端in2之间的验证电阻器Rver，耦接于公共节点410的参考电阻器Rref，以及耦接于传感单元420的输入端in2与参考电阻器Rref之间的开关460。在本实施方式中，开关460被控制以选择性地将参考电阻器Rref连接至传感单元420的输入端in2，其中熔丝单元400B的开关460在普通模式下导通且在检测模式下断开。当开关460导通时，验证电阻器Rver与参考电阻器Rref并联。当感测到熔丝430的状态为普通模式时，开关460导通。此外，为加速测量，特定电压可提前应用于传感单元420的输入端in1与in2。在本实施方式中，所述特定电压可不同于参考电压。接着，传感单元420的输入端in1可获取熔丝430的电阻对应的电压，以及传感单元420的输入端in2可获取电压参考电阻器Rref与验证电阻器Rver的等效并联电阻(equivalent parallel resistance)对应的电压。根据熔丝430的电阻对应的电压与参考电阻器Rref与验证电阻器Rver的等效并联电阻对应的电压，传感单元420产生输出信号Sout以在普通模式指示熔丝430是否已熔断。例如，当熔丝430的电阻对应的电压大于参考电阻器Rref与验证电阻器Rver的等效并联电阻对应的电压时，输出信号Sout可指示熔丝430已熔断。当感测到熔丝430的状态为检测模式时，开关460断开。类似地，为加速测量，特定电压可提前应用于传感单元420的输入端in1与in2。接着，传感单元420的输入端in1可获取熔丝430的电阻对应的电压，以及传感单元420的输入端in2可获取验证电阻器Rver的电阻对应的电压。根据熔丝430的电阻对应的电压与验证电阻器Rver的电阻对应的电压，传感单元420产生输出信号Sout以在检测模式下指示熔丝430是否已熔断。例如，当熔丝430的电阻对应的电压大于验证电阻器Rver的电阻对应的电压时，输出信号Sout可指示熔丝430已熔断。
由于参考电阻器Rref与验证电阻器Rver的等效并联电阻的阻值小于参考电阻器Rref或者验证电阻器Rver的阻值，在检测模式下单独使用验证电阻器Rver提供更严格的条件以验证的熔丝430，从而剔除具有临界失败阻值的熔断熔丝，因此改善了DPPM性能而不需要增加检测时间。虽然本实施方式中使用电阻器Rref与Rver，本发明也可使用能提供适当电阻的任何其它组件。
在一种实施方式中，熔丝单元可包括：第一公共节点，用于提供第一参考电压；第二公共节点，用于提供第二参考电压；熔丝，耦接于第一公共节点；判断单元，耦接于熔丝与第二公共节点之间，用于根据普通模式下的第一条件与检测模式下的第二条件来产生输出信号以指示熔丝是否已熔断。在不脱离本发明的精神的前提下，此处包括的熔丝单元与判断单元可实施为其它方式。以下描述的熔丝单元的实施方式仅用于解释本发明的目的，其并非本发明的限制。在本实施方式中，普通模式下的熔丝单元是指熔丝单元有关于IC的正常操作，而检测模式下的熔丝单元是指熔丝单元操作于检测下。
图5是根据本发明的另一种实施方式的熔丝单元500的示意图。与图3的熔丝单元300、图4A的熔丝单元400A以及图4B的熔丝单元400B相比较，熔丝单元500的熔丝单元不具有参考电阻器。在本实施方式中，熔丝单元500包括：三个公共节点510、515A与515B，耦接于第一公共节点510(com1)的熔丝530，以及判断单元50，耦接于熔丝530与公共节点515A与515B(com2)之间，根据普通模式下的第一条件与检测模式下的第二条件来产生输出信号Sout指示熔丝530是否熔断。判断单元50可包括两个开关540与550、两个NMOS晶体管(transistor)570与590、两个电阻器单元560与580、以及输出单元520。在本实施方式中，公共节点510用于接收第一参考电压，且公共节点515A与515B用于接收第二参考电压。然而，在其它实施方式中，公共节点515A与515B可接收不同的参考电压。在本实施方式中，第二参考电压不同于第一参考电压。通过开关540与550的不同选择，电阻器单元560与NMOS 570组成普通模式下感测熔丝530的状态(也即未熔断或者已熔断)的第一路径(path)，以及电阻器单元580与NMOS 590组成检测模式下感测熔丝530的状态的第二路径。在本实施方式，每一电阻器单元560与580包括具有较大长度的PMOS，所述PMOS可运作为电阻器，其中电阻器单元580的PMOS的通道长度长于电阻器单元560的PMOS的通道长度，使得电阻器单元580的阻值大于电阻器单元560的阻值。虽然本实施方式中使用PMOS，本发明也可使用能提供适当电阻的任何其它组件。在一种实施方式中，电阻器单元560与580可包括任何具有阻值的装置。在本实施方式中，电阻器单元580的等效阻值大于电阻器单元560的等效阻值。如上所述，NMOS 570与NMOS 590可运作为受信号RD控制的开关，其中，当熔丝530的状态被读取或者感测时，信号RD产生。虽然在本实施方式中以NMOS 570与NMOS 590为例进行说明，然而本发明并不仅限于此。在其它实施方式中，也可以使用其它类型的晶体管，例如，当第一公共节点510(com1)接收的第一参考电压大于公共节点515A与515B(com2)接收的第二参考电压时，也可以使用PMOS晶体管。此外，还可以使用双极晶体管(Bipolar JunctionTransistor，BJT)来代替MOS晶体管。
如图5所示，普通模式下，熔丝530与输出单元520分别经过开关540与开关550耦接于NMOS 570。当NMOS 570导通时，输出单元520的输入端in自节点N2接收电压，由于第一与第二参考电压不相同，使得电阻器单元560、NMOS 570以及熔丝530可组成分压(dividing)路径。因此，输出单元520的输入端in的电压根据流过熔丝530的电流来产生。接着，输出单元520通过判断输出单元520的输入端in的电压是否超过输出单元520的触发点或特定临界值(specific threshold)来提供输出信号Sout以指示熔丝530是否已熔断。在本实施方式中，输出单元520是缓冲器。在一种实施方式中，输出单元520可为反相器(inverter)或者其它装置。此外，检测模式下，熔丝530与输出单元520分别经过开关540与开关550耦接于NMOS 590。类似地，当NMOS 590导通时，由于电阻器单元580、NMOS 590以及熔丝530组成分压路径，输出单元520的输入端in自节点N3接收电压。接着，输出单元520通过判断输出单元520的输入端in的电压是否超过输出单元520的触发点或特定临界值来提供输出信号Sout，以指示熔丝530是否熔断。与普通模式下的第一路径相比较，检测模式下的第二路径的电阻器单元580可提供更严格条件以验证熔丝530，从而剔除具有临界失败阻值的熔断熔丝，因此改善了DPPM性能而不需要增加检测时间。在本实施方式中，当第二参考电压大于第一参考电压时，检测模式下的电阻器单元580的阻值大于普通模式下的电阻器单元560的阻值，以及通过判断输出单元520的输入端in的电压是否超过输出单元520的触发点或特定临界值来输出信号Sout以指示熔丝530是否熔断，然而，视不同需求，本发明也可使用其它变形(variant)。例如，在另一种实施方式中，检测模式下的电阻器单元580的阻值小于普通模式下的电阻器单元560的阻值，此时通过判断输出单元520的输入端in的电压是否小于输出单元520的触发点或特定临界值来输出信号Sout以指示熔丝530是否熔断。
图6是根据本发明的另一种实施方式的熔丝单元600的示意图，其中熔丝单元600的熔丝单元不具有参考电阻器。在本实施方式中，熔丝单元600包括：两个公共节点610与615，耦接于第一公共节点610(com1)的熔丝630，以及判断单元620，耦接于熔丝630与公共节点615(com2)之间，根据普通模式下的第一条件与检测模式下的第二条件来产生输出信号Sout以指示熔丝630是否熔断。判断单元620包括电阻器单元640、NMOS 650、两个开关626与628以及两个输出单元622与624。公共节点610用于接收第一参考电压，以及公共节点615用于接收第二参考电压。在本实施方式中，第二参考电压不同于第一参考电压。在本实施方式中，电阻器单元640包括具有较大长度的PMOS，所述PMOS可运作为电阻器。虽然本实施方式中使用PMOS，本发明也可使用能提供适当电阻的任何其它组件。在一种实施方式中，电阻器单元640可包括任何具有电阻的装置。如上所述，NMOS 650可运作为受信号RD控制的开关，其中当熔丝630的状态被读取或者感测时，信号RD产生。虽然在本实施方式中以NMOS 650为例进行说明，然而本发明并不仅限于此。在其它实施方式中，也可以使用其它类型的晶体管。例如，当第一公共节点610(com1)接收的第一参考电压大于公共节点615(com2)接收的第二参考电压时，也可以使用PMOS晶体管。此外，还可以使用双极晶体管来代替MOS晶体管。当NMOS 650导通时，由于第一与第二参考电压不相同，因此电阻器单元640、NMOS 650以及熔丝630可组成分压路径，故节点N4处产生电压。因此，节点N4的电压根据流过熔丝630的电流而产生。通过开关626与628的不同选择，普通模式下输出单元622提供输出信号Sout来指示熔丝630的状态(也即未熔断或者已熔断)，以及检测模式下输出单元624提供输出信号Sout来指示熔丝630的状态。在本实施方式中，判断单元620是一种实例，其并非本发明的限制。此外，在本实施方式中，每一输出单元622与624是缓冲器。应可注意，在本实施方式中，输出单元622与624的触发点或者临界值可不同。例如，若公共节点610提供的第一参考电压(例如0V)低于公共节点615提供的第二参考电压(例如1V)，则输出单元624的触发点高于输出单元622的触发点，从而剔除具有临界失败的熔断熔丝。因此，检测模式下，不正常熔断熔丝不能在节点N4获取超出输出单元624的触发点的电压，因此，不正常熔断熔丝被剔除，并可避免后续的错误操作。此外，若公共节点610提供的第一参考电压高于公共节点615提供的第二参考电压，则输出单元624的触发点低于输出单元622的触发点。因此，判断单元620可提供检测模式下的更严格条件以验证熔丝630，从而剔除具有临界失败阻值的熔断熔丝，因此改善了DPPM性能而不需要增加检测时间。
尽管本发明是以上述较佳实施方式为例进行描述，应可理解，本发明并不仅限于此。本领域的技术人员根据本发明的精神所做的等效变化与修饰，均应涵盖权利要求的范围内。本发明的权利范围应以权利要求书为准。

Claims (9)

1.一种电熔丝巨集，包括：
至少一个熔丝单元，该熔丝单元包括：
公共节点；
传感单元，具有第一输入端与第二输入端；
至少一个熔丝，耦接于该公共节点与该传感单元的该第一输入端之间，该熔丝具有阻值；以及
开关单元，耦接于该公共节点与该传感单元的该第二输入端之间；
其中该开关单元的阻值在普通模式下等效于第一阻值且在检测模式下等效于第二阻值，并且该第二阻值高于该第一阻值，以及
其中该传感单元根据该熔丝的阻值与该开关单元的阻值产生输出信号，该输出信号用于指示该熔丝是否已熔断。
2.根据权利要求1所述的电熔丝巨集，其特征在于，该开关单元包括：
参考电阻器，耦接于该公共节点；
验证电阻器，耦接于该参考电阻器与该传感单元的该第二输入端之间；以及
开关，与该验证电阻器并联，其中在该普通模式该开关导通以及在该检测模式该开关断开。
3.根据权利要求2所述的电熔丝巨集，其特征在于，该第一阻值等于该参考电阻器的阻值，以及该第二阻值等于该参考电阻器和该验证电阻器的等效串联电阻。
4.根据权利要求1所述的电熔丝巨集，其特征在于，该开关单元包括：
参考电阻器，耦接于该公共节点；
验证电阻器，耦接于该公共节点；以及
开关，选择性地将该参考电阻器或者该验证电阻器耦接于该传感单元的该第二输入端。
5.根据权利要求4所述的电熔丝巨集，其特征在于，在该普通模式下，该参考电阻器经过该开关耦接于该传感单元的该第二输入端，以及在该检测模式下，该验证电阻器经过该开关耦接于该传感单元的该第二输入端。
6.根据权利要求4所述的电熔丝巨集，其特征在于，该第一阻值等于该参考电阻器的阻值，以及该第二阻值等于该验证电阻器的阻值。
7.根据权利要求1所述的电熔丝巨集，其特征在于，该开关单元包括：
验证电阻器，耦接于该公共节点与该传感单元的该第二输入端之间；
参考电阻器，耦接于该公共节点；以及
开关，选择性地将该参考电阻器耦接于该传感单元的该第二输入端。
8.根据权利要求7所述的电熔丝巨集，其特征在于，在该普通模式，该参考电阻器经过该开关耦接于该传感单元的该第二输入端，以及在该检测模式，该参考电阻器未耦接于该传感单元的该第二输入端。
9.根据权利要求7所述的电熔丝巨集，其特征在于，该第一阻值等于该参考电阻器和该验证电阻器的等效并联电阻，以及该第二阻值等于该验证电阻器的阻值。
CN2010102872783A 2010-01-06 2010-09-17 电熔丝巨集 Active CN102117793B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310098912.2A CN103187097B (zh) 2010-01-06 2010-09-17 电熔丝巨集

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/683,101 2010-01-06
US12/683,101 US8143902B2 (en) 2010-01-06 2010-01-06 eFuse macro

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310098912.2A Division CN103187097B (zh) 2010-01-06 2010-09-17 电熔丝巨集

Publications (2)

Publication Number Publication Date
CN102117793A CN102117793A (zh) 2011-07-06
CN102117793B true CN102117793B (zh) 2013-05-01

Family

ID=44216478

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201310098912.2A Active CN103187097B (zh) 2010-01-06 2010-09-17 电熔丝巨集
CN2010102872783A Active CN102117793B (zh) 2010-01-06 2010-09-17 电熔丝巨集

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201310098912.2A Active CN103187097B (zh) 2010-01-06 2010-09-17 电熔丝巨集

Country Status (3)

Country Link
US (2) US8143902B2 (zh)
CN (2) CN103187097B (zh)
TW (2) TWI518696B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI125404B (fi) * 2011-04-21 2015-09-30 Abb Oy Järjestely sulakkeen valvomiseksi
US8817517B2 (en) * 2011-12-30 2014-08-26 Fairchild Semiconductor Corporation One-time programmable fuse read
CN104458048B (zh) * 2013-09-25 2018-10-12 联想(北京)有限公司 一种温度检测方法、装置、电路以及一种电子设备
CN104751895B (zh) * 2013-12-31 2018-08-10 中芯国际集成电路制造(上海)有限公司 存储器、电熔丝存储阵列的检测电路及方法
CN104749485B (zh) * 2015-04-17 2017-12-12 江苏智光创业投资有限公司 保险丝用电负载智能指示装置
CN105185410B (zh) * 2015-08-14 2019-04-12 武汉新芯集成电路制造有限公司 阻值可变的参考单元
CN106443399B (zh) * 2016-09-08 2020-11-13 上海华岭集成电路技术股份有限公司 一种防止芯片熔丝误熔断的方法
CN106708155B (zh) * 2016-11-22 2017-12-26 成都芯源系统有限公司 集成电路及其电路特性调节方法
CN106771612B (zh) * 2016-11-23 2019-07-23 上海华力微电子有限公司 一种基于理想电阻的可熔断电阻验证系统及方法
US20200264225A1 (en) * 2017-12-13 2020-08-20 Mitsubishi Electric Corporation Noise detection circuit
CN110136768A (zh) * 2019-04-08 2019-08-16 苏州汇峰微电子有限公司 一种使用存储器的模式寄存器命令编程反熔丝的方法
US10734991B1 (en) * 2019-07-02 2020-08-04 Nanya Technology Corporation Voltage switching device, integrated circuit device and voltage switching method
US10885998B1 (en) * 2019-11-12 2021-01-05 Micron Technology, Inc. Differential fuse-readout circuit for electronic devices
US20230197149A1 (en) * 2021-12-16 2023-06-22 Bae Systems Information And Electronic Systems Integration Inc. Radiation hardened e-fuse macro

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012211A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体集積回路
US7136322B2 (en) 2004-08-05 2006-11-14 Analog Devices, Inc. Programmable semi-fusible link read only memory and method of margin testing same
JP4828835B2 (ja) 2005-02-09 2011-11-30 ルネサスエレクトロニクス株式会社 半導体製品の製造方法
US7426142B1 (en) * 2005-05-05 2008-09-16 Cypress Semiconductor Corporation Device and method for sensing programming status of non-volatile memory elements
JP2006339290A (ja) 2005-05-31 2006-12-14 Nec Electronics Corp ヒューズ切断テスト回路及びヒューズ切断テスト方法並びに半導体回路
US7224633B1 (en) * 2005-12-08 2007-05-29 International Business Machines Corporation eFuse sense circuit
US7321522B2 (en) * 2006-05-05 2008-01-22 International Business Machines Corporation Securing an integrated circuit
US7307911B1 (en) * 2006-07-27 2007-12-11 International Business Machines Corporation Apparatus and method for improving sensing margin of electrically programmable fuses
US7489572B2 (en) * 2007-01-12 2009-02-10 International Business Machines Corporation Method for implementing eFuse sense amplifier testing without blowing the eFuse
US7501879B1 (en) * 2007-03-13 2009-03-10 Xilinx, Inc. eFuse resistance sensing scheme with improved accuracy
US20090079439A1 (en) * 2007-09-20 2009-03-26 United Microelectronics Corp. Efuse system and testing method thereof

Also Published As

Publication number Publication date
TW201124993A (en) 2011-07-16
TW201440064A (zh) 2014-10-16
US20120146664A1 (en) 2012-06-14
TWI451426B (zh) 2014-09-01
US20110163758A1 (en) 2011-07-07
US8143902B2 (en) 2012-03-27
CN103187097A (zh) 2013-07-03
US9171639B2 (en) 2015-10-27
CN102117793A (zh) 2011-07-06
TWI518696B (zh) 2016-01-21
CN103187097B (zh) 2016-05-18

Similar Documents

Publication Publication Date Title
CN102117793B (zh) 电熔丝巨集
US7629802B2 (en) Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination
US4896055A (en) Semiconductor integrated circuit technology for eliminating circuits or arrays having abnormal operating characteristics
US7573273B2 (en) Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit
US4480199A (en) Identification of repaired integrated circuits
US8058921B2 (en) Fuse circuits
JP2000011684A (ja) 入力保護回路、アンチフューズアドレス検出回路および半導体集積回路装置
EP2132874B1 (en) Method and device for programming anti-fuses
US7616417B2 (en) Semiconductor device including protection circuit and switch circuit and its testing method
US7622940B2 (en) Semiconductor device having contact failure detector
US8213256B2 (en) Anti-fuse circuit and semiconductor integrated circuit including the same
JP2007158104A (ja) ヒューズ回路を有する半導体集積回路及びその製造方法
JP2003023085A (ja) 半導体集積回路
US20100164604A1 (en) Fuse circuit and layout designing method thereof
JPH10256486A (ja) 半導体入力回路
CN115373462A (zh) 芯片修调检测电路及其芯片、电子设备
US8749298B2 (en) Anti-fuse circuit
US7710142B2 (en) Semiconductor integrated circuit
KR20120006706A (ko) 퓨즈 테스트 회로
EP0846371A1 (en) Cmos buffer circuit having power-down feature
KR100361531B1 (ko) 리페어 회로
JP2012173056A (ja) 半導体集積回路及び故障検出方法
KR20100099886A (ko) 병렬 연결 안티퓨즈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant