TWI518696B - 電熔絲巨集 - Google Patents

電熔絲巨集 Download PDF

Info

Publication number
TWI518696B
TWI518696B TW103123575A TW103123575A TWI518696B TW I518696 B TWI518696 B TW I518696B TW 103123575 A TW103123575 A TW 103123575A TW 103123575 A TW103123575 A TW 103123575A TW I518696 B TWI518696 B TW I518696B
Authority
TW
Taiwan
Prior art keywords
unit
fuse
resistor
coupled
voltage
Prior art date
Application number
TW103123575A
Other languages
English (en)
Other versions
TW201440064A (zh
Inventor
黃睿夫
楊金彬
Original Assignee
聯發科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 聯發科技股份有限公司 filed Critical 聯發科技股份有限公司
Publication of TW201440064A publication Critical patent/TW201440064A/zh
Application granted granted Critical
Publication of TWI518696B publication Critical patent/TWI518696B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18—Auxiliary circuits, e.g. for writing into memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Description

電熔絲巨集
本發明有關於電熔絲巨集(Electrical programmable fuse，eFuse)，且特別有關於用於檢測模式之嚴格(serious)條件之電熔絲巨集。
電可程式化熔絲或稱電熔絲，被應用於很多電子裝置。電熔絲可藉由晶片製造(manufactured)後熔斷電熔絲來程式化(programmed)。超大規模積體(Very Large Scale Integration，VLSI)矽裝置內之電熔絲通常藉由在待程式化之熔絲上應用相對較大的功率(例如，具有足夠幅度及持續時間之電流)來程式化，從而熔化並分離(separate)熔絲本體材料。此舉將電熔絲之阻值自熔斷前之低阻值改變為熔斷後之高阻值。根據電熔絲之阻值，電熔絲之狀態被感測以判斷電熔絲是否已熔斷，亦即電熔絲是熔斷之熔絲(已程式化)還是自然(natural)熔絲(未程式化)。
可程式化裝置之電熔絲巨集通常由包含至少一電熔絲單元之鏈條(chain)或者二維陣列(two-dimensional array)及對應的支援邏輯電路(supporting logic circuit)組成，其中電熔絲單元包含與程式化及其傳感電路相關之一個或者多個熔絲。整體上，熔斷之熔絲之阻值通常高於未熔斷之熔絲之阻 值。舉例而言，未熔斷之自然熔絲可具有範圍自100歐姆(Ω)至1kΩ之阻值，而通常熔斷之熔絲可具有範圍自5kΩ至10kΩ之阻值。然而，由於製程變動(process variation)、程式化功率或者其他原因，有時熔斷熔絲之阻值可能低於自然熔絲之阻值，亦即，熔斷熔絲之阻值不正常。當具有不正常阻值之熔斷熔絲被感測時，將難以辨別熔斷熔絲之狀態，亦即，具有不正常阻值之熔斷熔絲可能被認為是未熔斷之熔絲，因此每百萬缺陷數(defective parts per million，DPPM)性能變差。
第1A圖係具有參考電阻器120之熔絲單元100之示意圖。熔絲單元100包含熔絲110、參考電阻器(reference resistor)120以及傳感單元(sensing unit)130，其中熔絲110耦接於傳感單元130與接地端(ground)GND之間，以及參考電阻器120耦接於傳感單元130與接地端GND之間。傳感單元130感測熔絲110及參考電阻器120之阻值以判斷熔絲110是否已熔斷，亦即，熔絲110是熔斷熔絲還是自然熔絲，其中參考阻值器120之阻值介於熔斷熔絲之阻值與自然熔絲之阻值之間。然而，若由於製程變動或者其他原因，熔絲110之阻值非常接近於參考電阻器120之阻值，傳感單元130之判斷可能是錯誤的，亦即，熔絲110係具有臨界失敗阻值(marginal fail resistance)之熔斷熔絲，臨界失敗阻值之熔斷熔絲係具有接近於參考電阻器之阻值之不正常熔斷熔絲。
第1B圖係不使用參考電阻器之熔絲單元200之示意圖。熔絲單元200包含熔絲210、N型金氧半電晶體(NMOS)220、P型金氧半電晶體(PMOS)230以及緩衝器(buffer)240。 熔絲210耦接於接地端GND與NMOS 220之間，以及NMOS 220耦接於熔絲210與節點N1之間。PMOS 230之汲極耦接於電壓VCC且PMOS 230之源極耦接於節點N1，其中節點N1耦接於NMOS 220與緩衝器240之間，具有較長長度之PMOS 230可運作為電阻器。NMOS 220可運作為受訊號RD控制之開關，其中，當熔絲210之狀態被讀取或者感測時，訊號RD產生。當NMOS 220導通時，緩衝器240自節點N1接收電壓且藉由判斷節點N1之電壓是否超過緩衝器240之觸發點(trigger point)，提供輸出訊號Sout以指示熔絲210是否熔斷。然而，一旦熔絲210之阻值由於製程變動而變得不正常，節點N1之電壓可能影響緩衝器240之判斷，因此，可能會獲得錯誤的輸出訊號Sout。
本發明提供一種電熔絲巨集。上述電熔絲巨集包括至少一熔絲單元。上述熔絲單元包含：一第一公共節點，提供一第一參考電壓；一第二公共節點，提供一第二參考電壓；至少一熔絲，耦接於該第一公共節點；以及一判斷單元，耦接於該熔絲與該第二公共節點之間，根據一普通模式下之一第一條件及一檢測模式下之一第二條件產生一輸出訊號，用來指示該熔絲是否已熔斷。
再者，本發明提供另一種電熔絲巨集。上述電熔絲巨集包括至少一熔絲單元。上述熔絲單元包含：一公共節點，提供一參考電壓；至少一熔絲，具有一第一端及一第二端，其中該第一端耦接於該公共節點；以及一判斷單元，耦接於該公共節點與該熔絲之該第二端之間，根據一普通模式下之一第 一條件及一檢測模式下之一第二條件產生一輸出訊號，用於指示該熔絲是否熔斷。
10‧‧‧積體電路
11‧‧‧電熔絲巨集
12‧‧‧邏輯電路
13、100、200、300、400A、400B、500、600‧‧‧熔絲單元
14、310、410、510、515A、515B、610、615‧‧‧公共節點
30、40A、40B、50、620‧‧‧判斷單元
110、210、330、430、530、630‧‧‧熔絲
120‧‧‧參考電阻器
130、320、420‧‧‧傳感單元
220、570、590、650‧‧‧NMOS
230‧‧‧PMOS
240‧‧‧緩衝器
340、440A、440B‧‧‧開關單元
350、450、460、540、550、626、628‧‧‧開關
520、622、624‧‧‧輸出單元
560、580、640‧‧‧電阻器單元
GND‧‧‧接地端
in1、in2‧‧‧輸入端
N1、N2、N3、N4‧‧‧節點
out‧‧‧輸出端
Rver‧‧‧驗證電阻器
Rref‧‧‧參考電阻器
Sout‧‧‧輸出訊號
第1A圖係根據先前技術之帶參考電阻器之熔絲單元之示意圖；第1B圖係根據先前技術之不帶參考電阻器之熔絲單元之示意圖；第2圖係IC之方塊示意圖；第3圖係根據本發明之一實施例之熔絲單元之示意圖；第4A圖係根據本發明之另一實施例之熔絲單元之示意圖；第4B圖係根據本發明之另一實施例之熔絲單元之示意圖；第5圖係根據本發明之另一實施例之熔絲單元之示意圖；以及第6圖係根據本發明之另一實施例之熔絲單元之示意圖。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出較佳實施例，並配合所附圖式，作詳細說明如下：於說明書及後續的申請專利範圍當中使用了某些詞彙來指稱特定的元件。所屬領域中具有通常知識者應可理解，硬體製造商可能會用不同的名詞來稱呼同樣的元件。本說明書及後續的申請專利範圍並不以名稱的差異來作為區分元件的方式，而是以元件在功能上的差異來作為區分的準則。於 通篇說明書及後續的請求項當中所提及的「包含」係為一開放式的用語，故應解釋成「包含但不限定於」。另外，「耦接」一詞在此係包括任何直接及間接的電氣連接手段。因此，若文中描述一第一裝置耦接於一第二裝置，則代表該第一裝置可直接電氣連接於該第二裝置，或透過其他裝置或連接手段間接地電氣連接至該第二裝置。
第2圖係積體電路(Integrated Circuit，以下簡稱為IC)10之方塊示意圖。IC 10包含電熔絲巨集11及邏輯電路12。電熔絲巨集11包含多個熔絲單元13，其中每一熔絲單元13包含至少一熔絲。每一熔絲單元13可提供輸出訊號至邏輯電路12，以為後續操作指示熔絲是否已熔斷。於電熔絲巨集11程式化期間，經由公共節點(common node，圖式中以com表示)14提供大電流以熔斷電熔絲巨集11中任一指定之熔絲，其中公共節點14可為銲墊(PAD)。電熔絲巨集11程式化之後，經由公共節點14為後續操作提供參考電壓。
於一實施例中，熔絲單元可包含：公共節點，用於提供參考電壓；具有第一端及第二端之熔絲，其中第一端耦接於公共節點；以及判斷單元，耦接於公共節點與熔絲之第二端之間，用於根據普通模式下之第一條件及檢測模式下之第二條件來產生輸出訊號，以指示熔絲是否熔斷。於不脫離本發明之精神之前提下，此處包含之熔絲單元及判斷單元可實施為其他方式。以下描述之熔絲單元之實施例僅用於解釋本發明之目的，其並非本發明之限制。於本實施例中，普通模式下之熔絲單元是指熔絲單元有關於IC之正常操作，而檢測模式下之熔絲 單元是指熔絲單元操作於檢測下。
第3圖係根據本發明之一實施例之熔絲單元300之示意圖。熔絲單元300包含公共節點310、具有第一端及第二端之熔絲330，其中第一端耦接於公共節點310，以及判斷單元30耦接於公共節點310與熔絲330之第二端之間。判斷單元30根據普通模式下之第一條件及檢測模式下之第二條件來於輸出端out產生輸出訊號Sout，以指示熔絲330是否已熔斷。於本實施例中，判斷單元30包含傳感單元320及開關單元340。公共節點310用於接收參考電壓。於一實施例中，公共節點310係IC之銲墊。開關單元340包含耦接於公共節點310之參考電阻器Rref、耦接於參考電阻器Rref與傳感單元320之輸入端in2之間之驗證電阻器Rver，以及與驗證電阻器Rref並聯之開關350，其中開關350於熔絲單元300之普通模式下導通(turn on)且於熔絲單元300之檢測模式下斷開(turn off)。熔絲330耦接於公共節點310與傳感單元320之輸入端in1之間。當感測到熔絲330之狀態係普通模式時，開關350導通。此外，為加速測量，特定電壓可預充電(pre-charged)至傳感單元320之輸入端in1與in2。於本實施例中，所述特定電壓可不同於參考電壓。接著，傳感單元320之輸入端in1可獲取熔絲330之電阻對應之電壓，以及傳感單元320之輸入端in2可獲取參考電阻器Rref之電阻對應之電壓。根據熔絲330之電阻對應之電壓及參考電阻器Rref之電阻對應之電壓，傳感單元320產生輸出訊號Sout以於普通模式下指示熔絲330是否已熔斷。舉例而言，當熔絲330之電阻對應之電壓大於參考電阻器Rref之電阻對應之電壓時，輸出訊號Sout可指示 熔絲330已熔斷。當感測到熔絲330之狀態係檢測模式時，開關350被斷開。類似地，為加速測量，特定電壓可預充電至傳感單元320之輸入端in1與in2。接著，傳感單元320之輸入端in1可獲取熔絲330之電阻對應之電壓，以及傳感單元320之輸入端in2可獲取參考電阻器Rref與驗證電阻器Rver之等效串聯電阻(equivalent series resistance，ESR)對應之電壓。根據熔絲330之電阻對應之電壓及參考電阻器Rref與驗證電阻器Rver之等效串聯電阻對應之電壓，傳感單元320產生輸出訊號Sout以於檢測模式下指示熔絲330是否已熔斷。舉例而言，當熔絲330之電阻對應之電壓大於參考電阻器Rref與驗證電阻器Rver之等效串聯電阻對應之電壓時，輸出訊號Sout可指示熔絲330已熔斷。與普通模式相比較，使用與參考電阻器Rref相連(associated with)之驗證電阻器Rver提供更嚴格之條件以驗證檢測模式下之熔絲330，從而剔除(screen out)具有臨界失敗阻值之熔斷熔絲，因此改善了DPPM性能而不需要增加檢測時間(testing time)。雖然本實施例中使用電阻器Rref及Rver，本發明亦可使用能提供適當電阻之任一其他組件。
第4A圖係根據本發明之另一實施例之熔絲單元400A之示意圖。熔絲單元400A包含公共節點410；具有第一端及第二端之熔絲430，其中第一端耦接於公共節點410；以及判斷單元40A，耦接於公共節點410與熔絲430之第二端之間。判斷單元40A根據普通模式下之第一條件及檢測模式下之第二條件產生輸出訊號Sout以指示熔絲430是否已熔斷。於本實施例中，判斷單元40A包含傳感單元420及開關單元440A。與第3圖 之熔絲單元300相比較，第4A圖之開關單元440A不同於第3圖之開關單元340。開關單元440A包含耦接於公共節點410之參考電阻器Rref、耦接於公共節點410之驗證電阻器Rver、以及耦接於傳感單元420之輸入端in2之開關450。應可注意到，於本實施例中，驗證電阻器Rver之阻值大於參考電阻器Rref之阻值。此外，開關450被控制以選擇性地將參考電阻器Rref或者驗證電阻器Rver連接至傳感單元420之輸入端in2。公共節點410用於接收參考電壓。於普通模式下，參考電阻器Rref經由開關450耦接於傳感單元420之輸入端in2，以及於檢測模式下，驗證電阻器Rver經由開關450耦接於傳感單元420之輸入端in2。熔絲430耦接於公共節點410與傳感單元420之輸入端in1之間。當感測到熔絲430之狀態係普通模式時，參考電阻器Rref耦接於傳感單元420之輸入端in2。此外，為加速測量，特定電壓可提前應用於傳感單元420之輸入端in1及in2。於本實施例中，所述特定電壓可不同於參考電壓。接著，傳感單元420之輸入端in1可獲取熔絲430之電阻對應之電壓，以及傳感單元420之輸入端in2可獲取參考電阻器Rref之電阻對應之電壓。根據熔絲430之電阻對應之電壓及參考電阻器Rref之電阻對應之電壓，傳感單元420產生輸出訊號Sout以於普通模式下指示熔絲430是否熔斷。舉例而言，當熔絲430之電阻對應之電壓大於參考電阻器Rref之電阻對應之電壓時，輸出訊號Sout可指示熔絲430已熔斷。當感測到熔絲430之狀態係檢測模式時，驗證電阻器Rver耦接於傳感單元420之輸入端in2。類似地，為加速測量，特定電壓亦可預充電至傳感單元320之輸入端in1與in2。於本實施例中，所述特定電 壓可不同於參考電壓。接著，傳感單元420之輸入端in1可獲取熔絲430之電阻對應之電壓，以及傳感單元420之輸入端in2可獲取驗證電阻器Rver之電阻對應之電壓。根據熔絲430之電阻對應之電壓及驗證電阻器Rver之電阻對應之電壓，傳感單元420產生輸出訊號Sout以於檢測模式指示熔絲430是否已熔斷。舉例而言，當熔絲430之電阻對應之電壓大於驗證電阻器Rver之電阻對應之電壓時，輸出訊號Sout可指示熔絲430已熔斷。與普通模式相比較，由於驗證電阻器Rver之阻值大於參考電阻器Rref之阻值，因此於檢測模式下提供更嚴格條件以驗證之熔絲430，從而剔除具有臨界失敗阻值之熔斷熔絲，因此改善了DPPM性能而不需要增加檢測時間。雖然本實施例中使用電阻器Rref及Rver，本發明亦可使用能提供適當電阻之任一其他組件。
第4B圖係根據本發明之另一實施例之熔絲單元400B之示意圖。與第4A圖之開關單元440A相比較，判斷單元40B之開關單元440B包含耦接於公共節點410與傳感單元420之輸入端in2之間之驗證電阻器Rver，耦接於公共節點410之參考電阻器Rref，以及耦接於傳感單元420之輸入端in2與參考電阻器Rref之間之開關460。於本實施例中，開關460被控制以選擇性地將參考電阻器Rref連接至傳感單元420之輸入端in2，其中熔絲單元400B之開關460於普通模式下導通且於檢測模式下斷開。當開關460導通時，驗證電阻器Rver與參考電阻器Rref並聯。當感測到熔絲430之狀態為普通模式時，開關460導通。此外，為加速測量，特定電壓可提前應用於傳感單元420之輸入端in1及in2。於本實施例中，所述特定電壓可不同於參考電壓。 接著，傳感單元420之輸入端in1可獲取熔絲430之電阻對應之電壓，以及傳感單元420之輸入端in2可獲取電壓參考電阻器Rref與驗證電阻器Rver之等效並聯電阻(equivalent parallel resistance)對應之電壓。根據熔絲430之電阻對應之電壓及參考電阻器Rref與驗證電阻器Rver之等效並聯電阻對應之電壓，傳感單元420產生輸出訊號Sout以於普通模式指示熔絲430是否已熔斷。舉例而言，當熔絲430之電阻對應之電壓大於參考電阻器Rref與驗證電阻器Rver之等效並聯電阻對應之電壓時，輸出訊號Sout可指示熔絲430已熔斷。當感測到熔絲430之狀態為檢測模式時，開關460斷開。類似地，為加速測量，特定電壓可提前應用於傳感單元420之輸入端in1及in2。接著，傳感單元420之輸入端in1可獲取熔絲430之電阻對應之電壓，以及傳感單元420之輸入端in2可獲取驗證電阻器Rver之電阻對應之電壓。根據熔絲430之電阻對應之電壓及驗證電阻器Rver之電阻對應之電壓，傳感單元420產生輸出訊號Sout以於檢測模式下指示熔絲430是否已熔斷。舉例而言，當熔絲430之電阻對應之電壓大於驗證電阻器Rver之電阻對應之電壓時，輸出訊號Sout可指示熔絲430已熔斷。
由於參考電阻器Rref與驗證電阻器Rver之等效並聯電阻小於參考電阻器Rref或者驗證電阻器Rver之阻值，於檢測模式下單獨使用驗證電阻器Rver提供更嚴格之條件以驗證熔絲430，從而剔除具有臨界失敗阻值之熔斷熔絲，因此改善了DPPM性能而不需要增加檢測時間。雖然本實施例中使用電阻器Rref及Rver，本發明亦可使用能提供適當電阻之任一其他組 件。
於一實施例中，熔絲單元可包含：第一公共節點，用於提供第一參考電壓；第二公共節點，用於提供第二參考電壓；熔絲，耦接於第一公共節點；判斷單元，耦接於熔絲與第二公共節點之間，用於根據普通模式下之第一條件及檢測模式下之第二條件來產生輸出訊號以指示熔絲是否已熔斷。於不脫離本發明之精神之前提下，此處包含之熔絲單元及判斷單元可實施為其他方式。以下描述之熔絲單元之實施例僅用於解釋本發明之目的，其並非本發明之限制。於本實施例中，普通模式下之熔絲單元是指熔絲單元有關於IC之正常操作，而檢測模式下之熔絲單元是指熔絲單元操作於檢測下。
第5圖係根據本發明之另一實施例之熔絲單元500之示意圖。與第3圖之熔絲單元300、第4A圖之熔絲單元400A以及第4B圖之熔絲單元400B相比較，熔絲單元500之熔絲單元不具有參考電阻器。於本實施例中，熔絲單元500包含：三個公共節點510、515A及515B，耦接於第一公共節點510(com1)之熔絲530，以及判斷單元50，耦接於熔絲530與公共節點515A及515B(com2)之間，根據普通模式下之第一條件及檢測模式下之第二條件來產生輸出訊號Sout指示熔絲530是否熔斷。判斷單元50可包含兩個開關540及550、兩個NMOS電晶體(transistor)570及590、兩個電阻器單元560及580、以及輸出單元520。於本實施例中，公共節點510用於接收第一參考電壓，且公共節點515A及515B用於接收第二參考電壓。然而，於其他實施例中，公共節點515A及515B可接收不同之參考電壓。於本實施 例中，第二參考電壓不同於第一參考電壓。藉由開關540及550之不同選擇，電阻器單元560及NMOS 570組成普通模式下感測熔絲530之狀態(亦即未熔斷或者已熔斷)之第一路徑(path)，以及電阻器單元580及NMOS 590組成檢測模式下感測熔絲530之狀態之第二路徑。於本實施例，每一電阻器單元560及580包含具有較大長度之PMOS，所述PMOS可運作為電阻器，其中電阻器單元580之PMOS之通道長度長於電阻器單元560之PMOS之通道長度，使得電阻器單元580之阻值大於電阻器單元560之阻值。雖然本實施例中使用PMOS，本發明亦可使用能提供適當電阻之任一其他組件。於一實施例中，電阻器單元560及580可包含任一具有阻值之裝置。於本實施例中，電阻器單元580之等效阻值大於電阻器單元560之等效阻值。如上所述，NMOS 570及NMOS 590可運作為受訊號RD控制之開關，其中，當熔絲530之狀態被讀取或者感測時，訊號RD產生。雖然於本實施例中以NMOS 570與NMOS 590為例進行說明，然而本發明並不僅限於此。於其他實施例中，亦可使用其他類型之電晶體。例如，當第一公共節點510(com1)接收之第一參考電壓大於公共節點515A及515B(com2)接收之第二參考電壓時，亦可使用PMOS電晶體。此外，亦可使用雙極型電晶體(Bipolar Junction Transistor，BJT)來代替MOS電晶體。
如第5圖所示，普通模式下，熔絲530及輸出單元520分別經由開關540及開關550耦接於NMOS 570。當NMOS 570導通時，輸出單元520之輸入端in自節點N2接收電壓，由於第一及第二參考電壓不相同，使得電阻器單元560、NMOS 570 以及熔絲530可組成分壓(dividing)路徑。因此，輸出單元520之輸入端in之電壓根據流過熔絲530之電流來產生。接著，輸出單元520藉由判斷輸出單元520之輸入端in之電壓是否超過輸出單元520之觸發點或特定臨界值(specific threshold)來提供輸出訊號Sout以指示熔絲530是否已熔斷。於本實施例中，輸出單元520係一緩衝器。於一實施例中，輸出單元520可為反相器(inverter)或者其他裝置。此外，檢測模式下，熔絲530及輸出單元520分別經由開關540及開關550耦接於NMOS 590。類似地，當NMOS 590導通時，由於電阻器單元580、NMOS 590以及熔絲530組成分壓路徑，輸出單元520之輸入端in自節點N3接收電壓。接著，輸出單元520藉由判斷輸出單元520之輸入端in之電壓是否超過輸出單元520之觸發點或特定臨界值來提供輸出訊號Sout，以指示熔絲530是否熔斷。與普通模式下之第一路徑相比較，檢測模式下之第二路徑之電阻器單元580可提供更嚴格條件以驗證熔絲530，從而剔除具有臨界失敗阻值之熔斷熔絲，因此改善了DPPM性能而不需要增加檢測時間。於本實施例中，當第二參考電壓大於第一參考電壓時，檢測模式下之電阻器單元580之阻值大於普通模式下之電阻器單元560之阻值，以及藉由判斷輸出單元520之輸入端in之電壓是否超過輸出單元520之觸發點或特定臨界值來輸出訊號Sout以指示熔絲530是否熔斷，然，視不同需求，本發明亦可使用其他變形(variant)。舉例而言，於另一實施例中，檢測模式下之電阻器單元580之阻值小於普通模式下之電阻器單元560之阻值，此時藉由判斷輸出單元520之輸入端in之電壓是否小於輸出單元 520之觸發點或特定臨界值來輸出訊號Sout以指示熔絲530是否熔斷。
第6圖係根據本發明之另一實施例之熔絲單元600之示意圖，其中熔絲單元600之熔絲單元不具有參考電阻器。於本實施例中，熔絲單元600包含：兩個公共節點610及615，耦接於第一公共節點610(com1)之熔絲630，以及判斷單元620，耦接於熔絲630與公共節點615(com2)之間，根據普通模式下之第一條件及檢測模式下之第二條件來產生輸出訊號Sout以指示熔絲630是否熔斷。判斷單元620包含電阻器單元640、NMOS 650、兩個開關626及628以及兩個輸出單元622及624。公共節點610用於接收第一參考電壓，以及公共節點615用於接收第二參考電壓。於本實施例中，第二參考電壓不同於第一參考電壓。於本實施例中，電阻器單元640包含具有較大長度之PMOS，所述PMOS可運作為電阻器。雖然本實施例中使用PMOS，本發明亦可使用能提供適當電阻之任一其他組件。於一實施例中，電阻器單元640可包含任一具有電阻之裝置。如上所述，NMOS 650可運作為受訊號RD控制之開關，其中當熔絲630之狀態被讀取或者感測時，訊號RD產生。雖然於本實施例中以NMOS 650為例進行說明，然而本發明並不僅限於此。於其他實施例中，亦可使用其他類型之電晶體。例如，當第一公共節點610(com1)接收之第一參考電壓大於公共節點615(com2)接收之第二參考電壓時，亦可使用PMOS電晶體。此外，亦可使用雙極型電晶體來代替MOS電晶體。當NMOS 650導通時，由於第一及第二參考電壓不相同，因此電阻器單元 640、NMOS 650以及熔絲630可組成分壓路徑，故節點N4處產生電壓。因此，節點N4之電壓根據流過熔絲630之電流而產生。藉由開關626及628之不同選擇，普通模式下輸出單元622提供輸出訊號Sout來指示熔絲630之狀態(亦即未熔斷或者已熔斷)，以及檢測模式下輸出單元624提供輸出訊號Sout來指示熔絲630之狀態。於本實施例中，判斷單元620係一實例，其並非本發明之限制。此外，於本實施例中，每一輸出單元622及624係一緩衝器。應可注意，於本實施例中，輸出單元622及624之觸發點或者臨界值可不同。舉例而言，若公共節點610提供之第一參考電壓(例如0V)低於公共節點615提供之第二參考電壓(例如1V)，則輸出單元624之觸發點高於輸出單元622之觸發點，從而剔除具有臨界失敗之熔斷熔絲。因此，檢測模式下，不正常熔斷熔絲不能於節點N4獲取超出輸出單元624之觸發點之電壓，因此，不正常熔斷熔絲被剔除，並可避免後續之錯誤操作。此外，若公共節點610提供之第一參考電壓高於公共節點615提供之第二參考電壓，則輸出單元624之觸發點低於輸出單元622之觸發點。因此，判斷單元620可提供檢測模式下之更嚴格條件以驗證熔絲630，從而剔除具有臨界失敗阻值之熔斷熔絲，因此改善了DPPM性能而不需要增加檢測時間。
儘管本發明以上述較佳實施例為例進行描述，應可理解，本發明並不僅限於此。舉凡熟悉本案之人士援根據本發明之精神所做之等效變化與修飾，皆應涵蓋於後附之申請專利範圍內。本發明之權利範圍應以申請專利範圍為準。
50‧‧‧判斷單元
500‧‧‧熔絲單元
510、515A、515B‧‧‧公共節點
520‧‧‧輸出單元
530‧‧‧熔絲
540、550‧‧‧開關
560、580‧‧‧電阻器單元
570、590‧‧‧NMOS電晶體
GND‧‧‧接地端
N2、N3‧‧‧節點
RD‧‧‧訊號
Sout‧‧‧輸出訊號

Claims (16)

  1. 一種電熔絲巨集，包含：至少一熔絲單元，該熔絲單元包含：一第一公共節點，提供一第一參考電壓；一第二公共節點，提供一第二參考電壓；至少一熔絲，耦接於該第一公共節點；以及一判斷單元，耦接於該熔絲與該第二公共節點之間，根據一普通模式下之一第一條件及一檢測模式下之一第二條件產生一輸出訊號，用來指示該熔絲是否已熔斷。
  2. 如申請專利範圍第1項所述之電熔絲巨集，其中該判斷單元更包含：一第一開關及一第二開關，其中該熔絲耦接於該第一公共節點與該第一開關之間；一第一電阻器單元及一第二電阻器單元，皆耦接於該第二公共節點，其中該第二電阻器單元之阻值高於該第一電阻器單元之阻值，且該熔絲經由該第一開關選擇性地耦接於該第一電阻器單元或者該第二電阻器單元；以及一輸出單元，具有一輸入端，該輸入端經由該第二開關選擇性地耦接於該第一電阻器單元或者該第二電阻器單元，且該輸出單元用於偵測該輸入端接收之一電壓，以根據該普通模式下之該第一條件及該檢測模式下之該第二條件產生該輸出訊號，其中該第一條件指示該熔絲及該輸出單元耦接於該第一電阻器單元，以及該第二條件指示該熔絲及該輸出單元耦接 於該第二電阻器單元。
  3. 如申請專利範圍第2項所述之電熔絲巨集，其中該判斷單元藉由流過該熔絲之一電流來獲得該輸出單元之該輸入端接收之該電壓。
  4. 如申請專利範圍第2項所述之電熔絲巨集，其中該判斷單元更包含：一第一電晶體，耦接於該第一開關與該第一電阻器單元之間；以及一第二電晶體，耦接於該第一開關與該第二電阻器單元之間；其中當該第一電晶體及該第二電晶體導通時，該輸出單元之該輸入端接收之該電壓被偵測。
  5. 如申請專利範圍第2項所述之電熔絲巨集，其中該輸出單元根據該輸出單元之該輸入端接收之該電壓及一觸發點來提供該輸出訊號。
  6. 如申請專利範圍第1項所述之電熔絲巨集，其中該判斷單元包含：一電阻器單元，耦接於該第二公共節點與一節點之間，其中該熔絲耦接於該第一公共節點與該節點之間且該判斷單元經由該節點耦接於該熔絲，以及該判斷單元根據一普通模式下之一第一觸發點及一檢測模式下之一第二觸發點判斷該節點之電壓以產生該輸出訊號。
  7. 如申請專利範圍第6項所述之電熔絲巨集，其中該判斷單元藉由流過該熔絲之一電流來獲得該節點之電壓。
  8. 如申請專利範圍第6項所述之電熔絲巨集，其中當該第二參考電壓高於該第一參考電壓時，該第一觸發點之電壓低於該第二觸發點之電壓，以及當該第二參考電壓低於該第一參考電壓時，該第一觸發點之電壓高於該第二觸發點之電壓。
  9. 如申請專利範圍第6項所述之電熔絲巨集，其中該判斷單元更包含：一電晶體，耦接於該節點與該熔絲之間，其中當該電晶體被導通時，該節點之該電壓被偵測。
  10. 如申請專利範圍第6項所述之電熔絲巨集，其中該判斷單元更包含：一第一輸出單元，於該普通模式下提供該輸出訊號；一第二輸出單元，於該檢測模式下提供該輸出訊號；以及一開關，選擇性地將該第一輸出單元或者該第二輸出單元耦接於該節點。
  11. 如申請專利範圍第10項所述之電熔絲巨集，其中該第一輸出單元接收該節點之電壓並根據該第一觸發點之電壓及該節點之電壓來提供該輸出訊號，以及該第二輸出單元接收該節點之電壓且根據該第二觸發點之電壓及該節點之電壓來提供該輸出訊號。
  12. 一種電熔絲巨集，包含：至少一熔絲單元，該熔絲單元包含：一公共節點，提供一參考電壓；至少一熔絲，具有一第一端及一第二端，其中該第一端耦 接於該公共節點；以及一判斷單元，耦接於該公共節點與該熔絲之該第二端之間，根據一普通模式下之一第一條件及一檢測模式下之一第二條件產生一輸出訊號，用於指示該熔絲是否熔斷。
  13. 如申請專利範圍第12項所述之電熔絲巨集，其中該判斷單元包含：一傳感單元，具有一第一輸入端及一第二輸入端，其中該第一輸入端耦接於該熔絲之該第二端，及該熔絲具有一阻值；以及一開關單元，耦接於該公共節點與該傳感單元之該第二輸入端之間；其中該開關單元之阻值於一普通模式下等效於一第一阻值且於一檢測模式下等效於一第二阻值，以及該第二阻值高於該第一阻值，以及其中該傳感單元根據該熔絲之阻值及該開關單元之阻值產生該輸出訊號以指示該熔絲是否已熔斷。
  14. 如申請專利範圍第13項所述之電熔絲巨集，其中該開關單元包含：一參考電阻器，耦接於該公共節點；一驗證電阻器，耦接於該參考電阻器與該傳感單元之該第二輸入端之間；以及一開關，與該驗證電阻器並聯，其中該開關於該普通模式導通及於該檢測模式斷開。
  15. 如申請專利範圍第13項所述之電熔絲巨集，其中該開關單 元包含：一參考電阻器，耦接於該公共節點；一驗證電阻器，耦接於該公共節點；以及一開關，選擇性地將該參考電阻器或者該驗證電阻器耦接於該傳感單元之該第二輸入端。
  16. 如申請專利範圍第13項所述之電熔絲巨集，其中該開關單元包含：一驗證電阻器，耦接於該公共節點與該傳感單元之該第二輸入端之間；一參考電阻器，耦接於該公共節點；以及一開關，選擇性地將該參考電阻器耦接於該傳感單元之該第二輸入端。
TW103123575A 2010-01-06 2010-09-03 電熔絲巨集 TWI518696B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/683,101 US8143902B2 (en) 2010-01-06 2010-01-06 eFuse macro

Publications (2)

Publication Number Publication Date
TW201440064A TW201440064A (zh) 2014-10-16
TWI518696B true TWI518696B (zh) 2016-01-21

Family

ID=44216478

Family Applications (2)

Application Number Title Priority Date Filing Date
TW103123575A TWI518696B (zh) 2010-01-06 2010-09-03 電熔絲巨集
TW099129821A TWI451426B (zh) 2010-01-06 2010-09-03 電熔絲巨集

Family Applications After (1)

Application Number Title Priority Date Filing Date
TW099129821A TWI451426B (zh) 2010-01-06 2010-09-03 電熔絲巨集

Country Status (3)

Country Link
US (2) US8143902B2 (zh)
CN (2) CN103187097B (zh)
TW (2) TWI518696B (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI125404B (fi) * 2011-04-21 2015-09-30 Abb Oy Järjestely sulakkeen valvomiseksi
US8817517B2 (en) * 2011-12-30 2014-08-26 Fairchild Semiconductor Corporation One-time programmable fuse read
CN104458048B (zh) * 2013-09-25 2018-10-12 联想(北京)有限公司 一种温度检测方法、装置、电路以及一种电子设备
CN104751895B (zh) * 2013-12-31 2018-08-10 中芯国际集成电路制造(上海)有限公司 存储器、电熔丝存储阵列的检测电路及方法
CN104749485B (zh) * 2015-04-17 2017-12-12 江苏智光创业投资有限公司 保险丝用电负载智能指示装置
CN105185410B (zh) * 2015-08-14 2019-04-12 武汉新芯集成电路制造有限公司 阻值可变的参考单元
CN106443399B (zh) * 2016-09-08 2020-11-13 上海华岭集成电路技术股份有限公司 一种防止芯片熔丝误熔断的方法
CN106708155B (zh) * 2016-11-22 2017-12-26 成都芯源系统有限公司 集成电路及其电路特性调节方法
CN106771612B (zh) * 2016-11-23 2019-07-23 上海华力微电子有限公司 一种基于理想电阻的可熔断电阻验证系统及方法
DE112017008189B4 (de) * 2017-12-13 2021-05-12 Mitsubishi Electric Corporation Störungserfassungsschaltung
CN110136768A (zh) * 2019-04-08 2019-08-16 苏州汇峰微电子有限公司 一种使用存储器的模式寄存器命令编程反熔丝的方法
US10734991B1 (en) * 2019-07-02 2020-08-04 Nanya Technology Corporation Voltage switching device, integrated circuit device and voltage switching method
US10885998B1 (en) * 2019-11-12 2021-01-05 Micron Technology, Inc. Differential fuse-readout circuit for electronic devices
US20230197149A1 (en) * 2021-12-16 2023-06-22 Bae Systems Information And Electronic Systems Integration Inc. Radiation hardened e-fuse macro

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006012211A (ja) * 2004-06-22 2006-01-12 Toshiba Corp 半導体集積回路
US7136322B2 (en) * 2004-08-05 2006-11-14 Analog Devices, Inc. Programmable semi-fusible link read only memory and method of margin testing same
JP4828835B2 (ja) 2005-02-09 2011-11-30 ルネサスエレクトロニクス株式会社 半導体製品の製造方法
US7426142B1 (en) * 2005-05-05 2008-09-16 Cypress Semiconductor Corporation Device and method for sensing programming status of non-volatile memory elements
JP2006339290A (ja) * 2005-05-31 2006-12-14 Nec Electronics Corp ヒューズ切断テスト回路及びヒューズ切断テスト方法並びに半導体回路
US7224633B1 (en) * 2005-12-08 2007-05-29 International Business Machines Corporation eFuse sense circuit
US7321522B2 (en) * 2006-05-05 2008-01-22 International Business Machines Corporation Securing an integrated circuit
US7307911B1 (en) * 2006-07-27 2007-12-11 International Business Machines Corporation Apparatus and method for improving sensing margin of electrically programmable fuses
US7489572B2 (en) * 2007-01-12 2009-02-10 International Business Machines Corporation Method for implementing eFuse sense amplifier testing without blowing the eFuse
US7501879B1 (en) * 2007-03-13 2009-03-10 Xilinx, Inc. eFuse resistance sensing scheme with improved accuracy
US20090079439A1 (en) * 2007-09-20 2009-03-26 United Microelectronics Corp. Efuse system and testing method thereof

Also Published As

Publication number Publication date
US8143902B2 (en) 2012-03-27
CN103187097A (zh) 2013-07-03
TW201440064A (zh) 2014-10-16
TWI451426B (zh) 2014-09-01
US9171639B2 (en) 2015-10-27
CN102117793B (zh) 2013-05-01
CN102117793A (zh) 2011-07-06
CN103187097B (zh) 2016-05-18
TW201124993A (en) 2011-07-16
US20120146664A1 (en) 2012-06-14
US20110163758A1 (en) 2011-07-07

Similar Documents

Publication Publication Date Title
TWI518696B (zh) 電熔絲巨集
US7629802B2 (en) Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination
US7307911B1 (en) Apparatus and method for improving sensing margin of electrically programmable fuses
KR20070047788A (ko) 차동 감지 방식을 이용하여 저 전압으로 프로그램 가능한ｅＦＵＳＥ
JP2006197124A (ja) 半導体集積回路
US20100225343A1 (en) Probe card, semiconductor testing device including the same, and fuse checking method for probe card
JP2008277417A (ja) 半導体装置及びその試験方法
US7622940B2 (en) Semiconductor device having contact failure detector
JP2006012211A (ja) 半導体集積回路
US9709620B2 (en) Fuse sense circuit and method
US20070268062A1 (en) Fuse circuit for repair and detection
US9824945B2 (en) Semiconductor device and semiconductor device measuring method
KR102034008B1 (ko) 반도체 집적회로 및 그의 구동방법
US20120008448A1 (en) Anti-fuse circuit and semiconductor integrated circuit including the same
EP0664512B1 (en) Design for testability technique of CMOS and BiCMOS ICs
JP2003023085A (ja) 半導体集積回路
TW200301904A (en) Evaluation circuit for an anti-fuse
US9859177B2 (en) Test method and structure for integrated circuits before complete metalization
JP2006269901A (ja) 半導体集積回路、およびボンディングオプションパッドの検査方法
JP2014033000A (ja) 半導体装置および半導体装置の試験方法
JP2014163851A (ja) オープン検出端子付き半導体集積回路
KR100649827B1 (ko) 입력 보호회로
JP6836271B2 (ja) 半導体装置とその制御方法
JP3644168B2 (ja) 半導体集積回路
KR20120006706A (ko) 퓨즈 테스트 회로