KR20120006706A - 퓨즈 테스트 회로 - Google Patents

퓨즈 테스트 회로 Download PDF

Info

Publication number
KR20120006706A
KR20120006706A KR1020100067320A KR20100067320A KR20120006706A KR 20120006706 A KR20120006706 A KR 20120006706A KR 1020100067320 A KR1020100067320 A KR 1020100067320A KR 20100067320 A KR20100067320 A KR 20100067320A KR 20120006706 A KR20120006706 A KR 20120006706A
Authority
KR
South Korea
Prior art keywords
fuse
resistor
signal
comparison
resistance
Prior art date
Application number
KR1020100067320A
Other languages
English (en)
Other versions
KR101168387B1 (ko
Inventor
이창렬
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020100067320A priority Critical patent/KR101168387B1/ko
Publication of KR20120006706A publication Critical patent/KR20120006706A/ko
Application granted granted Critical
Publication of KR101168387B1 publication Critical patent/KR101168387B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/027—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in fuses
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2229/00—Indexing scheme relating to checking stores for correct operation, subsequent repair or testing stores during standby or offline operation
    • G11C2229/70—Indexing scheme relating to G11C29/70, for implementation aspects of redundancy repair
    • G11C2229/76—Storage technology used for the repair
    • G11C2229/766—Laser fuses

Abstract

본 발명은 퓨즈 저항, 퓨즈 저항을 제 1 기준 저항 및 제 2 기준 저항과 비교하는 비교부, 및 시스템에 저장된 퓨즈 저항의 퓨즈 데이터를 입력받고, 퓨즈 데이터 및 비교부의 출력 신호에 따라 퓨즈 저항의 정상 여부를 판단하기 위한 신호를 출력하는 판단부를 포함하는 퓨즈 테스트 회로를 제공한다.

Description

퓨즈 테스트 회로 {FUSE TEST CIRCUIT}
본 발명은 퓨즈 테스트 회로와 관련된다.
일반적인 퓨즈 회로는 반도체 메모리 장치에도 적용되어 사용될 수 있다.
예를 들어, 퓨즈 회로는 반도체 메모리 장치의 제작 공정이 완료된 후에 불량이 발생한 셀과 리던던시 셀과의 대체하기 위해 사용될 수 있다.
이 경우 반도체 메모리 장치를 포함하는 시스템은 퓨즈 회로를 사용하여 불량이 발생한 셀과의 연결을 차단하고, 리던던시 회로를 사용하여 위 셀을 대체한다.
도 1a는 종래 기술에 따른 퓨즈 회로를 나타낸다.
도 1a를 참고하면, 종래 기술에 따른 퓨즈 회로는 퓨즈 저항 R을 포함한다. 퓨즈 저항 R에는 전류 I가 흐르는데, 레이저를 이용하여 저항 R에 에너지를 가하여 블로잉(Blowing) 시키는 방식을 사용하여 퓨즈 저항 R을 단절시킴으로써 전류 I가 더 이상 흐르지 않도록 한다.
도 1b는 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항의 이상적인 분포를 나타낸다.
도 1b를 참고하면, 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항 R은 연결된 상태일 때 RA 이하의 값을 갖는다. 즉 RA 이하의 값을 가질 때 퓨즈 저항이 연결된 상태로 판단한다.
한편, 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항 R은 단절된 상태일 때 RB 이상의 값을 갖는다. 즉, RB 이상의 값을 가질 때 퓨즈 저항 R이 단절된 상태로 판단한다.
종래 기술에 따른 퓨즈 회로가 정상으로 동작하는지 여부를 판단하기 위해서는 먼저 퓨즈 회로에 과전류 미만의 전류를 흘리면서 퓨즈 저항을 측정하여 그 값이 RA 이하의 값을 가지는지 확인한다. 만약 퓨즈 저항이 RA 이하라면 정상적인 퓨즈 회로이고, 퓨즈 저항이 RA를 초과하면 불량이 발생한 퓨즈 회로이다.
그리고 나서 퓨즈 회로에 과전류 이상의 전류를 흘리면서 퓨즈 저항을 측정한다. 그 값이 RB 이상의 값을 가지는지 확인한다. 만약 퓨즈 저항이 RB 이상이라면 정상적인 퓨즈 회로이고, 퓨즈 저항이 RB 미만이라면 불량이 발생한 퓨즈 회로이다.
도 2는 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항의 실제 분포를 나타낸다.
도 2를 참고하면, 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항은 도 1b와 달리 불량인 퓨즈 저항들을 포함한다.
예를 들어, A 및 B와 같은 경우는 퓨즈 저항이 불량인 대표적인 예이다.
먼저 A의 경우 퓨즈 저항이 연결된 상태임에도 불구하고, 퓨즈 저항이 크게 나타나는 경우이다. 예를 들어, 퓨즈 저항에 크랙(Crack)이 발생하거나, 퓨즈 저항에 누설 전류가 발생할 때, 퓨즈 저항이 이 영역에 속하게 된다.
다음으로 B의 경우 퓨즈 저항이 단절된 상태임에도 불구하고, 여전히 전류가 흐르는 경우이다. 예를 들어, 퓨즈 저항에 단절된 후에 다시 재연결 되거나, 불완전하게 단절되어 미세하게 연결된 부분이 있거나, 불완전한 파열(Rupture)이 이루어질 때, 퓨즈 저항이 이 영역에 속하게 된다.
일반적으로 안티 퓨즈는 퓨즈의 양단에 고전압을 인가하여 게이트 옥사이드(Gate Oxide)를 터트림과 동시에 게이트 폴리 실리콘(Gate poly silicon) 물질을 순간적으로 녹여서 재 연결시키는 과정을 거치며, 이 일련의 과정을 파열(Rupture) 라고 표현한다.
이러한 파열 과정 이후에 퓨즈의 상태는 고저항에서 저저항 상태로 바뀌게 된다. 즉, 반도체 메모리 방치에서 사용되는 퓨즈는 레이저를 이용하여 블로잉 시키는 것을 의미한다. 블로잉 이전에는 저저항 상태, 블로잉 이후에는 고저항 상태로 바뀌게 된다. 그리고, 안티 퓨즈는 퓨즈 저항을 고전압으로 파열시키는 것으로, 파열 과정 이전에는 고저항 상태, 파열 과정 이후에는 저저항 상태로 바뀌게 된다.
이처럼 퓨즈 저항이 A 및 B 영역에 분포하게 되면, 연결 또는 단절 상태가 아닌 불완전한 영역에 속하기 때문에 퓨즈 회로와 연결된 회로들이 정확하게 동작할 수 없게 된다. 따라서 퓨즈 저항이 이 영역에 속하는 퓨즈 회로를 테스트하여, 불량인 퓨즈 회로를 검출해 낼 필요가 있다.
본 발명은 퓨즈 회로를 사용하는 시스템에서 퓨즈 회로에 포함된 퓨즈 저항을 단절 또는 연결 상태로 설정하였을 때, 퓨즈 저항이 설정대로 단절 또는 연결되었는지 여부를 테스트하는 기술과 관련된다.
본 발명은 퓨즈 저항, 퓨즈 저항을 제 1 기준 저항 및 제 2 기준 저항과 비교하는 비교부, 및 시스템에 저장된 퓨즈 저항의 퓨즈 데이터를 입력받고, 퓨즈 데이터 및 비교부의 출력 신호에 따라 퓨즈 저항의 정상 여부를 판단하기 위한 신호를 출력하는 판단부를 포함하는 퓨즈 테스트 회로를 제공한다.
본 발명은 퓨즈 회로를 테스트하여 시스템에서 설정한 퓨즈 저항의 상태대로 실제 퓨즈 저항이 설정되었는지 여부를 테스트할 수 있다.
또한 본 발명은 퓨즈 저항이 연결 또는 단절 상태가 아닌 상태에 있는 불량 퓨즈 회로를 검출해 낼 수 있다.
도 1a는 종래 기술에 따른 퓨즈 회로를 나타낸다.
도 1b는 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항의 이상적인 분포를 나타낸다.
도 2는 종래 기술에 따른 퓨즈 회로에 포함된 퓨즈 저항의 실제 분포를 나타낸다.
도 3은 본 발명의 실시예에 따른 퓨즈 회로에 포함된 퓨즈 저항의 분포를 나타낸다.
도 4는 본 발명의 실시예에 따른 퓨즈 테스트 회로를 나타내는 다이어그램이다.
도 5는 본 발명의 실시예에 따른 퓨즈 테스트 회로에 포함된 비교부의 회로도이다.
도 6은 본 발명의 실시예에 따른 퓨즈 테스트 회로에 포함된 판단부의 회로도이다.
아래에서는 도면을 참고하여 본 발명의 실시예를 구체적으로 살펴본다.
도 3은 본 발명의 실시예에 따른 퓨즈 회로에 포함된 퓨즈 저항의 분포를 나타낸다.
도 3을 참고하면, 본 발명의 실시예에 따른 퓨즈 회로에 포함된 퓨즈 저항은 RL 이하인 R1 구간, RL보다 크고 RM 이하인 R2 구간, RM보다 크고 RH 이하인 R3 구간, RH보다 큰 R4 구간에 분포한다. 본 발명의 실시예에서는 편의상 제 1 기준 저항 RL보다 제 2 기준 저항 RH이 더 크다고 가정한다.
R1 구간은 퓨즈 저항이 연결된 상태를 나타내고, R4 구간은 퓨즈 저항이 단절된 상태를 나타낸다. 이 경우는 퓨즈 저항이 정상인 상태이다.
R2 구간 및 R3 구간은 퓨즈 저항이 연결되거나 또는 단절되지 않은 상태를 나타낸다. 이 경우는 퓨즈 저항이 불량인 상태이다.
R1 구간에서, 퓨즈 저항은 제 1 기준 저항 RL 이하이다. R1 구간은 퓨즈 저항이 연결된 상태를 나타내고, 전류가 퓨즈 저항을 통해 흐르는 상태이다.
예를 들어, 퓨즈 회로를 포함하는 시스템에서 퓨즈 저항이 연결 상태로 설정되어 있다고 한다. 이 경우 퓨즈 테스트 회로를 사용하여 퓨즈 저항을 테스트한 결과 퓨즈 저항이 R1 구간에 속한다면, 시스템에서 설정한 퓨즈 저항의 상태와 실제 퓨즈 저항의 상태가 일치하므로, 퓨즈 테스트 회로는 퓨즈 회로가 정상이라고 판단할 수 있다.
R2 구간에서, 퓨즈 저항은 제 1 기준 저항 RL보다 크고 제 2 기준 저항 RH보다 작다. 더 상세하게는, 퓨즈 저항은 제 1 기준 저항 RL보다 크고 RM보다 작다.
R2 구간은 퓨즈 저항이 불완전하게 연결된 상태를 나타낸다. 예를 들어, 퓨즈 저항에 크랙이 발생하거나 또는 퓨즈 저항에 누설 전류가 발생하게 되면, 퓨즈 저항은 R2 구간에 속하게 된다.
예를 들어, 퓨즈 회로를 포함하는 시스템에서 퓨즈 저항이 연결 상태로 설정되어 있다고 한다. 이 경우 퓨즈 테스트 회로를 사용하여 퓨즈 저항을 테스트한 결과 퓨즈 저항이 R2 구간에 속한다면, 시스템에서 설정한 퓨즈 저항의 상태와 실제 퓨즈 저항의 상태가 일치하지 않으므로, 퓨즈 테스트 회로는 퓨즈 회로가 불량이라고 판단할 수 있다.
R3 구간에서, 퓨즈 저항은 제 2 기준 저항 RH보다 작고 제 1 기준 저항 RL보다 크다. 더 상세하게는, 퓨즈 저항은 RM보다 크고 제 2 기준 저항 RH보다 작다.
R3 구간은 퓨즈 저항이 불완전하게 단절된 상태를 나타낸다. 예를 들어, 퓨즈 저항이 단절된 후에 다시 연결되거나, 불완전하게 단절되어 일부 연결된 부분이 남아 있거나 또는 불완전한 파열이 이루어지면, 퓨즈 저항은 R3 구간에 속하게 된다.
예를 들어, 퓨즈 회로를 포함하는 시스템에서 퓨즈 저항이 단절 상태로 설정되어 있다고 한다. 이 경우 퓨즈 테스트 회로를 사용하여 퓨즈 저항을 테스트한 결과 퓨즈 저항이 R3 구간에 속한다면, 시스템에서 설정한 퓨즈 저항의 상태와 실제 퓨즈 저항의 상태가 일치하지 않으므로, 퓨즈 테스트 회로는 퓨즈 회로가 불량이라고 판단할 수 있다.
R4 구간에서, 퓨즈 저항은 제 2 기준 저항 RH 이상이다. R4 구간은 퓨즈 저항이 단절된 상태를 나타내고, 전류가 퓨즈 저항을 통해 흐르지 않는 상태이다.
예를 들어, 퓨즈 회로를 포함하는 시스템에서 퓨즈 저항이 단절 상태로 설정되어 있다고 한다. 이 경우 퓨즈 테스트 회로를 사용하여 퓨즈 저항을 테스트한 결과 퓨즈 저항이 R4 구간에 속한다면, 시스템에서 설정한 퓨즈 저항의 상태와 실제 퓨즈 저항의 상태가 일치하므로, 퓨즈 테스트 회로는 퓨즈 회로가 정상이라고 판단할 수 있다.
이처럼, 본 발명의 실시예에 따른 퓨즈 테스트 회로는 퓨즈 회로에 포함된 퓨즈 저항을 측정하고, 그 값과 시스템에 설정된 퓨즈 저항을 비교하여 퓨즈 회로가 정상인지 또는 불량인지 여부를 판단할 수 있다.
특히 본 발명의 실시예에 따른 퓨즈 테스트 회로는 1회의 비교 동작을 통해 퓨즈 저항이 R2 구간 및 R3 구간에 속하는지 여부를 판단하여 퓨즈 회로의 정상/불량 여부를 판단할 수 있는 신호를 출력한다. 아래에서는 본 발명의 실시예에 따른 퓨즈 테스트 회로의 동작을 구체적으로 살펴본다.
도 4는 본 발명의 실시예에 따른 퓨즈 테스트 회로를 나타내는 다이어그램이다.
도 4를 참고하면, 본 발명의 실시예에 따른 퓨즈 테스트 회로는 비교부(100) 및 판단부(200)를 포함한다.
비교부(100)는 퓨즈 저항과 제 1 기준 저항 RL 및 제 2 기준 저항 RH을 비교하여 퓨즈 저항이 도 3에 도시된 퓨즈 저항 분포 중 어느 구간에 속하는지 여부를 알아낸다. 비교부(100)는 1회의 비교 동작을 통해 퓨즈 저항이 도 3에 도시된 퓨즈 저항 분포 중 어느 구간에 속하는지를 알아낼 수 있다.
비교부(100)는 활성화 신호 EN에 의하여 활성화되면 퓨즈 저항과 제 1 기준 저항 RL 및 제 2 기준 저항 RH을 비교한다.
비교부(100)가 퓨즈 저항과 제 1 기준 저항 RL 및 제 2 기준 저항 RH을 비교하는 동작은 동시에 이루어질 수 있다. 즉 비교부(100)는 1회의 비교 동작을 통해 퓨즈 저항이 도 3에 도시된 퓨즈 저항 분포 중 어느 구간에 속하는지를 알아낼 수 있다. 그 결과 비교 동작을 수행하는 횟수가 줄어들기 때문에, 본 발명의 실시예에 따른 퓨즈 테스트 회로는 빠른 속도로 퓨즈 회로를 테스트할 수 있게 된다.
비교부(100)는 퓨즈 저항과 제 1 기준 저항 RL을 비교하고, 그 결과인 제 1 비교 신호 CPR1를 생성하여 출력한다.
예를 들어, 비교부(100)는 퓨즈 저항이 연결된 상태일 경우(퓨즈 저항이 제 1 기준 저항 RL보다 작은 경우) 제 1 비교 신호 CPR1를 하이 레벨로 출력하고, 퓨즈 저항이 연결되지 않은 상태일 경우(퓨즈 저항이 제 1 기준 저항 RL보다 큰 경우) 제 1 비교 신호 CPR1를 로우 레벨로 출력할 수 있다.
비교부(100)는 퓨즈 저항과 제 2 기준 저항 RH을 비교하고, 그 결과인 제 2 비교 신호 CPR2를 생성하여 출력한다.
예를 들어, 비교부(100)는 퓨즈 저항이 단절된 상태일 경우(퓨즈 저항이 제 2 기준 저항 RH보다 큰 경우) 제 2 비교 신호 CPR2를 로우 레벨로 출력하고, 퓨즈 저항이 단절되지 않은 상태일 경우(퓨즈 저항이 제 2 기준 저항 RH보다 작은 경우) 제 2 비교 신호 CPR2를 하이 레벨로 출력할 수 있다.
퓨즈 저항이 R1 구간에 속할 경우, 비교부(100)는 퓨즈 저항이 제 1 기준 저항 RL 및 제 2 기준 저항 RH보다 작다는 것을 파악한다. 비교부(100)는 제 1 비교 신호 CPR1를 하이 레벨로 출력하고, 제 2 비교 신호 CPR2를 하이 레벨로 출력한다.
퓨즈 저항이 R2 구간에 속할 경우, 비교부(100)는 퓨즈 저항이 제 1 기준 저항 RL보다 크고 제 2 기준 저항 RH보다 작다는 것을 파악한다. 비교부(100)는 제 1 비교 신호 CPR1를 로우 레벨로 출력하고, 제 2 비교 신호 CPR2를 하이 레벨로 출력한다.
퓨즈 저항이 R3 구간에 속할 경우, 비교부(100)는 퓨즈 저항이 제 1 기준 저항 RL보다 크고 제 2 기준 저항 RH보다 작다는 것을 파악한다. 비교부(100)는 제 1 비교 신호 CPR1를 로우 레벨로 출력하고, 제 2 비교 신호 CPR2를 하이 레벨로 출력한다.
퓨즈 저항이 R4 구간에 속할 경우, 비교부(100)는 퓨즈 저항이 제 1 기준 저항 RL 및 제 2 기준 저항 RH보다 크다는 것을 파악한다. 비교부(100)는 제 1 비교 신호 CPR1를 로우 레벨로 출력하고, 제 2 비교 신호 CPR2를 로우 레벨로 출력한다.
퓨즈 저항의 크기에 따른 비교부(100)의 출력 신호를 표로 살펴보면 다음의 [표 1]과 같다.
퓨즈 저항의 값 제 1 비교 신호 CPR1 제 2 비교 신호 CPR2 퓨즈 저항의 상태
R1 하이 하이 연결
R2 로우 하이 불완전 연결
R3 로우 하이 불완전 단절
R4 로우 로우 단절
[표 1]을 참고하면, 비교부(100)의 출력 신호가 모두 하이 레벨일 때, 퓨즈 저항의 상태는 연결 상태라는 것을 알 수 있다. 그리고 비교부(100)의 출력 신호가 모두 로우 레벨일 때, 퓨즈 저항의 상태는 단절 상태라는 것을 알 수 있다. 이 경우 판단부(200)는 시스템에서 설정한 퓨즈 데이터와 비교부(100)에서 파악한 퓨즈 저항의 상태가 일치하는지 여부를 판단하여 퓨즈 저항의 정상/불량 여부를 판단할 수 있는 신호를 출력한다.
판단부(200)는 비교부(100)의 출력 신호, 즉 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2와 시스템에서 설정한 퓨즈 저항의 상태를 나타내는 퓨즈 데이터 FD를 입력받는다.
판단부(200)는 퓨즈 저항의 상태가 연결 상태인 경우, 즉 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2가 모두 하이 레벨인 경우와 퓨즈 데이터 FD를 비교한다.
예를 들어, 판단부(200)는 퓨즈 데이터 FD가 연결 상태를 나타낼 경우 퓨즈 회로가 정상인 것으로 판단하는 신호를 출력하고, 퓨즈 데이터 FD가 단절 상태를 나타낼 경우 퓨즈 회로가 불량인 것으로 판단하는 신호를 출력한다.
판단부(200)는 퓨즈 저항의 상태가 단절 상태인 경우, 즉 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2가 모두 로우 레벨인 경우와 퓨즈 데이터 FD를 비교한다.
예를 들어, 판단부(200)는 퓨즈 데이터 FD가 단절 상태를 나타낼 경우 퓨즈 회로가 정상인 것으로 판단하는 신호를 출력하고, 퓨즈 데이터 FD가 연결 상태를 나타낼 경우 퓨즈 회로가 불량인 것으로 판단하는 신호를 출력한다.
판단부(200)는 퓨즈 저항의 상태가 불완전 연결 또는 불완전 단절 상태인 경우, 즉 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2가 로우/하이 레벨인 경우에는 퓨즈 데이터 FD와 비교부(100)의 출력 신호를 비교할 필요도 없이 퓨즈 회로가 불량임을 알 수 있다. 따라서 판단부(200)는 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2로부터 퓨즈 회로가 불량임을 판단할 수 있다.
도 5는 본 발명의 실시예에 따른 퓨즈 테스트 회로에 포함된 비교부(100)의 회로도이다.
도 5를 참고하면, 본 발명의 실시예에 따른 퓨즈 테스트 회로의 비교부(100)는 활성화 신호 EN에 의해 턴 온/턴 오프되는 PMOS 트랜지스터 P1,P2,P3를 포함한다.
PMOS 트랜지스터 P1,P2,P3는 게이트 단자로 활성화 신호 EN가 입력되고, 드레인 단자로 전원 전압 VDD이 공급되며, 소스 단자가 각각 제 1 기준 저항 RL, 퓨즈 저항 RF 및 제 2 기준 저항 RH에 연결된다.
PMOS 트랜지스터 P1,P2,P3는 활성화 신호 EN가 로우 레벨로 입력되면 턴 온되고, 하이 레벨로 입력되면 턴 오프된다.
활성화 신호 EN가 로우 레벨로 입력되어 PMOS 트랜지스터 P1,P2,P3가 턴 온되면, 각 트랜지스터의 소스 단자에 저항의 크기에 대응하는 전압이 유도된다.
PMOS 트랜지스터 P1의 소스 단자에는 제 1 기준 저항 RL에 대응하는 전압이 유도되어 제 1 비교부(110)로 입력된다.
PMOS 트랜지스터 P2의 소스 단자에는 퓨즈 저항 RF에 대응하는 전압이 유도되어 제 1 비교부(110) 및 제 2 비교부(120)로 입력된다.
PMOS 트랜지스터 P3의 소스 단자에는 제 2 기준 저항 RH에 대응하는 전압이 유도되어 제 2 비교부(120)로 입력된다.
제 1 비교부(110)는 제 1 기준 저항 RL에 대응하는 전압과 퓨즈 저항 RF에 대응하는 전압을 입력받아, 이들을 비교한다.
제 1 비교부(110)는 퓨즈 저항 RF이 제 1 기준 저항 RL보다 작으면 제 1 비교 신호 CPR1를 하이 레벨로 출력하고, 퓨즈 저항 RF이 제 1 기준 저항 RL보다 크면 제 1 비교 신호 CPR1를 로우 레벨로 출력한다.
제 2 비교부(120)는 제 2 기준 저항 RH에 대응하는 전압과 퓨즈 저항 RF에 대응하는 전압을 입력받아, 이들을 비교한다.
제 2 비교부(120)는 퓨즈 저항 RF이 제 2 기준 저항 RH보다 작으면 제 2 비교 신호 CPR2를 하이 레벨로 출력하고, 퓨즈 저항 RF이 제 2 기준 저항 RH보다 크면 제 2 비교 신호 CPR2를 로우 레벨로 출력한다.
퓨즈 저항 RF의 크기에 따라 비교부(100)의 출력 신호인 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2의 변화를 살펴보면 다음의 [표 2]와 같다.
퓨즈 저항의 값 제 1 비교 신호 CPR1 제 2 비교 신호 CPR2 퓨즈 저항의 상태
R1 하이 하이 연결
R2 로우 하이 불완전 연결
R3 로우 하이 불완전 단절
R4 로우 로우 단절
[표 2]를 참고하면, 비교부(100)의 출력 신호가 모두 하이 레벨일 때, 퓨즈 저항의 상태는 연결 상태라는 것을 알 수 있다. 그리고 비교부(100)의 출력 신호가 모두 로우 레벨일 때, 퓨즈 저항의 상태는 단절 상태라는 것을 알 수 있다. 이 경우 판단부(200)는 시스템에서 설정한 퓨즈 데이터와 비교부(100)에서 파악한 퓨즈 저항의 상태가 일치하는지 여부를 판단하여 퓨즈 저항의 정상/불량 여부를 판단할 수 있다.
도 6은 본 발명의 실시예에 따른 퓨즈 테스트 회로에 포함된 판단부(200)의 회로도이다.
도 6을 참고하면, 판단부(200)는 논리 소자 XOR 및 인버터 INV를 포함한다.
판단부(200)는 비교부(100)의 출력 신호, 즉 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2와 시스템에서 설정한 퓨즈 저항의 상태를 나타내는 퓨즈 데이터 FD를 입력받는다.
연결 상태를 나타내는 퓨즈 데이터 FD가 로우 레벨이고, 단절 상태를 나타내는 퓨즈 데이터 FD가 하이 레벨이라고 가정한다.
판단부(200)는 퓨즈 저항의 상태가 연결 상태인 경우, 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2를 모두 하이 레벨로 입력받는다.
시스템에 퓨즈 저항이 연결 상태로 설정되어 있으면, 퓨즈 데이터 FD는 로우 레벨이다. 인버터 INV는 퓨즈 데이터 FD를 반전하여 논리 소자 XOR로 출력한다.
그 결과 논리 소자 XOR는 모두 하이 레벨인 신호를 입력받는다. 논리 소자 XOR는 이들을 연산하여 하이 레벨의 판단 신호 RC를 출력한다.
반면 시스템에 퓨즈 저항이 단절 상태로 설정되어 있으면, 퓨즈 데이터 FD는 하이 레벨이다. 인버터 INV는 퓨즈 데이터 FD를 반전하여 논리 소자 XOR로 출력한다.
그 결과 논리 소자 XOR는 하이 레벨과 로우 레벨 신호를 모두 입력받는다. 논리 소자 XOR는 이들을 연산하여 로우 레벨의 판단 신호 RC를 출력한다.
한편 판단부(200)는 퓨즈 저항의 상태가 단절 상태인 경우, 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2를 모두 로우 레벨로 입력받는다.
시스템에 퓨즈 저항이 단절 상태로 설정되어 있으면, 퓨즈 데이터 FD는 하이 레벨이다. 인버터 INV는 퓨즈 데이터 FD를 반전하여 논리 소자 XOR로 출력한다.
그 결과 논리 소자 XOR는 모두 로우 레벨인 신호를 입력받는다. 논리 소자 XOR는 이들을 연산하여 하이 레벨의 판단 신호 RC를 출력한다.
반면 시스템에 퓨즈 저항이 연결 상태로 설정되어 있으면, 퓨즈 데이터 FD는 로우 레벨이다. 인버터 INV는 퓨즈 데이터 FD를 반전하여 논리 소자 XOR로 출력한다.
그 결과 논리 소자 XOR는 하이 레벨과 로우 레벨 신호를 모두 입력받는다. 논리 소자 XOR는 이들을 연산하여 로우 레벨의 판단 신호 RC를 출력한다.
이 결과를 바탕으로 볼 때, 판단 신호 RC가 하이 레벨이면 비교부(100)에서 측정한 퓨즈 저항의 상태와 시스템에 설정된 퓨즈 저항의 상태가 일치하므로, 퓨즈 회로가 정상인 것으로 판단하는 신호를 출력할 수 있다. 반면 판단 신호 RC가 로우 레벨이면 비교부(100)에서 측정한 퓨즈 저항의 상태와 시스템에 설정된 퓨즈 저항 RF의 상태가 일치하지 않으므로, 퓨즈 회로가 불량인 것으로 판단하는 신호를 출력할 수 있다.
추가적으로, 판단부(200)는 퓨즈 저항 RF의 상태가 불완전 연결 또는 불완전 단절 상태인 경우 제 1 비교 신호 CPR1 및 제 2 비교 신호 CPR2를 하이/로우 레벨로 입력받는다. 이 경우 퓨즈 데이터 FD에 관계없이 논리 소자 XOR는 로우 레벨의 신호를 출력한다.
즉 본 발명의 실시예에 따른 퓨즈 테스트 회로는 퓨즈 저항 RF의 실제 측정 값이 불완전한 상태인 경우에는 언제나 퓨즈 회로가 불량인 것으로 판단할 수 있다.
100 : 비교부
110: : 제 1 비교부
120 : 제 2 비교부
200 : 판단부
CPR1 : 제 1 비교 신호
CPR2 : 제 2 비교 신호
RC : 판단 신호
FD : 퓨즈 데이터
RL : 제 1 기준 저항
RH : 제 2 기준 저항
RF : 퓨즈 저항
VDD : 전원 전압
P1 : PMOS 트랜지스터
P2 : PMOS 트랜지스터
P3 : PMOS 트랜지스터
EN : 활성화 신호
XOR : 논리 소자
INV : 인버터

Claims (20)

  1. 퓨즈 저항;
    상기 퓨즈 저항을 제 1 기준 저항 및 제 2 기준 저항과 비교하는 비교부; 및
    시스템에 저장된 상기 퓨즈 저항의 퓨즈 데이터를 입력받고, 상기 퓨즈 데이터 및 상기 비교부의 출력 신호에 따라 상기 퓨즈 저항의 정상 여부를 판단하기 위한 신호를 출력하는 판단부를 포함하는 퓨즈 테스트 회로.
  2. 청구항 1에 있어서,
    상기 비교부는
    상기 퓨즈 저항이 상기 제 1 기준 저항 및 상기 제 2 기준 저항보다 작은 경우 상기 퓨즈 저항이 단절(Cut) 상태인 것으로 상기 출력 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  3. 청구항 2에 있어서,
    상기 비교부는
    상기 퓨즈 저항이 상기 제 1 기준 저항 및 상기 제 2 기준 저항보다 큰 경우 상기 퓨즈 저항이 연결(Uncut) 상태인 것으로 상기 출력 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  4. 청구항 3에 있어서,
    상기 퓨즈 데이터는
    시스템에 저장된 상기 퓨즈 저항의 상태가 단절 상태인지 연결 상태인지를 나타내는 것을 특징으로 하는 퓨즈 테스트 회로.
  5. 청구항 4에 있어서,
    상기 판단부는
    상기 퓨즈 데이터가 단절 상태이고, 상기 출력 신호가 단절 상태로 입력되면 정상으로 판단하기 위한 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  6. 청구항 4에 있어서,
    상기 판단부는
    상기 퓨즈 데이터가 단절 상태이고, 상기 출력 신호가 연결 상태로 입력되면 불량으로 판단하기 위한 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  7. 청구항 4에 있어서,
    상기 판단부는
    상기 퓨즈 데이터가 연결 상태이고, 상기 출력 신호가 단절 상태로 입력되면 불량으로 판단하기 위한 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  8. 청구항 4에 있어서,
    상기 판단부는
    상기 퓨즈 데이터가 연결 상태이고, 상기 출력 신호가 연결 상태로 입력되면 정상으로 판단하기 위한 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  9. 청구항 1에 있어서,
    상기 비교부는
    활성화 신호가 활성화되면 상기 퓨즈 저항과 상기 제 1 기준 저항 및 상기 제 2 기준 저항을 비교하는 것을 특징으로 하는 퓨즈 테스트 회로.
  10. 청구항 1에 있어서,
    상기 비교부는
    상기 퓨즈 저항과 상기 제 1 기준 저항을 비교하여 제 1 비교 신호를 출력하는 제 1 비교부; 및
    상기 퓨즈 저항과 상기 제 2 기준 저항을 비교하여 제 2 비교 신호를 출력하는 제 2 비교부를 포함하는 퓨즈 테스트 회로.
  11. 청구항 10에 있어서,
    상기 제 1 기준 저항은 상기 제 2 기준 저항보다 작은 것을 특징으로 하는 퓨즈 테스트 회로.
  12. 청구항 11에 있어서,
    상기 제 1 비교부는
    상기 퓨즈 저항이 상기 제 1 기준 저항보다 작은 경우 상기 퓨즈 저항이 단절 상태인 것으로 상기 제 1 비교 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  13. 청구항 12에 있어서,
    상기 제 1 비교부는
    상기 퓨즈 저항이 상기 제 2 기준 저항보다 작은 경우 상기 퓨즈 저항이 단절 상태인 것으로 상기 제 2 비교 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  14. 청구항 13에 있어서,
    상기 제 1 비교부는
    상기 퓨즈 저항이 상기 제 1 기준 저항보다 큰 경우 상기 퓨즈 저항이 연결 상태인 것으로 상기 제 1 비교 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  15. 청구항 14에 있어서,
    상기 제 2 비교부는
    상기 퓨즈 저항이 상기 제 2 기준 저항보다 큰 경우 상기 퓨즈 저항이 연결 상태인 것으로 상기 제 2 비교 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  16. 청구항 15에 있어서,
    상기 퓨즈 데이터는
    시스템에 저장된 상기 퓨즈 저항의 상태가 단절 상태인지 연결 상태인지를 나타내는 것을 특징으로 하는 퓨즈 테스트 회로.
  17. 청구항 16 있어서,
    상기 판단부는
    상기 퓨즈 데이터, 상기 제 1 비교 신호 및 상기 제 2 비교 신호가 모두 연결 상태이면 정상으로 판단하기 위한 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  18. 청구항 16에 있어서,
    상기 퓨즈 데이터, 상기 제 1 비교 신호 및 상기 제 2 비교 신호가 모두 단절 상태이면 정상으로 판단하기 위한 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  19. 청구항 16에 있어서,
    상기 퓨즈 데이터, 상기 제 1 비교 신호 및 상기 제 2 비교 신호가 모두 일치하지 않으면 불량으로 판단하기 위한 신호를 출력하는 것을 특징으로 하는 퓨즈 테스트 회로.
  20. 청구항 10에 있어서,
    상기 제 1 비교부 및 상기 제 2 비교부는
    활성화 신호가 활성화되면 상기 퓨즈 저항과 상기 제 1 기준 저항 및 상기 제 2 기준 저항을 비교하는 것을 특징으로 하는 퓨즈 테스트 회로.
KR1020100067320A 2010-07-13 2010-07-13 퓨즈 테스트 회로 KR101168387B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020100067320A KR101168387B1 (ko) 2010-07-13 2010-07-13 퓨즈 테스트 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100067320A KR101168387B1 (ko) 2010-07-13 2010-07-13 퓨즈 테스트 회로

Publications (2)

Publication Number Publication Date
KR20120006706A true KR20120006706A (ko) 2012-01-19
KR101168387B1 KR101168387B1 (ko) 2012-07-25

Family

ID=45612304

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100067320A KR101168387B1 (ko) 2010-07-13 2010-07-13 퓨즈 테스트 회로

Country Status (1)

Country Link
KR (1) KR101168387B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180006521A (ko) * 2016-07-07 2018-01-18 매그나칩 반도체 유한회사 Otp 메모리 읽기 회로

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7701226B2 (en) * 2007-07-03 2010-04-20 Kabushiki Kaisha Toshiba Systems and methods for determining the state of a programmable fuse in an IC

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180006521A (ko) * 2016-07-07 2018-01-18 매그나칩 반도체 유한회사 Otp 메모리 읽기 회로

Also Published As

Publication number Publication date
KR101168387B1 (ko) 2012-07-25

Similar Documents

Publication Publication Date Title
CN102117793B (zh) 电熔丝巨集
US7573273B2 (en) Fuse cutting test circuit, fuse cutting test method, and semiconductor circuit
US7629802B2 (en) Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination
TWI460731B (zh) 熔絲電路、電子系統及其操作方法
US6522161B2 (en) Method and apparatus for properly disabling high current parts in a parallel test environment
US7622940B2 (en) Semiconductor device having contact failure detector
US5663902A (en) System and method for disabling static current paths in fuse logic
KR101168387B1 (ko) 퓨즈 테스트 회로
US6667916B2 (en) Mode control circuit for semiconductor device and semiconductor memory device having the mode control circuit
US8213256B2 (en) Anti-fuse circuit and semiconductor integrated circuit including the same
JP2527871B2 (ja) Ｖｌｓｉ設計における冗長性のための消費電力ゼロのレ―ザ・ヒュ―ズ・シグナチュア回路
US7489536B2 (en) Semiconductor integrated circuit including fuse circuit and method of manufacturing the same
US9052352B2 (en) Fuse circuit and testing method of the same
US5966335A (en) Semiconductor memory device having circuit for changing electrical characteristics
JP2014033000A (ja) 半導体装置および半導体装置の試験方法
US8749298B2 (en) Anti-fuse circuit
TWI817355B (zh) 確定熔絲元件之狀態的半導體電路及半導體元件及狀態確定方法
JP3625048B2 (ja) ヒューズブロー対応型の半導体集積回路
US20240136004A1 (en) Fuse memory circuit
JP3783865B2 (ja) 半導体装置及びそのバーンインテスト方法、製造方法並びにバーンインテスト制御回路
US6950359B2 (en) Memory bit line leakage repair
JP2018022789A (ja) 半導体装置およびヒューズ状態検出方法
CN115373462A (zh) 芯片修调检测电路及其芯片、电子设备
KR100842912B1 (ko) 리페어 퓨즈 회로 및 리페어 퓨즈 테스트 방법
KR20130077626A (ko) 안티 퓨즈 회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150623

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160621

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170620

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee