CN106443399B - 一种防止芯片熔丝误熔断的方法 - Google Patents

一种防止芯片熔丝误熔断的方法 Download PDF

Info

Publication number
CN106443399B
CN106443399B CN201610808611.8A CN201610808611A CN106443399B CN 106443399 B CN106443399 B CN 106443399B CN 201610808611 A CN201610808611 A CN 201610808611A CN 106443399 B CN106443399 B CN 106443399B
Authority
CN
China
Prior art keywords
fuse
resistance
chip
trimming
fusing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610808611.8A
Other languages
English (en)
Other versions
CN106443399A (zh
Inventor
顾春华
牛勇
刘远华
王�华
张�杰
郝丹丹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sino IC Technology Co Ltd
Original Assignee
Sino IC Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sino IC Technology Co Ltd filed Critical Sino IC Technology Co Ltd
Priority to CN201610808611.8A priority Critical patent/CN106443399B/zh
Publication of CN106443399A publication Critical patent/CN106443399A/zh
Application granted granted Critical
Publication of CN106443399B publication Critical patent/CN106443399B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/281—Specific types of tests or tests for a specific type of fault, e.g. thermal mapping, shorts testing
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
    • G01R31/2818—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP] using test structures on, or modifications of, the card under test, made for the purpose of testing, e.g. additional components or connectors

Abstract

本发明提出了一种防止芯片熔丝误熔断的方法，按照熔丝阻值由小到大的顺序依次熔断熔丝，能够避免先熔断大阻值熔丝时造成小阻值熔丝同时被误熔断，先进行小阻值熔丝的熔断，再进行大阻值熔丝熔断时，已熔断的小阻值熔丝能够提高阻值避免漏电流造成误熔断。

Description

一种防止芯片熔丝误熔断的方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种防止芯片熔丝误熔断的方法。
背景技术
在芯片测试中，修整(Trimming)测试是非常重要的测试部分，其可以提高某些参数的精度。
修整是指在芯片制造完成后，通过外部向芯片内部写入数据，来调整芯片某些参数的技术。通常在芯片上设计了很多熔丝(e-fuse)，如果某根熔丝熔断，即相当于为电路串联或并联了一个电阻，如果预先控制某根熔丝对应的电阻阻值大小，那么按照一定的熔断组合，就可以比较精确的控制最终给电路附加的电阻大小，以满足某些参数需要高精度的需求。
修整测试过程：ATE(集成电路自动测试机台)向芯片的各个管(pin)脚输入相关的直流电平信号或是交流电平信号，让电路进入相应的工作状态，然后通过ATE去测量某个管脚上的电压或是电流，得到需修调参数的初始电压或是电流值，再通过相关的公式算法得到需要熔断的熔丝组合，熔断相对应的熔丝后，ATE再对该芯片的管脚进行测量，其修整后得到的电压值或是电流值精度比较高，能满足设计预想的需求，如果还是不能满足精度需求，就判断这颗芯片异常。
具体的，修整过程就是把修整垫(Trim Pad)之间的熔丝熔断，通常的做法是依据初始值，通过公式算法，得到需要熔断熔丝的组合，而后通过组合来在修整垫两端施加电压电平的方式来熔断熔丝，以达到调整精度的需求。
但是在修整垫熔断的过程中，会出现误熔断的现象，比如需熔断第一修整垫和第二修整垫之间的熔丝，结果在熔断第一修整垫和第二修整垫之间熔丝的同时还将第三修整垫和第四修整垫之间的熔丝也熔断了，这样就出现了误熔断的现象。
现有技术中，为了避免误熔断的产生，通常会采用以下两种方法进行改进：一、升级硬件；不使用电压电流修整的方式，而采用激光修整的方式，然而激光修整往往价格不菲，成本较高；二、通过限流限压的方式修整，即通过不停的实验得到比较有效的电压值和比较有效电流值，设置电压值和电流值来阻止误熔断的现象。但是此方案也有很大的弊端：1、需要通过不停的实验，才能确认电压值和电流值，这样就会造成不必要的芯片损坏，从而降低良率；2、电压值电流不容易确定，设置太大还是会出现误熔断现象，设置的太小，则有可能出现熔不断现象；3、芯片本身的电气特性和工艺，可能会产生不同芯片间有比较大的偏差。
发明内容
本发明的目的在于提供一种防止芯片熔丝误熔断的方法，能够在不增加成本的基础上，有效的防止误熔断现象。
为了实现上述目的，本发明提出了一种防止芯片熔丝误熔断的方法，包括步骤：
获得待修整芯片的初始电压或电流值；
依据所述初始电压值推算出熔丝熔断组合；
根据所述熔丝熔断组合获得依次需要熔断的熔丝，将所述熔丝按照阻值大小排列；
按照熔丝阻值由小到大的顺序依次熔断所述熔丝；
测量待修整芯片的最终电压值或电流值。
进一步的，在所述的防止芯片熔丝误熔断的方法中，所述熔丝连接在修整垫之间。
进一步的，在所述的防止芯片熔丝误熔断的方法中，未熔断之前，所有的熔丝均连接在一起。
进一步的，在所述的防止芯片熔丝误熔断的方法中，未熔断之前，所述修整垫之间的电阻小于等于5欧姆。
进一步的，在所述的防止芯片熔丝误熔断的方法中，所述修整垫包括6个，相邻的每个修整垫之间连接的熔丝阻值不同。
进一步的，在所述的防止芯片熔丝误熔断的方法中，所述修整垫之间熔丝熔断后的阻值分别为2K欧姆、4K欧姆、8K欧姆、16K欧姆及32K欧姆。
进一步的，在所述的防止芯片熔丝误熔断的方法中，熔断熔丝的步骤包括：在待熔断熔丝的两端其中一个修整垫上施加高电平，另一修整垫上施加低电平。
与现有技术相比，本发明的有益效果主要体现在：按照熔丝阻值由小到大的顺序依次熔断熔丝，能够避免先熔断大阻值熔丝时造成小阻值熔丝同时被误熔断，先进行小阻值熔丝的熔断，再进行大阻值熔丝熔断时，已熔断的小阻值熔丝能够提高阻值避免漏电流造成误熔断。
附图说明
图1为本发明一实施例中防止芯片熔丝误熔断的方法的流程图。
具体实施方式
下面将结合示意图对本发明的防止芯片熔丝误熔断的方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
为了清楚，不描述实际实施例的全部特征。在下列描述中，不详细描述公知的功能和结构，因为它们会使本发明由于不必要的细节而混乱。应当认为在任何实际实施例的开发中，必须做出大量实施细节以实现开发者的特定目标，例如按照有关系统或有关商业的限制，由一个实施例改变为另一个实施例。另外，应当认为这种开发工作可能是复杂和耗费时间的，但是对于本领域技术人员来说仅仅是常规工作。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参考图1，在本实施例中，提出了一种防止芯片熔丝误熔断的方法，包括步骤：
S100：获得待修整芯片的初始电压或电流值；
S200：依据所述初始电压值推算出熔丝熔断组合；
S300：根据所述熔丝熔断组合获得依次需要熔断的熔丝，将所述熔丝按照阻值大小排列；
S400：按照熔丝阻值由小到大的顺序依次熔断所述熔丝；
S500：测量待修整芯片的最终电压值或电流值。
其中，芯片修整测试通常采用在修整垫两端施加电压的方式来熔断对应的熔丝。在本实施例中，所述修整垫包括6个，分别为TB、GND、TA1、TA2、TA3和TA4，相邻的修整垫之间连接的熔丝阻值不同，例如TB和GND之间连接的熔丝熔断后的阻值为2K欧姆，GND和TA1之间连接的熔丝熔断后的阻值为4K欧姆，TA1和TA2之间连接的熔丝熔断后的阻值为8K欧姆，TA2和TA3之间连接的熔丝熔断后的阻值为16K欧姆，TA3和TA4之间连接的熔丝熔断后的阻值为32K欧姆。
例如在TB修整垫上施加高电平5V，在GND修整垫上施加低电平0V，这两个修整垫之间就会产生回路，有大电流流过，从而熔断这两者之间的熔丝。未熔断前所有熔丝都均连在一起，其修整垫之间的阻抗非常小，通常小于等于5欧姆。
如背景技术所提及，修整过程的普遍方法包括步骤：1、确定芯片的初始电压值；2、依据初始电压值，通过公式算法，得到熔丝熔断组合；3、通过熔丝熔断组合，依次得到需要熔断的熔丝，熔丝按阻值大小排列；4、依次熔断熔丝，修改芯片的整体阻值；5、测量芯片的最终电压值。
具体的，假如熔丝熔断组合为修整垫TA4-TA3、TA3-TA2、TA1-GND之间的熔丝；通常的修整方法是先大后小，先熔断TA4-TA3、TA3-TA2、TA1-GND，如果没有出现误熔断的现象的话，那就应该只有这3根熔丝熔断，但是如果出现误熔断现象，则有可能出现TA2-TA1或是GND-TB也会熔断，导致芯片的损坏，出现这种情况可能性主要是由于在熔断的过程中，出现了漏电现象，导致其它熔丝也被误熔断。
若是采用本技术方案，先小后大的熔断方式就能避免上述情况发生，熔断次序为，修整垫TA1-GND、TA3-TA2、TA4-TA3，这样在修整垫TA1-GND熔断之后其会产生大约2K欧姆的阻抗，这样即使熔断大熔丝时，其漏电也不会通过修整垫TA1-GND之间的阻抗，从而能够有效的避免GND-TB的误熔断，依次类推TA3-TA2熔断后，可以有效避免TA2-TA1之间的误熔断现象。
综上，在本发明实施例提供的防止芯片熔丝误熔断的方法中，按照熔丝阻值由小到大的顺序依次熔断熔丝，能够避免先熔断大阻值熔丝时造成小阻值熔丝同时被误熔断，先进行小阻值熔丝的熔断，再进行大阻值熔丝熔断时，已熔断的小阻值熔丝能够提高阻值避免漏电流造成误熔断。
上述仅为本发明的优选实施例而已，并不对本发明起到任何限制作用。任何所属技术领域的技术人员，在不脱离本发明的技术方案的范围内，对本发明揭露的技术方案和技术内容做任何形式的等同替换或修改等变动，均属未脱离本发明的技术方案的内容，仍属于本发明的保护范围之内。

Claims (6)

1.一种防止芯片熔丝误熔断的方法，其特征在于，包括步骤：
获得待修整芯片的初始电压值；
依据所述初始电压值推算出熔丝熔断组合；
根据所述熔丝熔断组合获得依次需要熔断的熔丝，将所述熔丝按照熔断后给电路附加的电阻的阻值大小排列，进行熔断之前，所有的熔丝均连在一起；
按照熔丝对应的所述阻值由小到大的顺序依次熔断所述熔丝，以通过先熔断小阻值熔丝来提高熔断大阻值熔丝时的阻值从而避免漏电流造成误熔断；
测量待修整芯片的最终电压值或电流值。
2.如权利要求1所述的防止芯片熔丝误熔断的方法，其特征在于，所述熔丝连接在修整垫之间。
3.如权利要求2所述的防止芯片熔丝误熔断的方法，其特征在于，未熔断之前，所述修整垫之间的电阻小于等于5欧姆。
4.如权利要求2所述的防止芯片熔丝误熔断的方法，其特征在于，所述修整垫包括6个，相邻的每个修整垫之间连接的熔丝阻值不同。
5.如权利要求4所述的防止芯片熔丝误熔断的方法，其特征在于，所述修整垫之间熔丝熔断后的阻值分别为2K欧姆、4K欧姆、8K欧姆、16K欧姆及32K欧姆。
6.如权利要求2所述的防止芯片熔丝误熔断的方法，其特征在于，熔断熔丝的步骤包括：在待熔断熔丝的两端其中一个修整垫上施加高电平，另一修整垫上施加低电平。
CN201610808611.8A 2016-09-08 2016-09-08 一种防止芯片熔丝误熔断的方法 Active CN106443399B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610808611.8A CN106443399B (zh) 2016-09-08 2016-09-08 一种防止芯片熔丝误熔断的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610808611.8A CN106443399B (zh) 2016-09-08 2016-09-08 一种防止芯片熔丝误熔断的方法

Publications (2)

Publication Number Publication Date
CN106443399A CN106443399A (zh) 2017-02-22
CN106443399B true CN106443399B (zh) 2020-11-13

Family

ID=58164241

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610808611.8A Active CN106443399B (zh) 2016-09-08 2016-09-08 一种防止芯片熔丝误熔断的方法

Country Status (1)

Country Link
CN (1) CN106443399B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106991340B (zh) * 2017-03-17 2018-05-15 广州小微电子技术有限公司 芯片加密方法
KR102598669B1 (ko) * 2018-09-11 2023-11-06 에스케이온 주식회사 버스 바 및 이를 구비하는 배터리 팩
CN114428204B (zh) * 2020-10-29 2023-09-01 长鑫存储技术有限公司 芯片输出特性的调整方法和装置
CN112630628B (zh) * 2021-03-08 2021-05-18 上海伟测半导体科技股份有限公司 多晶硅工艺保险丝的熔断装置及方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385950B1 (ko) * 2001-01-15 2003-06-02 삼성전자주식회사 자동 퓨징 회로
CN1713348A (zh) * 2004-06-15 2005-12-28 松下电器产业株式会社 半导体裸芯片、其上记录id信息的方法、及其识别方法
CN101740566A (zh) * 2009-12-21 2010-06-16 西安电子科技大学 基于电流熔断的多晶熔丝电路
CN101908524A (zh) * 2010-06-30 2010-12-08 上海华岭集成电路技术有限责任公司 抗氧化修整熔丝的方法
CN101937835A (zh) * 2010-06-30 2011-01-05 上海华岭集成电路技术有限责任公司 熔丝类晶圆修调参数的方法
CN102054816A (zh) * 2009-11-03 2011-05-11 中芯国际集成电路制造(上海)有限公司 熔丝的熔断方法
CN102117793A (zh) * 2010-01-06 2011-07-06 联发科技股份有限公司 电熔丝巨集
WO2016009988A1 (ja) * 2014-07-15 2016-01-21 デクセリアルズ株式会社 ヒューズ素子、及びヒューズエレメント

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100385950B1 (ko) * 2001-01-15 2003-06-02 삼성전자주식회사 자동 퓨징 회로
CN1713348A (zh) * 2004-06-15 2005-12-28 松下电器产业株式会社 半导体裸芯片、其上记录id信息的方法、及其识别方法
CN102054816A (zh) * 2009-11-03 2011-05-11 中芯国际集成电路制造(上海)有限公司 熔丝的熔断方法
CN101740566A (zh) * 2009-12-21 2010-06-16 西安电子科技大学 基于电流熔断的多晶熔丝电路
CN102117793A (zh) * 2010-01-06 2011-07-06 联发科技股份有限公司 电熔丝巨集
CN101908524A (zh) * 2010-06-30 2010-12-08 上海华岭集成电路技术有限责任公司 抗氧化修整熔丝的方法
CN101937835A (zh) * 2010-06-30 2011-01-05 上海华岭集成电路技术有限责任公司 熔丝类晶圆修调参数的方法
WO2016009988A1 (ja) * 2014-07-15 2016-01-21 デクセリアルズ株式会社 ヒューズ素子、及びヒューズエレメント

Also Published As

Publication number Publication date
CN106443399A (zh) 2017-02-22

Similar Documents

Publication Publication Date Title
CN106443399B (zh) 一种防止芯片熔丝误熔断的方法
US8143902B2 (en) eFuse macro
TWI660183B (zh) Component inspection method, probe card, interposer and inspection device
US7742352B1 (en) Variable sense level for fuse-based non-volatile memory
US20140266291A1 (en) Method, device and system for automatic detection of defects in tsv vias
JP2007333529A (ja) 絶縁抵抗測定装置、漏洩電流測定装置、絶縁抵抗測定方法および漏洩電流測定方法
JP5435713B2 (ja) 半導体装置の製造方法、製造プログラム、及び半導体装置
US20180145026A1 (en) Method for adjusting circuit characteristics with trimming technology in integrated circuits
US20100225343A1 (en) Probe card, semiconductor testing device including the same, and fuse checking method for probe card
JP2017168793A (ja) プローブシステムのインピーダンスキャリブレーションのための試験規格及び方法、並びに、この試験規格を含むプローブシステム、又はこの方法を用いるプローブシステム
JP7224313B2 (ja) 電子デバイスを自動テストするための装置及び方法
US20070176621A1 (en) Semiconductor wafer testing apparatus and method of testing semiconductor wafer
CN112689768A (zh) 用于集成电路中焊丝测试的方法和装置
EP2038720B1 (en) Configurable voltage regulator
JP5830458B2 (ja) 電子制御装置
JP5024162B2 (ja) 半導体装置の製造方法及び半導体試験装置
CN115267493A (zh) 引脚状态检测装置、方法和编程器
US8451021B1 (en) Calibrating on-chip resistors via a daisy chain scheme
JP5901170B2 (ja) 集積回路および集積回路のコンタクト部とプリント基板の相応するコンタクト部との間の抵抗を求める方法
JP5319982B2 (ja) 半導体装置
US20200341075A1 (en) Semiconductor device
ITMI20110844A1 (it) Circuito elettronico di trimming
US8836355B2 (en) Dynamic testing based on thermal and stress conditions
CN111562476A (zh) 一种半导体器件的测试结构及测试方法
JP2004184417A (ja) チップの許容度を評価して歩留まりを向上させるシステム及び方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant