CN112630628B - 多晶硅工艺保险丝的熔断装置及方法 - Google Patents
多晶硅工艺保险丝的熔断装置及方法 Download PDFInfo
- Publication number
- CN112630628B CN112630628B CN202110248636.8A CN202110248636A CN112630628B CN 112630628 B CN112630628 B CN 112630628B CN 202110248636 A CN202110248636 A CN 202110248636A CN 112630628 B CN112630628 B CN 112630628B
- Authority
- CN
- China
- Prior art keywords
- fuse
- self
- chip
- processed
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
- H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
- H01H85/02—Details
- H01H85/30—Means for indicating condition of fuse structurally associated with the fuse
- H01H85/32—Indicating lamp structurally associated with the protective device
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2896—Testing of IC packages; Test features related to IC packages
Abstract
本发明揭示了一种多晶硅工艺保险丝的熔断装置及方法。本发明提供的多晶硅工艺保险丝的熔断装置包括熔断自检模块，所述熔断自检模块连接至待处理芯片的保险丝管脚，用于检测保险丝功能是否正常；熔断执行模块，第一端用于连接所述待处理芯片需要熔断的保险丝的管脚，第二端连接所述待处理芯片的低电平输出端，第三端连接所述待处理芯片的高电平输出端，从而使得电压在10nS时间内从0上升到工作电压且无向下振荡现象；以及绝缘电阻检测模块，用于检测熔断后的保险丝的电阻。本发明能够提高多晶硅工艺保险丝熔断的良率和可靠性。
Description
技术领域
本发明涉及半导体技术领域，特别是涉及一种多晶硅工艺保险丝的熔断装置及方法。
背景技术
在集成电路探针（CP）测试领域，很多情况需要用到保险丝的熔断功能，目前业内常用保险丝分为多晶硅（Poly）和金属工艺两种，其中多晶硅工艺保险丝电阻普遍在50欧姆-100欧姆，而金属工艺的保险丝阻值一般在10欧姆以内。通常金属工艺的保险丝主要靠较大的电流冲击进行熔断；而多晶硅工艺的保险丝的熔断电流相对较低，常规熔断方法熔断成功率较低，还会出现有一部分保险丝在CP测试熔断通过后，进入下一道封装工序后保险丝电阻又会恢复，导致产品异常、失效。
发明内容
本发明的目的在于，提供一种多晶硅工艺保险丝的熔断装置及方法，提高多晶硅工艺保险丝熔断的良率和可靠性。
为解决上述技术问题，根据本发明的第一方面，提供一种多晶硅工艺保险丝的熔断装置包括：
熔断自检模块，所述熔断自检模块连接至待处理芯片的保险丝管脚，用于检测保险丝功能是否正常；
熔断执行模块，包括电阻RL、电阻RH和二极管D，所述电阻RL的一端连接至所述待处理芯片的低电平输出端，所述电阻RH的一端连接至所述待处理芯片的高电平输出端，所述电阻RL的另一端与所述电阻RH的另一端连接后，接入所述二极管的输入端，所述二极管的输出端连接所述待处理芯片需要熔断的保险丝的管脚，从而使得电压在10nS时间内从0上升到工作电压且无向下振荡现象；以及
绝缘电阻检测模块，用于检测熔断后的保险丝的电阻。
可选的，所述熔断自检模块包括至少一个自检单元，所述自检单元一端接地，另一端接所述保险丝管脚，所述自检单元包括指示灯，所述指示灯的一端即为所述自检单元的一端，所述指示灯另一端接自检电阻的一端，所述自检电阻的另一端即为所述自检单元的另一端。
可选的，ATE设备的KF1A继电器连接所述待处理芯片的正输入端，ATE设备的VP端连接所述待处理芯片的VDD端，ATE设备的KR1A继电器连接所述待处理芯片需要熔断的保险丝的管脚。
可选的，绝缘电阻检测模块包括I-V转换电路。
可选的，所述工作电压为5V。
根据本发明的第二方面，提供一种多晶硅工艺保险丝的熔断装置，包括：
熔断自检模块，所述熔断自检模块连接至待处理芯片的保险丝管脚，用于检测保险丝功能是否正常；
熔断执行模块，具有一个高速MOS管，源极连接至所述待处理芯片的低电平输出端，漏极连接至所述待处理芯片的高电平输出端，栅极连接至所述待处理芯片需要熔断的保险丝的管脚，从而使得电压在10nS时间内从0上升到工作电压且无向下振荡现象；以及
绝缘电阻检测模块，用于检测熔断后的保险丝的电阻。
可选的，所述栅极与所述待处理芯片需要熔断的保险丝的管脚之间串接快速恢复二极管。
可选的，所述熔断自检模块包括至少一个自检单元，所述自检单元一端接地，另一端接所述保险丝管脚，所述自检单元包括指示灯，所述指示灯的一端即为所述自检单元的一端，所述指示灯另一端接自检电阻的一端，所述自检电阻的另一端即为所述自检单元的另一端。
可选的，ATE设备的KF1A继电器连接所述待处理芯片的正输入端，ATE设备的VP端连接所述待处理芯片的VDD端，ATE设备的KR1A继电器连接所述待处理芯片需要熔断的保险丝的管脚。
可选的，绝缘电阻检测模块包括I-V转换电路。
可选的，所述工作电压为5V。
根据本发明的第三方面，提供一种多晶硅工艺保险丝的熔断方法，包括：
检查以确保每段保险丝的熔断功能完好；
执行ATE测试，通过测试结果获得需要进行熔断的保险丝；
对需要熔断的保险丝进行熔断，熔断电压在10nS内从0上升至工作电压；
测量被熔断的保险丝的电阻。
可选的，采用5nA以内的小电流测量被熔断的保险丝的电阻。
与现有技术相比，本发明提供的装置结构简单，可以灵活运用于集成电路CP测试领域，配合ATE自动化测试设备完成多晶硅工艺保险丝的熔断，电压可以在10nS时间内快速从0V上升到工作电压，且不会出现向下振荡现象而引起误熔断以影响产品良率和可靠性，具备兼容性强、扩展性强、安装便捷、熔断良率高、熔断稳定性高等优点，适用范围广。
附图说明
图1为本发明一实施例中多晶硅工艺保险丝的熔断装置的示意图；
图2为本发明一实施例中熔断自检模块的示意图；
图3为本发明一实施例中熔断执行模块、绝缘电阻检测模块、ATE设备和待处理芯片的连接示意图；
图4为一种待处理芯片的示意图。
具体实施方式
下面将结合示意图对本发明的多晶硅工艺保险丝的熔断装置及方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。
发明人在长期的生产中发现，业内传统的熔断方法一般为电容充放电熔断或固定电源电压熔断，但是具有一个一直被忽视的弊端，即在做多晶硅工艺保险丝的熔断时，电压上升速度较慢且在上升初期约1-10μs时间内会出现高低电压的几次脉冲振荡。针对这一状况，发明人通过实际测试发现，这种脉冲振荡容易造成多晶硅工艺保险丝的熔断结果不彻底，熔断后电阻低于100M欧姆甚至低于1M欧姆的情况，从而会导致产品测试的低良率，严重的会出现产品进入封装工艺线后良品芯片封装成坏品现象。于是，发明人研发了一种新的装置，并对应提供一种新的方法。
在下列段落中参照附图以举例方式更具体地描述本发明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例1
本实施例1提供一种多晶硅工艺保险丝的熔断装置，下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。如图1和图3所示，所述多晶硅工艺保险丝的熔断装置，包括：
熔断自检模块，所述熔断自检模块连接至待处理芯片的保险丝管脚，用于检测保险丝功能是否正常；
熔断执行模块，第一端a用于连接所述待处理芯片需要熔断的保险丝的管脚，第二端b连接所述待处理芯片的低电平输出端，第三端c连接所述待处理芯片的高电平输出端，从而使得电压在10nS时间内从0上升到工作电压且无向下振荡现象；以及
绝缘电阻检测模块，用于检测熔断后的保险丝的电阻。
本实施例的装置能够使得电压可以在10nS时间内快速从0V上升到工作电压，且不会出现向下振荡现象而引起误熔断以影响产品良率和可靠性，具有兼容性强、扩展性强、安装便捷、熔断良率高、熔断稳定性高等优点，适用范围广。
实施例2
本实施例2提供一种多晶硅工艺保险丝的熔断装置，可以是在实施例1的基础上进一步优化或改进，下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。如图1-4所示，所述多晶硅工艺保险丝的熔断装置，包括：
所述熔断自检模块包括至少一个自检单元，所述自检单元一端接地，另一端接所述保险丝管脚。
所述自检单元包括指示灯，所述指示灯的一端即为所述自检单元的一端，所述指示灯另一端接自检电阻的一端，所述自检电阻的另一端即为所述自检单元的另一端。
具体的，请参考图2，本实施例示意了包括四个自检单元的情况，例如，第一个自检单元包括指示灯LED1，电阻R1，并连接第一保险丝Fuse1；第二个自检单元包括指示灯LED2，电阻R2，并连接第二保险丝Fuse2；第三个自检单元包括指示灯LED3，电阻R3，并连接第三保险丝Fuse3；第四个自检单元包括指示灯LED4，电阻R4，并连接第四保险丝Fuse4。
可以理解的是，自检单元的数量可以更多，也可以更少，也可以有其他类型的结构，例如两两一组，四个一组等等。例如，针对图4所示的待处理芯片，存在8个保险丝的情况下，则可以具有8个自检单元，以实现一次性测量。另外，也可以是只有1个自检单元，逐一进行测量。
所述熔断自检模块在自检时，例如接入第一保险丝Fuse1后，在第一电阻R1远离第一保险丝Fuse1的一端进行测量电压M_V1，根据第一保险丝Fuse1的状况，正常或者异常，对应测得为高电平或者低电平，同时对应LED1灯亮或者灯灭。
测量电压M_V2、M_V3和M_V4同理。
请参考图3，ATE设备的KF1A继电器连接所述待处理芯片的正输入端，ATE设备的VP端ATE-VP连接所述待处理芯片的VDD端，ATE设备的KR1A继电器连接所述待处理芯片需要熔断的保险丝的管脚。
ATE设备的KF1A继电器连接至ATE设备的ATE-V1端，ATE-V1端可以提供0.5V/5μA的电压/电流源。显然，根据实际需要，ATE-V1端提供的源并不限于此，还可以是其他任何可行的数值。
以本实施例中芯片U1具有8个管脚（pin）为例，管脚1为正输入端IN+，管脚2和管脚3为接地端GND，管脚4为低电平输出端OUTL，管脚5为高电平输出端OUTH，管脚6和管脚7为电源端VDD，管脚8为负输入端IN-。则KF1A继电器连接管脚1，管脚2和管脚3接地，VP端接管脚6和管脚7，IN-接地。
进一步的，将VP端还通过电容C1接地。
例如，VP端可以提供5V的工作电压。显然，根据实际需要，VP端提供的工作电压并不限于此，还可以是其他任何可行的数值。
在本实施例中，所述熔断执行模块包括电阻RL、电阻RH和二极管D1，所述电阻RL的一端连接至所述待处理芯片U1的低电平输出端OUTL，即连接管脚4，所述电阻RH的一端连接至所述待处理芯片U1的高电平输出端OUTH，即连接管脚5，所述电阻RL的另一端与所述电阻RH的另一端连接后，接入所述二极管D1的输入端，所述二极管D1的输出端连接所述待处理芯片需要熔断的保险丝的管脚，例如图3示意为与Fuse1相连接。
RL与RH的电阻决定输出电流的大小，可以按照产品特性进行设定。
在本实施例中，绝缘电阻检测模块包括I-V转换电路IV-Convert，可以在ATE设备的KR1A继电器连接至ATE设备的ATE-V1端后，进行输出电压的测量，进而结合I-V转换电路IV-Convert串接的电阻（未图示），能够算出电流，则熔断后的电阻值就能够获得。
在本发明实施例中，所述熔断自检模块和所述熔断执行模块与ATE设备的通讯可以借助载板（LoadBoard）和测试针卡（Probercard）实现，结构连接方便，例如可以通过标准双排插座即实现与ATE设备的载板和测试针卡的连接。
实施例3
本实施例3提供一种多晶硅工艺保险丝的熔断装置，可以是在实施例1或实施例2的基础上进一步优化或改进，本实施例与实施例2的差别在于：
所述熔断执行模块包括一个高速MOS管，源极连接至所述待处理芯片的低电平输出端，漏极连接至所述待处理芯片的高电平输出端，栅极连接至所述待处理芯片需要熔断的保险丝的管脚。采用高速MOS管可以灵活控制输出电压和电流。
进一步的，所述栅极与所述待处理芯片需要熔断的保险丝的管脚之间串接快速恢复二极管，实现上升波形具有较好的稳定性。
实施例4
本实施例4提供一种多晶硅工艺保险丝的熔断方法，可以是基于实施例1或实施例2或实施例3而实现，也可以不限于本发明所提供的装置，下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。本实施例中，所述多晶硅工艺保险丝的熔断方法，包括：
S101，检查以确保每段保险丝的熔断功能完好；
S102，执行ATE测试，通过测试结果获得需要进行熔断的保险丝；
S103，对需要熔断的保险丝进行熔断，熔断电压在10ns内从0上升至工作电压；
S104，测量被熔断的保险丝的电阻。
本实施例的方法简单，操作容易，效果好，能够使得电压可以在10nS时间内快速从0V上升到工作电压，且不会出现向下振荡现象而引起误熔断以影响产品良率和可靠性。
实施例5
本实施例5提供一种多晶硅工艺保险丝的熔断方法，可以是在实施例4的基础上进一步优化或改进，下面描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。所述多晶硅工艺保险丝的熔断方法，包括：
连接载板到ATE设备，连接测试针卡到载板，连接熔断执行模块到载板和测试针卡。
启动熔断自检模块，以图4所示的待处理芯片为例，检测Fuse1-Fuse8的功能是否正常。实现闭环可靠性，避免因个别保险丝故障导致的产品误测试。
对于检测正常的情况，启动ATE设备测试被测参数，如电压基准参数Vref典型值为2.5V，测试值为2.43V，按照产品说明书查找需要熔断的保险丝以补偿0.07V的压差，例如通过查表的方式得出需要熔断的保险丝为Fuse1、Fuse4和Fuse8。
启动熔断执行程序，例如在图3所示， ATE_VP提供5V的工作电压，闭合KF1A继电器，然后ATE_V1提供5V高电压，执行Fuse1的熔断动作。同样的操作执行Fuse4和Fuse8的熔断动作。本实施例在进行熔断时，熔断电压可以在10ns内从0上升为5V，可见过程很快，且不会出现向下振荡现象。
在熔断之后，该芯片的Fuse2/Fuse3/Fuse5/Fuse6/Fuse7的阻值还是在正常值例如100欧姆以内，而Fuse1/Fuse4/Fuse8的阻值应当接近于无穷大。
执行熔断后绝缘电阻测试程序，测试Fuse1/Fuse4/Fuse8的阻值，以大于100M欧姆判定为通过。例如图3所示，闭合KR1A继电器，ATE_V1提供0.5V/5μA源，通过I-V转换电路（串接100M欧姆电阻）测试出IV输出电压，如IV输出电压为10mV，则电流I=10mV/100MΩ=1.0nA，可计算出绝缘电阻R=0.5V/1.0nA =500M欧姆。
在本实施例中，采用5nA以内的小电流测量被熔断的保险丝的电阻，避免了电压过大引起二次熔断造成的误测试。
再次执行Vref测试，测试结果接近于2.5V（误差在+10mV ~-10mV之间）。
综上所述，本发明提供的多晶硅工艺保险丝的熔断装置及方法中，装置结构简单，可以灵活运用于集成电路CP测试领域，配合ATE自动化测试设备完成多晶硅工艺保险丝的熔断，能够使得电压可以在10nS时间内快速从0V上升到工作电压，且不会出现向下振荡现象而引起误熔断以影响产品良率和可靠性，具备兼容性强、扩展性强、安装便捷、熔断良率高、熔断稳定性高等优点，适用范围广。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。
Claims (13)
1.一种多晶硅工艺保险丝的熔断装置，其特征在于，包括：
熔断自检模块，所述熔断自检模块连接至待处理芯片的保险丝管脚，用于检测保险丝功能是否正常；
熔断执行模块，包括电阻RL、电阻RH和二极管D，所述电阻RL的一端连接至所述待处理芯片的低电平输出端，所述电阻RH的一端连接至所述待处理芯片的高电平输出端，所述电阻RL的另一端与所述电阻RH的另一端连接后，接入所述二极管的输入端，所述二极管的输出端连接所述待处理芯片需要熔断的保险丝的管脚，从而使得电压在10nS时间内从0上升到工作电压且无向下振荡现象；以及
绝缘电阻检测模块，用于检测熔断后的保险丝的电阻。
2.如权利要求1所述的多晶硅工艺保险丝的熔断装置，其特征在于，所述熔断自检模块包括至少一个自检单元，所述自检单元一端接地，另一端接所述保险丝管脚，所述自检单元包括指示灯，所述指示灯的一端即为所述自检单元的一端，所述指示灯另一端接自检电阻的一端，所述自检电阻的另一端即为所述自检单元的另一端。
3.如权利要求1所述的多晶硅工艺保险丝的熔断装置，其特征在于，ATE设备的KF1A继电器连接所述待处理芯片的正输入端，ATE设备的VP端连接所述待处理芯片的VDD端，ATE设备的KR1A继电器连接所述待处理芯片需要熔断的保险丝的管脚。
4.如权利要求1所述的多晶硅工艺保险丝的熔断装置，其特征在于，绝缘电阻检测模块包括I-V转换电路。
5.如权利要求1所述的多晶硅工艺保险丝的熔断装置，其特征在于，所述工作电压为5V。
6.一种多晶硅工艺保险丝的熔断装置，其特征在于，包括：
熔断自检模块，所述熔断自检模块连接至待处理芯片的保险丝管脚，用于检测保险丝功能是否正常；
熔断执行模块，具有一个高速MOS管，源极连接至所述待处理芯片的低电平输出端，漏极连接至所述待处理芯片的高电平输出端，栅极连接至所述待处理芯片需要熔断的保险丝的管脚，从而使得电压在10nS时间内从0上升到工作电压且无向下振荡现象；以及
绝缘电阻检测模块，用于检测熔断后的保险丝的电阻。
7.如权利要求6所述的多晶硅工艺保险丝的熔断装置，其特征在于，所述栅极与所述待处理芯片需要熔断的保险丝的管脚之间串接快速恢复二极管。
8.如权利要求6所述的多晶硅工艺保险丝的熔断装置，其特征在于，所述熔断自检模块包括至少一个自检单元，所述自检单元一端接地，另一端接所述保险丝管脚，所述自检单元包括指示灯，所述指示灯的一端即为所述自检单元的一端，所述指示灯另一端接自检电阻的一端，所述自检电阻的另一端即为所述自检单元的另一端。
9.如权利要求6所述的多晶硅工艺保险丝的熔断装置，其特征在于，ATE设备的KF1A继电器连接所述待处理芯片的正输入端，ATE设备的VP端连接所述待处理芯片的VDD端，ATE设备的KR1A继电器连接所述待处理芯片需要熔断的保险丝的管脚。
10.如权利要求6所述的多晶硅工艺保险丝的熔断装置，其特征在于，绝缘电阻检测模块包括I-V转换电路。
11.如权利要求6所述的多晶硅工艺保险丝的熔断装置，其特征在于，所述工作电压为5V。
12.一种多晶硅工艺保险丝的熔断方法，其特征在于，采用权利要求1-5中任意一项或权利要求6-11中任意一项所述的多晶硅工艺保险丝的熔断装置，包括：
检查以确保每段保险丝的熔断功能完好；
执行ATE测试，通过测试结果获得需要进行熔断的保险丝；
对需要熔断的保险丝进行熔断，熔断电压在10nS内从0上升到工作电压；
测量被熔断的保险丝的电阻。
13.根据权利要求12所述的多晶硅工艺保险丝的熔断方法，其特征在于，采用5nA以内的小电流测量被熔断的保险丝的电阻。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110248636.8A CN112630628B (zh) | 2021-03-08 | 2021-03-08 | 多晶硅工艺保险丝的熔断装置及方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110248636.8A CN112630628B (zh) | 2021-03-08 | 2021-03-08 | 多晶硅工艺保险丝的熔断装置及方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112630628A CN112630628A (zh) | 2021-04-09 |
| CN112630628B true CN112630628B (zh) | 2021-05-18 |
Family
ID=75297729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110248636.8A Active CN112630628B (zh) | 2021-03-08 | 2021-03-08 | 多晶硅工艺保险丝的熔断装置及方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112630628B (zh) |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7528646B2 (en) * | 2006-10-19 | 2009-05-05 | International Business Machines Corporation | Electrically programmable fuse sense circuit |
| JP5225643B2 (ja) * | 2007-09-25 | 2013-07-03 | 新日本無線株式会社 | トリミング回路 |
| KR20100084726A (ko) * | 2009-01-19 | 2010-07-28 | (주)싸이닉솔루션 | 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼 |
| US8058921B2 (en) * | 2009-05-08 | 2011-11-15 | O2Micro, Inc. | Fuse circuits |
| CN102377167A (zh) * | 2010-08-27 | 2012-03-14 | 孙德名 | 保险丝装置 |
| CN103500988A (zh) * | 2013-09-06 | 2014-01-08 | 深圳大成创安达电子科技发展有限公司 | 一种电子芯片的交直流高压防护装置及其实现方法 |
| CN205140524U (zh) * | 2015-08-07 | 2016-04-06 | 珠海中慧微电子股份有限公司 | 一种用于集成电路芯片的熔丝读取电路 |
| CN105470159B (zh) * | 2015-11-17 | 2018-08-10 | 无锡中微腾芯电子有限公司 | 芯片测试中监控烧熔丝达成率的方法 |
| CN106057783B (zh) * | 2016-05-27 | 2019-07-12 | 上海路虹电子科技有限公司 | 一种熔断电路 |
| CN106443399B (zh) * | 2016-09-08 | 2020-11-13 | 上海华岭集成电路技术股份有限公司 | 一种防止芯片熔丝误熔断的方法 |
| CN208736958U (zh) * | 2018-06-22 | 2019-04-12 | 珠海美佳音科技有限公司 | 打印机耗材保险丝仿真芯片 |
| CN210072005U (zh) * | 2019-05-10 | 2020-02-14 | 厦门骐俊物联科技股份有限公司 | 芯片熔断控制结构和熔断治具 |
| CN112889151A (zh) * | 2019-05-23 | 2021-06-01 | 富士电机株式会社 | 微调电路和微调方法 |
-
2021
- 2021-03-08 CN CN202110248636.8A patent/CN112630628B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN112630628A (zh) | 2021-04-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6138256A (en) | Intelligent binning for electrically repairable semiconductor chips | |
| US4216424A (en) | Method and apparatus for testing electrolytic capacitors | |
| US5764650A (en) | Intelligent binning for electrically repairable semiconductor chips | |
| US5280237A (en) | Method for testing semiconductor integrated circuits soldered to boards and use of a transistor tester for this method | |
| CN201392350Y (zh) | 一种抗干扰异步修调晶圆测试用探针卡 | |
| CN103187097A (zh) | 电熔丝巨集 | |
| CN101825651A (zh) | 探针卡、包括探针卡的半导体测试装置以及探针卡的熔丝检查方法 | |
| CN108398627B (zh) | 芯片引脚电路、芯片和芯片测试方法 | |
| CN112630628B (zh) | 多晶硅工艺保险丝的熔断装置及方法 | |
| US7622940B2 (en) | Semiconductor device having contact failure detector | |
| JPS61100669A (ja) | 溶融可能リンクアレイのための短絡検出回路 | |
| KR20140131605A (ko) | 번인 보드의 테스트 시스템 | |
| CN114216581A (zh) | 一种短路工况下功率器件的实时结温无损测量方法 | |
| CN111562476A (zh) | 一种半导体器件的测试结构及测试方法 | |
| CN112731111B (zh) | 一种新型pcba器件失效短路测试方法 | |
| CN215728722U (zh) | 一种超辐射半导体二极管的管壳状态检测装置 | |
| JP6417137B2 (ja) | コンデンサの絶縁抵抗測定装置 | |
| CN211554224U (zh) | Ict测试探针针型使用错误自动检查装置 | |
| CN204168240U (zh) | 耐压测试仪点检制具 | |
| CN117394508B (zh) | 一种电池保护封装体 | |
| CN114076860B (zh) | 一种用于半桥型功率模块的电压检测装置 | |
| TWI735915B (zh) | 與面向受測裝置側之光源整合的晶圓探針卡及製造方法 | |
| KR20220114908A (ko) | 전해액 주액 전의 전극 조립체 불량 검사장치 및 불량 검사방법 | |
| US7646206B2 (en) | Apparatus and method for measuring the current consumption and the capacitance of a semiconductor device | |
| Righter et al. | Non-EOS root causes of EOS-like damage |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20210531 Address after: No.28-12, Xinda Road, Singapore Industrial Park, Xinwu District, Wuxi City, Jiangsu Province Patentee after: Wuxi Weishi Semiconductor Technology Co.,Ltd. Address before: 2F, building 2, area a, 38 Dongsheng Road, Pudong New Area, Shanghai 201201 Patentee before: Shanghai Weice Semiconductor Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right |