CN112889151A - 微调电路和微调方法 - Google Patents

微调电路和微调方法 Download PDF

Info

Publication number
CN112889151A
CN112889151A CN202080005737.6A CN202080005737A CN112889151A CN 112889151 A CN112889151 A CN 112889151A CN 202080005737 A CN202080005737 A CN 202080005737A CN 112889151 A CN112889151 A CN 112889151A
Authority
CN
China
Prior art keywords
diode
resistance
fuse
trimming circuit
fuse resistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080005737.6A
Other languages
English (en)
Inventor
岩水守生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Publication of CN112889151A publication Critical patent/CN112889151A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
    • H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
    • H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/868—PIN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes

Abstract

本发明提供一种微调电路，该微调电路输出与熔丝电阻有无切断相对应的电压，包括：熔丝电阻，该熔丝电阻由经由绝缘膜配置在半导体基板上的多晶硅层形成；微调用焊盘，该微调用焊盘连接到熔丝电阻的一端；输出端子，该输出端子电连接到熔丝电阻和焊盘之间的连接点，并且输出与熔丝电阻有无切断相对应的电压；及二极管，该二极管形成在半导体基板上，一端连接到熔丝电阻的另一端。

Description

微调电路和微调方法
技术领域
本发明涉及微调电路和微调方法。
为了校正由半导体集成电路中的制造偏差引起的电路特性的变化，使用微调电路。作为微调电路，已知具有由多晶硅层形成的熔丝电阻的电路(例如，专利文献1)。此外，已知在熔丝电阻的两端分别设置有微调专用的外部端子的微调电路(例如，专利文献2)。
现有技术文献
专利文献
专利文献1：日本专利特开2018－22848号公报
专利文献2：日本专利特开2000－340656号公报
发明所要解决的技术问题
微调电路具有输出端子的电压根据熔丝电阻有无切断而变动的主体部、和特性根据主体部的输出电压而变动的调整部。优选为即使在执行微调以切断熔丝电阻之后，也可以确认主体部的输出端子的电压。
[一般公开]
本发明的一个方式提供了一种微调电路。微调电路可以包括输出与熔丝电阻有无切断相对应的电压的主体部。主体部可以包括熔丝电阻、微调用焊盘、输出端子和二极管。熔丝电阻可以由经由绝缘膜配置在半导体基板上的多晶硅层形成。焊盘可以连接到熔丝电阻的一端。输出端子可以电连接到熔丝电阻和焊盘之间的连接点。输出端子可以输出与熔丝电阻有无切断相对应的电压。二极管可以形成在半导体基板上。二极管的一端可以连接到熔丝电阻的另一端。
二极管可以具有形成在第1导电型的半导体基板上的第2导电型的半导体区域。
微调电路可以包括第1电阻部。第1电阻部的一端可以连接到熔丝电阻和二极管之间的连接点。第1电阻元件的另一端可以连接到第1电位。
微调电路可以包括第2电阻部。第2电阻部的一端可以连接到熔丝电阻和焊盘之间的连接点。第2电阻部的另一端可以连接到第2电位。
微调电路可以包括保护二极管。保护二极管可以连接在第2电阻部的另一端和输出端子之间。
微调电路可以包括晶体管部。晶体管部可以形成在半导体基板上。主体部的输出端子可以连接有晶体管部的控制端子。
二极管可以是垂直型二极管。二极管的另一端可以连接到半导体基板的基板电极。
第1导电型可以是n型。第2导电型可以是p型。熔丝电阻的另一端与二极管的阳极可以连接。微调电路可以包括第1电阻部。第1电阻部的一端可以连接到熔丝电阻和二极管的阳极之间的连接点。第1电阻部的另一端可以连接到高电位布线。微调电路可以包括第2电阻部。第2电阻部的一端可以连接到熔丝电阻和焊盘之间的连接点。第2电阻部的另一端可以连接到接地布线。
第1导电型可以是p型。第2导电型可以是n型。熔丝电阻的另一端与二极管的阴极可以连接。微调电路可以包括第1电阻部。第1电阻部的一端可以连接到熔丝电阻和二极管的阴极之间的连接点。第1电阻部的另一端可以连接到接地布线。微调电路可以包括第2电阻部。第2电阻部的一端可以连接到熔丝电阻和焊盘之间的连接点。第2电阻部的另一端可以连接到高电位布线。
微调电路可以包括多个主体部。二极管对多个主体部公共地设置。二极管可以连接有各主体部的熔丝电阻的另一端。
微调电路可以包括第1电阻部，该第1电阻部对多个主体部公共地设置，其一端连接到二极管，另一端连接到高电位布线。第1电阻部的一端可以连接有各主体部的熔丝电阻的另一端。
微调电路可以包括第1电阻部，该第1电阻部对多个主体部公共地设置，其一端连接到二极管，另一端连接到接地布线。第1电阻部的一端可以连接有各主体部的熔丝电阻的另一端。
二极管的阴极可以连接有各主体部的熔丝电阻的另一端。
二极管的阳极可以连接有各主体部的熔丝电阻的另一端。
本发明的另一个方式可以是使用上述微调电路来调整被调整元件的电气特性的微调方法。微调方法可以包括调整半导体基板的电位和施加到焊盘的电压以使得正向电流流过二极管的阶段。微调方法可以包括通过使正向电流流过熔丝电阻来切断熔丝电阻的阶段。
微调方法可以包括在使正向电流流过二极管的阶段之前通过向焊盘施加预定电压来生成熔丝电阻虚拟切断的状态的阶段。
在切断熔丝电阻之后，焊盘和输出端子可以电连接。
在调整电压的阶段中，可以对要切断熔丝电阻的主体部的焊盘选择性地施加电压。
可以对各主体部施加高电位和接地电位。在调整电压的阶段中，可以改变对要切断熔丝电阻的主体部施加的接地电位。
另外，上述发明的概要并没有列举出本发明的全部必要特征。另外，这些特征组的子组合也能够成为发明。
附图说明
图1是表示本发明的一个实施方式所涉及的微调电路100的简要结构的图。
图2是表示本发明的一个实施方式所涉及的微调电路100中的主体部20的一例的电路图。
图3是表示微调方法的一例的流程图。
图4是表示比较例的微调电路的主体部21的一例的电路图。
图5是表示微调电路100中的主体部20的另一示例的电路图。
图6是应用微调电路100的半导体装置200的一例。
图7是表示在微调电路100中使用的垂直型二极管的一例的剖视图。
图8是表示作为比较例的扩散二极管的一例的剖视图。
图9是表示作为比较例的多晶硅二极管的一例的剖视图。
图10是表示主体部20的结构例的俯视图。
图11是表示主体部20的结构例的剖视图。
图12是表示使用p型半导体基板30的主体部20的一例的电路图。
图13是表示使用p型半导体基板30的主体部20的比较例的电路图。
图14是表示微调电路100的其它结构例的图。
图15是表示微调电路100的其它结构例的图。
图16是表示微调电路100的其它结构例的图。
图17是表示微调电路100的其它结构例的图。
图18是表示第1二极管D1的其它结构例的图。
图19是说明保护二极管Di的图。
具体实施方式
以下，通过发明的实施方式对本发明进行说明，但以下的实施方式并不限定权利要求书所涉及的发明。另外，实施方式中说明的特征的全部组合并不一定是发明的解决方案所必须的。
图1是表示本发明的一个实施方式所涉及的微调电路100的简要结构的图。在一例中，微调电路100调整内部端子T1、T2之间的电阻值。作为被调整元件的电阻连接在内部端子T1、T2之间。在内部端子T1和T2之间可以串联连接多个被调整元件2。微调电路100可以通过切换是否将每个被调整元件2的两端短路来调整内部端子T1、T2之间的电阻值。可以适当地改变被调整元件2的数量和电阻值。此外，被调整元件2不限于电阻，可以是MOSFET等其它元件。在这种情况下，微调电路100例如调整MOSFET串联连接得到的串联MOSFET电路的电气特性。
在本例中，微调电路100包括主体部20和晶体管部10。在本例中，一个主体部20和一个晶体管部10形成一组。微调电路100可以包括多组主体部20和晶体管部10。可以适当地改变主体部20和晶体管部10的组数。随着主体部20和晶体管部10的组数增加，可以精细地调整端子T1、T2之间的电阻、电流等电气特性，并且可以提高调整精度。
晶体管部10可以是MOS晶体管。例如，图1所示的晶体管部10是n沟道型MOSFET。被调整元件2设置在晶体管部10的漏极12和源极13之间。即，想调整电流等电气特性的被调整元件2和晶体管部10并联连接。晶体管部10的栅极11可以连接到主体部20的输出端子OUT。晶体管部10是形成于半导体基板、且控制端子(栅极端子)连接到主体部20的输出端子OUT的开关元件的一例。
在本例中，当主体部20的输出端子OUT变为Lo电平(低电平)时，晶体管部10截止。因此，对应的被调整元件2的两端处于非短路的状态。另一方面，当主体部20的输出端子OUT变为Hi电平(高电平)时，晶体管部10导通。当晶体管部10导通时，对应的被调整元件2的两端处于短路(short)状态。但是，不限于这种情况，也可以构成晶体管部10，使得当主体部20的输出端子OUT成为Lo电平时，晶体管部10导通，当主体部20的输出端子OUT成为Hi电平时，晶体管部10截止。
图2是表示微调电路100中的主体部20的一例的电路图。微调电路100包括熔丝电阻22、微调用焊盘24、第1二极管D1和输出端子OUT。微调电路100可以包括第1电阻元件R1、第2电阻部29、第3电阻元件R3和保护二极管ZL。第1电阻元件R1是第1电阻部的一例。本例的第2电阻部29可以包括第2电阻元件R2和电阻元件LVND。电阻元件LVND是使用晶体管的高电阻元件。在本例中，第2电阻元件R2和电阻元件LVND串联连接。第3电阻元件R3是第3电阻部的一例。然而，第1电阻部、第2电阻部和第3电阻部不限于这些情况。
微调电路100是将与熔丝电阻22有无切断相对应的电压So输出到输出端子OUT的电路。微调电路100根据熔丝电阻22的切断来改变施加到输出端子OUT的电压So，如上述那样决定晶体管部10的导通、截止。此外，即使当执行生成熔丝电阻22被虚拟切断的状态的虚拟切断时，微调电路100也改变电压So。
熔丝电阻22的一端在连接点28处连接到焊盘24。熔丝电阻22的另一端在连接点27处连接到第1二极管D1的一端。在本例中，熔丝电阻22的另一端连接到第1二极管D1的阳极。输出端子OUT电连接到熔丝电阻22和焊盘24之间的连接点28。在本例中，输出端子OUT经由第3电阻元件R3电连接到连接点28。输出端子OUT输出与熔丝电阻22的切断的有无相对应的电压。
第1电阻元件R1的一端连接到熔丝电阻22和第1二极管D1的阳极之间的连接点27。另一方面，第1电阻元件R1的另一端连接到第1电位。第2电阻部29的一端连接到熔丝电阻22的一端与焊盘24之间的连接点28。另一方面，第2电阻部29的另一端连接到第2电位。即，熔丝电阻22的一端通过第2电阻部29连接到第2电位。在本例中，第2电阻元件R2连接到连接点28，电阻元件LVND连接到第2电位，相反，电阻元件LVND连接到连接点28，并且第2电阻元件R2连接到第2电位。
在本例中，第1电位可以是高于第2电位的电位。在本例中，第2电位对应于接地布线GND的电位(接地电位)，第1电位对应于高电位布线VDD的电位。第2电位可以是几乎等于接地电位的Lo电平，并且第1电位可以是几乎等于高电位布线VDD的电位的Hi电平。熔丝电阻22的一端可以经由第1电阻元件R1连接到高电位布线VDD。第2电阻部29的另一端、特别是电阻元件LVND的栅极和漏极可以连接到接地布线GND。本例的连接点27是比连接点28更靠近高电位布线VDD侧的点。连接点27可以配置在熔丝电阻22和高电位布线VDD之间。连接点28可以配置在熔丝电阻22和接地布线GND之间。
保护二极管ZL连接在第2电阻部29的另一端和输出端子OUT之间。在本例中，保护二极管ZL的阳极连接到作为第2电位的接地布线GND，并且保护二极管ZL的阴极连接到输出端子OUT。
熔丝电阻22、微调用焊盘24、第1二极管D1、第1电阻元件R1、第2电阻部29、第3电阻元件R3和保护二极管ZL可以形成在半导体基板上。图1所示的晶体管部10也可以形成在同一半导体基板上。熔丝电阻22是例如由多晶硅层形成的多晶硅熔丝。第1二极管D1在第1导电型半导体基板上具有第2导电型半导体区域。在一例中，第1导电型是n型，第2导电型是p型。
第1二极管D1的一端可以连接到半导体基板的基板电极26。基板电极26是固定第1导电型半导体基板的电位Sc的电极。基板电极26可以是配置在半导体基板的背面的背面电极，或者可以是配置在正面侧的电极。
第1电阻元件R1是用于在微调电路100不执行微调的状态下将输出端子OUT上拉(分压)到高电位布线VDD的电位的上拉电阻，并且是用于限制流过熔丝电阻22的电流的限流电阻。另一方面，第2电阻部29是用于在熔丝电阻22被切断的状态下将输出端子OUT下拉(分压)到接地电位的下拉电阻。第2电阻部29和第3电阻元件R3也是限制流过熔丝电阻22的电流的限流电阻。第1电阻元件R1、第2电阻部29和第3电阻元件R3的电阻值可以调整为使得在未实施微调并且熔丝电阻22未被切断的状态下，施加到输出端子OUT的电压SO变为晶体管部10导通的电平。
[非微调时]
当微调电路100不执行微调的状态下，输出端子OUT的输出电压SO被高电位布线VDD上拉(分压)。在一例中，施加到高电位布线VDD的电压被第1电阻元件R1和第2电阻部29分压。例如，若设为施加到高电位布线VDD的电压为5V，第1电阻元件R1、第2电阻部29和熔丝电阻22的电阻值分别为100kΩ、10kΩ和100Ω，则约4.5V的电压施加到输出端子OUT。即，将Hi电平(高于构成晶体管部10的晶体管的阈值电压的电压)的电压So施加到输出端子OUT。因此，作为电流调整用MOSFET的晶体管部10导通，并且对应的被调整元件2的两端维持短路状态。
图3是表示微调方法的一例的流程图。参照图3的同时说明虚拟切断和正常切断。
[虚拟切断时]
微调电路100可以执行虚拟切断，以便在切断熔丝电阻22之后确认被调整元件2的电气特性。微调电路100生成熔丝电阻22被虚拟切断的状态。当微调电路100执行虚拟切断时(步骤S100：是)，可以调整施加到微调用焊盘24的电压Sp。
在微调电路100中，外部电压源或内部电压源将在实际连接有熔丝电阻22时的连接点28的电压所对应的电压Sp施加到焊盘24，以便生成熔丝电阻22的虚拟切断状态(步骤S101)。在本例中，当熔丝电阻22实际被切断时，第2电阻部29将连接点28下拉(分压)到接地电位。因此，外部电压源或内部电压源可以将接地布线的电压(例如，0V电压)施加到焊盘24。步骤S101对应于在使正向电流流过第1二极管D1的阶段之前通过向焊盘24施加预定电压来生成将熔丝电阻22虚拟切断的状态的阶段。
通过将0V的电压Sp施加到微调用焊盘24，与熔丝电阻22被切断的情况同样，Lo电平的电压So被施加到输出端子OUT。因此，作为电流调整用MOSFET的晶体管部10关断，并且对应的被调整元件2的两端成为不短路的状态。即，实现虚拟切断。在该阶段，测定调整对象的特性，并且评价作为对象的熔丝电阻22的切断结果。当评价结果不满足目标、且可设定另一微调状态时，在步骤S102中分支到“否”侧。可以对多个被调整元件2分别准备晶体管部10、熔丝电阻22和微调用焊盘24并将其并联设置。在这种情况下，各熔丝电阻22也可以被单独地虚拟切断。
[正常切断时]
可以基于通过虚拟切断获得的结果来决定是否执行微调(步骤S102)。例如，从多个熔丝电阻22中决定选择性地切断的熔丝电阻22，使得端子T1和端子T2之间的电阻值或电流值在目标范围内。
当执行微调时(步骤S102：是)，调整第1导电型的半导体基板的电位Sc和施加到焊盘24的电压，使得正向电流流过第1二极管D1(步骤S103)。在本例中，半导体基板的基板电极26被设置为接地电位。然后，可以通过外部电压源或内部电压源将比施加到高电位布线VDD的电压要高的电压施加到微调用焊盘24。
例如，通过外部电压源或内部电压源将10V以上30V以下的电压施加到焊盘24。因此，电流流过熔丝电阻22，并且熔丝电阻22被焦耳热切断(步骤S104)。由于第1二极管D1在正向方向上连接，所以正向电流通过熔丝电阻22和第1二极管D1流到基板电极26。因此，可以使足以切断熔丝电阻22的电流流过，而不受第1电阻元件R1和第2电阻部29的影响。在另一示例中，当切断熔丝电阻22时，可以调整第2电阻部29所连接的接地电位。例如，当向焊盘24施加用于切断熔丝电阻22的电压时，与不向焊盘24施加电压的情况相比，可以使接地电位上升。因此，可以抑制电流从焊盘24流到第2电阻部29。当将用于切断熔丝电阻22的电压施加到焊盘24时，可以使接地电位高于基板电位Sc。可以使该接地电位与高电位布线VDD的电位相同。因此，使电流容易流过熔丝电阻22，并且可以容易地切断熔丝电阻22。
在微调之后，微调电路100处于熔丝电阻22被切断的状态。在熔丝电阻22被切断的状态下，第2电阻部29将输出端子OUT下拉到接地电位。具体地，输出端子OUT被施加有由第2电阻部29和第3电阻元件R3分压后的电压。因此，对输出端子OUT施加有Lo电平的电压So。因此，作为电流调整用MOSFET的晶体管部10关断，并且对应的被调整元件2的两端变化为不短路的状态。
图4是表示比较例的微调电路的主体部21的一例的电路图。在比较例的微调电路中，微调用焊盘24连接到熔丝电阻22和第1电阻元件R1之间的连接点27b，并且第1二极管D1连接到熔丝电阻22和第2电阻部29之间的连接点28b。输出端子OUT连接到第1二极管D1和熔丝电阻22之间的连接点28b。在比较例的微调电路中，由于未分别将微调用焊盘24设置在熔丝电阻22的两端，因此可以防止电路面积的扩大。然而，在比较例的微调电路中，在熔丝电阻22被切断的状态下，焊盘24和输出端子OUT电分离。
另一方面，根据图2所示的本发明的微调电路100的主体部20，即使在熔丝电阻22被切断的状态下，焊盘24和输出端子OUT也电连接。因此，微调用焊盘24可以再活用于监测输出端子OUT处的电压。具体地，即使在微调之后，也可以测量输出端子OUT处的电压So。此外，可以确认微调有无对元件产生劣化(泄漏)，可以确保电路的高可靠性。
另外，也可以省略保护二极管ZL。
图5是表示微调电路100中的主体部20的另一示例的电路图。除了省略保护二极管ZL之外，图5中所示的主体部20具有与图2中所示的主体部20相同的结构。
图6是应用微调电路100的半导体装置200的一例。本实施方式的微调电路100可以应用于各种半导体装置200。在一例中，半导体装置200中，输出级电路部210和控制电路部230形成在同一半导体基板30上。在一例中，半导体装置200是IPS(智能功率开关)。
输出级电路210可以包括沟槽栅极型功率半导体。输出级电路部210可以是垂直型MOSFET(metal-oxide-semiconductor field-effect transistor：金属氧化物半导体场效应晶体管)或IGBT(绝缘栅双极晶体管)。在本例中，提供了具有沟槽栅极的垂直型MOSFET。
在本例中，半导体基板30的导电型是n型。半导体基板30包括n-型漂移层201。在半导体基板30的一个面(图中的背面)上，通过杂质扩散等形成作为接触层202的n+型层。漏电极203形成在接触层202上。漏极电极203由金属等导电性材料形成。另外，在半导体基板30的主面中，将形成漏电极203的主面称为背面，将与背面相反侧的主面称为正面。
在作为半导体基板30的另一面的正面上形成有p型基极层212。在p型基极层212的表面上，形成有围绕p+型层213的n+型层214。在半导体基板30上形成有沟槽栅极。沟槽栅极穿透p型基极层212并到达n-型漂移层201。沟槽栅极包括填充在沟槽内的导电部215和将导电部215与半导体基板30电分离的绝缘膜216。源电极220形成为覆盖p+型层213。源极电极220由导电性材料形成。在沟槽栅极的上方形成有绝缘膜222。绝缘膜222使沟槽栅极和源极电极220绝缘。
另外，在本发明中，作为结构要素表示的“n”表示将电子作为多数载流子的元件，“p”表示将空穴作为多数载流子的元件，“+”表示具有相对高的杂质浓度，“-”表示具有相对低的杂质浓度。
控制电路部230可以在半导体基板30的正面侧上包含将n沟道型MOS晶体管240和p沟道型MOS晶体管250组合得到的CMOS电路部。n沟道MOS晶体管240具有形成在n型半导体基板30中的p阱区域241。而且，在p阱区域241的内部分别形成有n+型源极区域242和漏极区域243。源极电极246连接到源极区域242，漏极电极247连接到漏极区域243。源极电极246和漏极电极247由金属等导电性材料形成。在半导体基板30的正面上经由栅极绝缘膜245设置有栅极电极244。源极区域242设置在栅极电极244的一侧上，漏极区域243设置在栅极电极244的另一侧上。
p沟道型MOS晶体管250具有形成在n型半导体基板30内的p阱区域251，在该p阱区域251的内部具有n阱区域252。在n阱区域252的内部分别形成有p+型源极区域253和漏极区域254。源极电极257连接到源极区域253，漏极电极258连接到漏极区域254。在半导体基板30的正面上经由栅极绝缘膜256设置有栅极电极255。
作为本发明实施方式的微调电路100可以在上述半导体装置200中的半导体基板30上构成。微调电路100可以用于设定半导体装置200中的各种电压。
图7是表示在微调电路100中使用的垂直型二极管的一例的剖视图。如图7所示，在微调电路100中，在半导体基板30上形成第1二极管D1。在本例中，半导体基板30是n型半导体基板30。如图7所示，在半导体基板30的正面侧上形成第2导电型的第1半导体区域42。在一例中，第1半导体区域42是形成在n型半导体基板30上的p型扩散层。利用第1半导体区域42和半导体基板30形成PN结。该PN结起到作为第1二极管D1的功能。
第1二极管D1可以是垂直型二极管。在本说明书中，垂直型二极管是指电流在半导体基板30的厚度方向上流动的二极管。在本例中，阳极配置在半导体基板30的正面侧上，并且阴极配置在半导体基板30的背面侧上。基板电极26连接到阴极。然而，即使是垂直型二极管，基板电极26只要固定半导体基板30的电位即可，因此，也可以设置在半导体基板30的正面侧。
在第1半导体区域42的一部分可以形成第2导电型的第2半导体区域44。第2半导体区域44的杂质浓度高于第1半导体区域42。在一例中，第2半导体区域44是p+扩散层。在半导体基板30上局部地设置有绝缘膜46。绝缘膜46可以是LOCOS氧化膜。
图8是表示作为比较例的扩散二极管的一例的剖视图。扩散二极管在半导体基板30内具有p阱区域52。而且，在p阱区域52内形成有n型阴极区域53和p+型阳极区域54。当将这种扩散二极管用作第1二极管D1时，半导体基板30的n-型漂移层201、p阱区域52和n型阴极区域53作为垂直型npn寄生晶体管进行动作。
图9是表示作为比较例的多晶硅二极管的一例的剖视图。多晶硅二极管具有经由绝缘层62配置在半导体基板30上的多晶硅60。可以通过对多晶硅60掺杂杂质来形成p型区域、n型区域和n+型区域。阳极电极形成在p型区域中，阴极电极形成在n+型区域中。在这种多晶硅二极管中，动作电阻变大。因此，为了降低电阻值，必须增加多晶硅60所占据的面积。因此，难以防止电路面积的扩大。
当使用图7将上述垂直型二极管用作为第1二极管D1时，没有寄生动作，与多晶硅二极管的情况相比动作电阻也小。因此，作为电流在正向上流动以切断熔丝电阻22的第1二极管D1，优选使用垂直型二极管。
图10是表示主体部20的结构例的俯视图。图11是表示主体部20的结构例的剖视图。图11示出沿着图10中的A-A′线的主体部20的截面。另外，在图10中，为了便于说明，省略了第1电阻元件R1、第2电阻部29、第3电阻元件R3和保护二极管ZL，并且在图11中，通过电路符号仅示出电连接关系。另外，在实际半导体基板30上，可以形成晶体管部10、第1电阻元件R1、第2电阻部29、第3电阻元件R3和保护二极管ZL。
如图10所示，在微调电路100中，在半导体基板30上形成第1二极管D1和熔丝电阻22。半导体基板30是第1导电型的半导体基板30。第1二极管D1是图7中说明的垂直型二极管。
在第2导电型的第2半导体区域44连接有接触部34。接触部34可以由导电性物质形成。多晶硅层32经由绝缘膜46设置在半导体基板30上。熔丝电阻22由多晶硅层32形成。熔丝电阻22形成为使得中央部的宽度W较窄，以容易切断。
如图11所示，熔丝电阻22的一个端部通过接触部34连接到金属布线36。在第1二极管D1中形成有第2半导体区域44的区域中，绝缘膜46被去除一部分，第2半导体区域44部分露出。第2半导体区域44经由接触部34连接到金属布线36。金属布线36和接触部34将第1二极管D1的阳极和熔丝电阻22电连接，起到图2所示的连接点27的功能。金属布线36可以经由第1电阻元件R1连接到高电位布线VDD。
熔丝电阻22的另一端部经由接触部34连接到金属布线37。金属布线37起到将熔丝电阻22连接到焊盘24和第2电阻部29的连接点28的功能。如图10所示，金属布线37可以具有连结到微调用焊盘24的连结部38。金属布线37可以经由第3电阻元件R3电连接到输出端子OUT。此外，金属布线37可以经由第2电阻部29电连接到接地电位GND。另外，层间绝缘膜47可以形成在多晶硅层32、第2半导体区域44及绝缘膜46与金属布线36、37之间。即，可以在层间绝缘膜47上形成金属布线36和金属布线37。在这种情况下，接触部34形成为贯穿层间绝缘膜47内的开口。
根据本例的微调电路100，可以实现在切断熔丝电阻22之前确认在切断熔丝电阻22之后的被调整元件的电气特性的虚拟切断。在本例中，尽管需要连接到熔丝电阻22的一端的微调用焊盘24，但是作为熔丝电阻22的另一端侧的端子，可以使用现有的背面电极等基板电极26，不需要设置微调专用的外部端子。此外，不需要设置能够承受熔断熔丝电阻22的大电流的电阻旁路电路。因此，可以实现与以往相比兼顾小型化和虚拟切断功能的微调电路100。
根据本例的微调电路100，第1二极管D1具有形成在第1导电型半导体基板30上的第2导电型第1半导体区域42。在本例中，第1二极管D1可以不由多晶硅层32形成，而是由形成在半导体基板30上的杂质扩散层构成。因而，熔丝电阻22和第1二极管D1不形成在同一层中，因此可以通过层叠来形成。因此，可以有效地活用半导体基板30上的区域，实现微调电路100的小面积化。
根据本例的微调电路100，即使熔丝电阻22被切断，焊盘24和输出端子OUT也经由金属布线37和第3电阻元件R3电连接。因此，微调用焊盘24可以再活用于监测输出端子OUT处的电压。具体地，即使在微调之后，也可以测量输出端子OUT处的电压So。此外，可以确认微调有无对元件产生劣化(泄漏)，可以确保电路的高可靠性。
在上述示例中，说明了使用n型半导体基板30构成微调电路100的主体部20的情况。然而，使用p型半导体基板30作为半导体基板30，也可以实现微调电路100。图12是表示使用p型半导体基板30的主体部20的一例的电路图。
在本例中，第1导电型是p型，第2导电型是n型。因此，本例的主体部20具有如下结构：在图7、图10和图11所示的结构中，将n型半导体基板30设为p型半导体基板30，将p型第1半导体区域42设为n型半导体区域，将p+型第2半导体区域44设为n+型半导体区域。由于PN结的方向，基板电极26侧成为阳极。其他结构与图7、图10和图11所示的结构相同。
本例的微调电路100包括熔丝电阻22、微调用焊盘24、第1二极管D1、第1电阻元件R1、第2电阻元件R2、第3电阻元件R3和保护二极管Di。熔丝电阻22的一端连接到焊盘24。
熔丝电阻22的另一端连接到第1二极管D1的一端。在本例中，熔丝电阻22的另一端连接到第1二极管D1的阴极。
第1电阻元件R1的一端连接到熔丝电阻22的一端和第1二极管D1的阴极之间的连接点27。第1电阻元件R1的另一端连接到第1电位。在图12的示例中，第1电位可以是接地电位GND。第2电阻元件R2的一端连接到熔丝电阻22与焊盘24之间的连接点28。第2电阻元件R2的另一端连接到第2电位。在图12的示例中，第2电位是高电位布线的电位。在本例中，输出端子OUT电连接到熔丝电阻22和焊盘24之间的连接点28。在本例中，输出端子OUT经由第3电阻元件R3电连接到连接点28。输出端子OUT输出与熔丝电阻22有无切断相对应的电压。
图13是表示使用p型半导体基板30的主体部20的比较例的电路图。在比较例的微调电路中，微调用焊盘24连接到熔丝电阻22的一端，并且第1二极管D1连接到熔丝电阻22的另一端。输出端子OUT连接到第1二极管D1和熔丝电阻之间的连接点27b。即使在比较例的微调电路中，由于仅将微调用焊盘24设置在熔丝电阻22的一端，因此可以防止电路面积的扩大。然而，在比较例的微调电路中，在熔丝电阻22被切断的状态下，焊盘24和输出端子OUT电分离。
另一方面，根据图12所示的本发明的微调电路100的主体部20，即使在熔丝电阻22被切断的状态下，焊盘24和输出端子OUT也电连接。因此，微调用焊盘24可以再活用于监测输出端子OUT处的电压。具体地，即使在微调之后，也可以测量输出端子OUT处的电压So。此外，可以确认微调有无对元件产生劣化(泄漏)，可以确保电路的高可靠性。
根据本例的微调电路100，也可以实现在切断熔丝电阻22之前确认在切断熔丝电阻22之后的被调整元件的电气特性的虚拟切断。在微调电路100中，外部电压源或内部电压源在熔丝电阻22切断时，将与焊盘24和熔丝电阻22之间的连接点28的电压相对应的电压Sp施加到焊盘24。在本例中，当熔丝电阻22实际被切断时，第1电阻元件R1将连接点28上拉(分压)到高电位布线VDD的电位。因此，外部电压源或内部电压源可以将高电位布线VDD的电压施加到焊盘24。
在图12所示的微调电路100中，作为熔丝电阻22的控制端子，也可活用现有的背面电极等基板电极26，可以削减设置微调专用的外部端子的数量。此外，不再需要设置能够承受熔断熔丝电阻22的大电流的电阻旁路电路。因此，可以实现电路面积小、能进行虚拟切断的微调电路100。此外，根据图12所示的微调电路100的主体部20，即使在熔丝电阻22被切断的状态下，焊盘24和输出端子OUT也电连接。因此，微调用焊盘24可以再活用于监测输出端子OUT处的电压。
图14是表示微调电路100的其它结构例的图。本例的微调电路100包括多个主体部20。本例的微调电路100包括主体部20-1、20-2、20-3……。在本说明书中，有时将第k个主体部20称为主体部20-k。此外，在各图中，主体部20-k中的各结构要素的标号具有分支编号k。各主体部20对应于被调整元件2设置。各主体部20可以与图1所示的晶体管部10的栅极连接。
各主体部20具有与参照图1至图13说明的任意方式的主体部20相同的结构。在图14中，各主体部20具有与图2所示的主体部20相同的结构。然而，在图14中省略了第3电阻元件R3。各实施例中的主体部20可以具有第3电阻元件R3，也可以不具有第3电阻元件R3。此外，在图14中，将第2电阻元件R2配置在焊盘24与输出端子OUT之间。在各实施例的主体部20中，第2电阻元件R2可以与图14同样地配置在焊盘24与输出端子OUT之间，也可以与图2同样地配置在焊盘24与电阻元件LVND之间。
在本例的微调电路100中，第1二极管D1对多个主体部20公共地设置。即，并未对各主体部20设置单独的第1二极管D1。公共的第1二极管D1连接到各主体部20的熔丝电阻22。本例的第1二极管D1的阳极连接到多个熔丝电阻22。
本例的熔丝电阻22-k的一端连接到焊盘24-k，另一端连接到第1二极管D1。在本例中，输出端子OUTk和电阻元件LVNDk经由第2电阻元件R2-1连接到熔丝电阻22-k的该一端。
此外，第1电阻元件R1连接到熔丝电阻22-k的该另一端。在本例中，第1电阻元件R1也对多个主体部20公共地设置。第1电阻元件R1的一端连接到第1二极管D1，另一端连接到高电位布线VDD。在本例中，对各主体部20-k设置连接点27-k。第1二极管D1的阳极、第1电阻元件R1的一端和熔丝电阻22-k的另一端连接到连接点27-k。
通过对多个主体部20公共地设置第1二极管D1，从而可以减小装置规模。此外，通过对多个主体部20公共地设置第1电阻元件R1，从而可以减小装置规模。
在本例中，逐个选择待切断的熔丝电阻22，并将规定的高电压依次施加到对应于要切断的熔丝电阻22-k的焊盘24-k。在各主体部20中，连接熔丝电阻22的动作与图3的示例同样。如上所述，该高电压是比施加于高电位布线VDD的电压要高的电压。对未被选择的焊盘24可以施加例如接地电位。
此外，可以改变施加到被选择以切断熔丝电阻22的主体部20的接地电位。例如，当切断熔丝电阻22-k时，施加到主体部20-k的接地电位上升。可以将主体部20-k的接地电位控制为与施加到焊盘24-k的电位相同的电位。因此，可以抑制电流从焊盘24-k流到第2电阻部29-k。
当设定虚拟切断时，可以对各焊盘24并行地施加用于虚拟切断的电压。即，可以将各主体部20并行地设置为虚拟切断状态。此外，可以选择性地将一部分主体部20设定为虚拟切断状态。
第1电阻元件R1和第2电阻元件R2的电阻值可以充分小于电阻元件LVND的电阻值。通过增加电阻元件LVND的电阻值，可以对在主体部20中流动的电流进行节流。
图15是表示微调电路100的其它结构例的图。本例的微调电路100包括多个主体部20。在本例中，与图14的示例同样，第1二极管D1和第1电阻元件R1对多个主体部20公共地设置。然而，本例的第1二极管D1连接到各熔丝电阻22-k和接地电位之间的连接点27-k。第1电阻元件R1连接在各连接点27和接地电位之间。
在熔丝电阻22被切断的状态下，本例的主体部20从输出端子OUT输出对应于高电压VDD的电压。在熔丝电阻22未被切断的状态下，本例的主体部20从输出端子OUT输出对应于接地电位的电压。
在各主体部20中，熔丝电阻22、第1二极管D1和第1电阻元件R1连接。各熔丝电阻22-k的一端连接到焊盘24-k，另一端连接到第1二极管D1和第1电阻元件R1。第2电阻元件R2-k连接到焊盘24-k和熔丝电阻22-k之间的连接点28-k。第2电阻元件R2-k的一端连接到连接点28-k，另一端连接到电阻元件LVNDk。
电阻元件LVNDk的一端连接到第2电阻元件R2-k，另一端连接到高电位布线VDD。在本例中，电阻元件LVNDk和第2电阻元件R2-k之间的连接点连接到输出端子OUTk。可以在输出端子OUTk和接地电位之间设置保护二极管ZL。
在本例中，也通过对多个主体部20公共地设置第1二极管D1，从而可以减小装置规模。此外，通过对多个主体部20公共地设置第1电阻元件R1，从而可以减小装置规模。
在本例中，逐个选择要切断的熔丝电阻22，并将规定的高电压依次地施加到对应于要切断的熔丝电阻22-k的焊盘24-k。如上所述，该高电压可以是比施加于高电位布线VDD的电压高的电压。对未被选择的焊盘24可以施加例如接地电位。此外，为了切断熔丝电阻22，可以使施加到被选择的主体部20的接地电位上升。因此，可以抑制电流从焊盘24-k流到第2电阻部29-k。此外，即使在未被选择的主体部20中，也可以使接地电位上升。当设定虚拟切断时，可以对各焊盘24并行地施加用于虚拟切断的电压。即，可以将各主体部20并行地设置为虚拟切断状态。此外，可以选择性地将一部分主体部20设定为虚拟切断状态。
图16是表示微调电路100的其它结构例的图。本例的微调电路100与图14的示例的不同之处在于：第1二极管D1的阳极和阴极的方向与图14的示例相反。其它结构与图14的示例相同。即，本例的第1二极管D1中，对阴极连接有各主体部20的熔丝电阻22，对阳极施加基板电位Sc。各熔丝电阻22-k的一端连接到焊盘24-k，另一端经由连接点27-k连接到第1二极管D1的阴极。
在本例中，对切断熔丝电阻22-k的主体部20-k的焊盘24-k选择性地施加低电压。该低电压是低到正向电流从第1二极管D1流到焊盘24-k的程度的电压。即，该低电位比基板电压Sc低第1二极管D1的正向电压以上。例如，该低电压是低于接地电位的电压。
图17是表示微调电路100的其它结构例的图。本例的微调电路100与图15的示例的不同之处在于：第1二极管D1的阳极和阴极的方向与图15的示例相反。其它结构与图15的示例相同。即，本例的第1二极管D1中，对阴极连接有各主体部20的熔丝电阻22，对阳极施加基板电位Sc。各熔丝电阻22-k的一端连接到焊盘24-k，另一端经由连接点27-k连接到第1二极管D1的阴极。
在本例中，对切断熔丝电阻22-k的主体部20-k的焊盘24-k选择性地施加低电压。该低电压是低到正向电流从第1二极管D1流到焊盘24-k的程度的电压。即，该低电位比基板电压Sc低第1二极管D1的正向电压以上。例如，该低电压是低于接地电位的电压。当设定虚拟切断时，可以对各焊盘24并行地施加用于虚拟切断的电压。即，可以将各主体部20并行地设置为虚拟切断状态。此外，可以选择性地将一部分主体部20设定为虚拟切断状态。
图18是表示第1二极管D1的其它结构例的图。各实施例中的第1二极管D1可以具有图18的结构。本例的第1二极管D1形成在半导体基板30上。如图6等所示，在半导体基板30上也可以形成第1二极管D1之外的元件。
在本例中，半导体基板30是n型半导体基板30。如图18所示，在半导体基板30的正面侧上形成p型的第1半导体区域42。利用第1半导体区域42和半导体基板30形成PN结。该PN结起到作为第1二极管D1的功能。
第1二极管D1可以是垂直型二极管。在本例中，阳极配置在半导体基板30的正面侧上，并且阴极配置在半导体基板30的背面侧上。基板电极26连接到阴极。然而，即使是垂直型二极管，基板电极26只要固定半导体基板30的电位即可，因此，也可以设置在半导体基板30的正面侧。
在第1半导体区域42的一部分可以形成p+型的第2半导体区域44。第2半导体区域44的杂质浓度高于第1半导体区域42。在半导体基板30上局部地设置有绝缘膜46。绝缘膜46可以是LOCOS氧化膜。绝缘膜46使第2半导体区域44的至少一部分露出。
在绝缘膜46上方可以设置起到布线的功能的多晶硅层32。设置层间绝缘膜47以覆盖绝缘膜46、第2半导体区域44和多晶硅层32。在层间绝缘膜47中形成用于形成接触部34的通孔。在层间绝缘膜47上设置金属布线36。金属布线36通过接触部34连接到多晶硅层32和第2半导体区域44。
图19是说明保护二极管ZL和保护二极管Di的图。在本例中，将设置在输出端子OUT和接地电位GND之间的保护二极管设为保护二极管Di，并且将设置在输出端子OUT和高电位布线VDD之间的保护二极管设为保护二极管ZL。也可以对各主体部20设置保护二极管Di和保护二极管ZL中的一方或双方。
当连接到输出端子OUT的晶体管部10包括n沟道MOS晶体管时，可以在输出端子OUT设置保护二极管ZL。因此，可以抑制过高的电压施加到晶体管部10。此外，当连接到输出端子OUT的晶体管部10包括p沟道MOS晶体管时，可以在输出端子OUT设置保护二极管Di。因此，可以抑制过低的电压施加到晶体管部10。当晶体管部10包括CMOS电路等的n沟道MOS晶体管和p沟道MOS晶体管这双方时，可以设置保护二极管Di和保护二极管ZL这双方。
在图14至图17的示例中，可以对一部分主体部20设置保护二极管Di，对一部分主体部20不设置保护二极管ZL。也可以对所有的主体部20设置保护二极管Di和保护二极管ZL这双方。
在各实施方式中用相同标号说明的结构要素可以具有同样的特性、功能和结构。另外，当除分支编号之外的标号相同时，包含分支编号k的标号和不包含分支编号k的标号是相同的标号。
以上，使用实施方式说明了本发明，但本发明的技术范围不限于上述实施方式所记载的范围。本领域技术人员可以明白，可以对上述实施方式施加各种变更或改良。根据权利要求书的记载可知，施加了这样的变更或改良的方式也包含在本发明的技术范围内。
应注意，权利要求书、说明书以及附图中所示的装置、系统、程序以及方法中的动作、顺序、步骤以及阶段等各处理的执行顺序只要没有特别明示“此前”、“之前”等，并且只要不是将前面的处理的输出用于后面的处理，则能够以任意的顺序实现。关于权利要求书、说明书以及附图中的动作流程，为了方便而使用“首先”、“接下来”等进行了说明，但并不意味着必须以该顺序实施。
标号说明
2…被调整元件，10…晶体管部，11…栅极，12…漏极，13…源极，20…主体部，21…主体部，22…熔丝电阻，24…焊盘，26…基板电极，27…连接点，28…连接点，29…第2电阻部，30…半导体基板，32…多晶硅层，34…接触部，36…金属布线，37…金属布线，38…连结部，42…第1半导体区域，44…第2半导体区域，46…绝缘膜，47…层间绝缘膜，52…p阱区域，53…阴极区域，54…阳极区域，60…多晶硅，62…绝缘层，100…微调电路，200…半导体装置，201…漂移层，202…接触层，203…漏极电极，210…输出级电路部，212…p型基极层，213…p+型层，214…n+型层，215…导电部，216…绝缘膜，220…源极电极，222…绝缘膜，230…控制电路部，240…MOS晶体管，241…p阱区域，242…源极区域，243…漏极区域，244…栅极电极，245…栅极绝缘膜，246…源极电极，247…漏极电极，250…MOS晶体管，251…p阱区域，252…n阱区域，253…源极区域，254…漏极区域，255…栅极电极，256…栅极绝缘膜，257…源极电极，258…漏极电极。

Claims (19)

1.一种微调电路，该微调电路包括输出与熔丝电阻有无切断相对应的电压的主体部，其特征在于，
所述主体部包括：
熔丝电阻，该熔丝电阻由经由绝缘膜配置在半导体基板上的多晶硅层形成；
微调用焊盘，该微调用焊盘连接到所述熔丝电阻的一端；
输出端子，该输出端子电连接到所述熔丝电阻和所述焊盘之间的连接点，并且输出与所述熔丝电阻有无切断相对应的电压；及
二极管，该二极管形成在所述半导体基板上，该二极管的一端连接到所述熔丝电阻的另一端。
2.如权利要求1所述的微调电路，其特征在于，
所述二极管具有形成在第1导电型的所述半导体基板上的第2导电型的半导体区域。
3.如权利要求1或2所述的微调电路，其特征在于，
还包括第1电阻部，该第1电阻部的一端连接到所述熔丝电阻和所述二极管之间的连接点，另一端连接到第1电位。
4.如权利要求1或2所述的微调电路，其特征在于，
还包括第2电阻部，该第2电阻部的一端连接到所述熔丝电阻和所述焊盘之间的连接点，另一端连接到第2电位。
5.如权利要求4所述的微调电路，其特征在于，
还包括连接在所述第2电阻部的另一端和所述输出端子之间的保护二极管。
6.如权利要求1至5中任一项所述的微调电路，其特征在于，
还包括形成在所述半导体基板上，且控制端子连接到所述输出端子的晶体管部。
7.如权利要求1至6中任一项所述的微调电路，其特征在于，
所述二极管是垂直型二极管，
所述二极管的另一端连接到所述半导体基板的基板电极。
8.如权利要求2所述的微调电路，其特征在于，
所述第1导电型是n型，所述第2导电型是p型，
所述熔丝电阻的另一端与所述二极管的阳极连接，
还包括：第1电阻部，该第1电阻部的一端连接到所述熔丝电阻和所述二极管的阳极之间的连接点，另一端连接到高电位布线；及
第2电阻部，该第2电阻部的一端连接到所述熔丝电阻和所述焊盘之间的连接点，另一端连接到接地布线。
9.如权利要求2所述的微调电路，其特征在于，
所述第1导电型是p型，所述第2导电型是n型，
所述熔丝电阻的另一端与所述二极管的阴极连接，
还包括：第1电阻部，该第1电阻部的一端连接到所述熔丝电阻和所述二极管的阴极之间的连接点，另一端连接到接地布线；及
第2电阻部，该第2电阻部的一端连接到所述熔丝电阻和所述焊盘之间的连接点，另一端连接到高电位布线。
10.如权利要求1所述的微调电路，其特征在于，
包括多个所述主体部，
所述二极管对多个所述主体部公共地设置，
所述二极管连接有各所述主体部的所述熔丝电阻的所述另一端。
11.如权利要求10所述的微调电路，其特征在于，
还包括第1电阻部，该第1电阻部对多个所述主体部公共地设置，该第1电阻部的一端连接到所述二极管，另一端连接到高电位布线，
所述第1电阻部的所述一端连接有各所述主体部的所述熔丝电阻的所述另一端。
12.如权利要求10所述的微调电路，其特征在于，
还包括第1电阻部，该第1电阻部对多个所述主体部公共地设置，该第1电阻部的一端连接到所述二极管，另一端连接到接地布线，
所述第1电阻部的所述一端连接有各所述主体部的所述熔丝电阻的所述另一端。
13.如权利要求10至12中任一项所述的微调电路，其特征在于，
所述二极管的阴极连接有各所述主体部的所述熔丝电阻的所述另一端。
14.如权利要求10至12中任一项所述的微调电路，其特征在于，
所述二极管的阳极连接有各所述主体部的所述熔丝电阻的所述另一端。
15.一种微调方法，该微调方法使用权利要求1至14中任一项所述的微调电路来调整被调整元件的电气特性，其特征在于，包括：
调整所述半导体基板的电位和施加到所述焊盘的电压以使得正向电流流过所述二极管的阶段；及
通过使所述正向电流流过所述熔丝电阻来切断所述熔丝电阻的阶段。
16.如权利要求15所述的微调方法，其特征在于，
还包括在使正向电流流过所述二极管的阶段之前通过向所述焊盘施加预定电压来生成所述熔丝电阻虚拟切断的状态的阶段。
17.如权利要求15或16所述的微调方法，其特征在于，
在切断所述熔丝电阻之后，所述焊盘和所述输出端子电连接。
18.如权利要求15至17中任一项所述的微调方法，其特征在于，
所述微调电路包括多个所述主体部，所述二极管对多个所述主体部公共地设置，所述二极管连接有各所述主体部的所述熔丝电阻的所述另一端，
在调整所述电压的阶段中，对要切断所述熔丝电阻的所述主体部的所述焊盘选择性地施加电压。
19.如权利要求18所述的微调方法，其特征在于，
对各所述主体部施加高电位和接地电位，
在调整所述电压的阶段中，改变对要切断所述熔丝电阻的所述主体部施加的接地电位。
CN202080005737.6A 2019-05-23 2020-04-03 微调电路和微调方法 Pending CN112889151A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2019-096539 2019-05-23
JP2019096539 2019-05-23
JP2019132095 2019-07-17
JP2019-132095 2019-07-17
PCT/JP2020/015432 WO2020235233A1 (ja) 2019-05-23 2020-04-03 トリミング回路およびトリミング方法

Publications (1)

Publication Number Publication Date
CN112889151A true CN112889151A (zh) 2021-06-01

Family

ID=73458546

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080005737.6A Pending CN112889151A (zh) 2019-05-23 2020-04-03 微调电路和微调方法

Country Status (4)

Country Link
US (1) US20210280515A1 (zh)
JP (1) JP7147970B2 (zh)
CN (1) CN112889151A (zh)
WO (1) WO2020235233A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4081815B1 (en) * 2019-12-26 2024-04-17 Suzhou Littelfuse OVS Co., Ltd. Step voltage identification for multiple inputs
CN112630628B (zh) * 2021-03-08 2021-05-18 上海伟测半导体科技股份有限公司 多晶硅工艺保险丝的熔断装置及方法
JP2023055054A (ja) * 2021-10-05 2023-04-17 富士電機株式会社 デバイス、半導体装置、ゲートドライバ、および、パワーモジュール
CN115407819A (zh) * 2022-09-28 2022-11-29 上海积塔半导体有限公司 电压调节电路及其操作方法、以及芯片

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163934A (ja) * 1990-10-26 1992-06-09 Toshiba Corp 半導体装置
JP2000340656A (ja) * 1999-05-28 2000-12-08 Fujitsu Ltd トリミング回路
KR20010019304A (ko) * 1999-08-26 2001-03-15 김영환 고체 촬상 소자
WO2010082781A2 (ko) * 2009-01-19 2010-07-22 (주)싸이닉솔루션 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼
US20120299630A1 (en) * 2011-05-24 2012-11-29 Atsushi Sakurai Trimming circuit and semiconductor device
US20140306750A1 (en) * 2013-04-16 2014-10-16 Fuji Electric Co., Ltd. Semiconductor device
JP2018022848A (ja) * 2016-08-05 2018-02-08 富士電機株式会社 トリミング回路およびトリミング方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05267464A (ja) * 1992-03-18 1993-10-15 Fujitsu Ltd 半導体装置
JPH07198794A (ja) * 1993-12-28 1995-08-01 Sony Corp 検出用端子を有する半導体装置
JP2000323650A (ja) 1999-05-11 2000-11-24 Hitachi Ltd トリミング回路

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04163934A (ja) * 1990-10-26 1992-06-09 Toshiba Corp 半導体装置
JP2000340656A (ja) * 1999-05-28 2000-12-08 Fujitsu Ltd トリミング回路
KR20010019304A (ko) * 1999-08-26 2001-03-15 김영환 고체 촬상 소자
WO2010082781A2 (ko) * 2009-01-19 2010-07-22 (주)싸이닉솔루션 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼
US20120299630A1 (en) * 2011-05-24 2012-11-29 Atsushi Sakurai Trimming circuit and semiconductor device
US20140306750A1 (en) * 2013-04-16 2014-10-16 Fuji Electric Co., Ltd. Semiconductor device
JP2018022848A (ja) * 2016-08-05 2018-02-08 富士電機株式会社 トリミング回路およびトリミング方法

Also Published As

Publication number Publication date
JPWO2020235233A1 (ja) 2021-10-28
WO2020235233A1 (ja) 2020-11-26
JP7147970B2 (ja) 2022-10-05
US20210280515A1 (en) 2021-09-09

Similar Documents

Publication Publication Date Title
CN112889151A (zh) 微调电路和微调方法
CN100502017C (zh) 半导体集成电路器件
US20080246345A1 (en) Semiconductor Switch Arrangement and an Electronic Device
US9318433B2 (en) Semiconductor device
JPH1027853A (ja) レベルシフト操作を有し、金属クロスオーバを有しない高電圧電力用集積回路
US7741680B2 (en) Electro-static discharge and latchup resistant semiconductor device
KR100311578B1 (ko) 반도체장치
JPH06196634A (ja) 空乏制御型分離ステージ
JPH0846144A (ja) 集積回路チップ
US20070284665A1 (en) Electrostatic discharge protection device
JP2001186003A (ja) 半導体集積回路の入出力保護装置とその保護方法
US6670678B2 (en) Semiconductor device having ESD protective transistor
US10163890B2 (en) Semiconductor device
JPH03272180A (ja) 半導体集積回路
JP6610114B2 (ja) 半導体装置および半導体装置の製造方法
EP0892436B1 (en) Electrostatic protection structure for MOS circuits
JP6733410B2 (ja) トリミング回路およびトリミング方法
US9293451B2 (en) Integrated circuit electrical protection device
US11670388B2 (en) Trimming method
CN107068655B (zh) 在场电介质上具有故障安全熔丝的ic
US9520388B2 (en) Method of forming a semiconductor device and structure therefor
US6693783B2 (en) Bounce tolerant fuse trimming circuit with controlled timing
JP3431127B2 (ja) 電子装置および電子スイッチ装置
JP3141865B2 (ja) 半導体集積装置
JP2000236022A (ja) フューズトリミング回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination