JPH04163934A

JPH04163934A - 半導体装置

Info

Publication number: JPH04163934A
Application number: JP29045890A
Authority: JP
Inventors: Tatsuya Okabe; 岡部　竜也; Masanari Kaizuka; 眞生貝塚
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-10-26
Filing date: 1990-10-26
Publication date: 1992-06-09
Anticipated expiration: 2014-07-19
Also published as: JP2919942B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明はウェーハ工程後にウェーハ上の各チップに対し
チップ毎に異なる加工を施す必要のある半導体装置（モ
ノリシックＩＣ）に関する。

（従来の技術）従来、この種の半導体装置にあっては、ウェーハ工程終
了後において、各チップに対し、半導体集積回路の微調
整としてトリミング等の加工か行われる。

この加工方法としては、レーザ光や電流によって抵抗や
キャパシタ部分の接続経路を切る方法がある。

この場合、まず被調整部分の値を実測し、次に、その実
測値に基づいて加工を施す。その後、再び、当該被調整
部分の値を実測し、目標とする値に調整されていなけれ
ば、再びその部分に加工を施す。

この作業を繰返すことにより、被調整部分の値を目標値
へ逐次的に合わせ込んでいくものである。

このようなトリミングによって製品の製造上のばらつき
を調整することかできることとなる。

ところで、１回のトリミング加工によって被調整部分の
値がどれほど変化したかは実測結果でしかわからないた
め、その測定結果で過調整とわかっても、元には戻せず
、調整は微細に行う必要がある。

しかし、調整を微細に行うと、それだけ調整範囲が拡大
されたのと同じであり、その分作業能率が低下する。こ
の作業能率の低下は製造上のばらつきが大きいほど著し
くなる。

また、調整を微細に行うためにトリミング用の回路規模
を大きくしなければならないという問題もある。

つまり、第４図はＤ／Ａ変換回路４１を用いてトリミン
グ用回路を組んたもので、入力バイナリコードに応じた
値のアナログ信号を出力するＤ／Ａ変換回路４１に３ビ
ツトのビット構成回路４１ａ〜４１ｃを接続したもので
ある。各ビット構成回路４１ａ〜４１ｃの値Ａ−Ｃは未
加工の状態で論理「１」及び論理ｒＯＪの何れか一方の
値を出力し、これに不可逆的加工を施すことで、他方の
値を出力するようになっている。このビット構成回路４
１ａ〜４１ｃを加工するか否かによって論理「１」及び
論理「０」のいずれかに設定し、Ｄ／Ａ変換回路４１の
出力として好ましい値を得ようというものである。

ところで、トリミングは、まず各ビット構成回路４１ａ
　〜４１ｃを論理「１」及び論理「０」の何れかの値に
加工してみる。そして、Ｄ／Ａ変換回路４１の出力を実
測し、その値が適正な値でなければビット構成回路４１
ａ〜４１ｃの値Ａ−Ｃを変更することとなる。

この場合、各ビット構成回路４１ａ〜４１ｃが未加工の
状態で論理ｒＯＪを出力するものである場合、論理「１
」を書込んでしまったものを論理「０」に戻すことはで
きない。

したがって、初めはｒＡＢｃＪ　−ｒｏｏｏＪ、次にｒ
ｏｏｌＪ、というように値を次第に大きくしていくよう
に設定する。

しかし、その次に大きな値は、本来ならｒＡＩ３ｃＪ　
−ｒｏｌｏＪであるにもかかわらず、Ｉｓｂを構成する
ビット構成回路Ｃの値を論理「０」に戻せないために、
ｒＡＢｃＪ　−ｒｏｌｏＪとするのを飛ばしてｒＡＢｃ
Ｊ　−ｒｏｌ　１Ｊとせざるを得ない。同様な理由で、
その次の値はｒＡＢｃＪ　−ｒｌ　１１Ｊとせざるを得
ない。

すなわち、設定値が大きくなるほど、調整幅が大きくな
る。よって設定値が大きくなっても調整幅をある程度、
小さな値に押さえるにはビット数を増大せさるを得なく
なり、結果として、回路規模を大きくせざるを得なくな
るのである。

これは、半導体集積回路の小形化あるいは集積度向上の
観点から非常に不都合な問題である。

また、多数の数値集合の中から一つの特定値を見出だす
方法として、従来、二分法というものがあり、調整範囲
が大きい場合に、これを採用すると効果的と考えられる
が、過調整の場合に元に戻せない、という上記の問題が
存在することから採用することができず、作業の効率化
にも歯止めがかけられている実情にある。

（発明が解決しようとする課題）このように、従来の半導体装置におけるトリミング用回
路にあっては、過調整防止上の観点から作業能率の低下
や回路規模の増大という問題を招いている。

本発明は、上記問題点に鑑みてなされたもので、その目
的とするところは、過調整を未然に防いで適正な調整を
行うことができるようにし、もって作業能率の向上・回
路規模の縮小を図ることができるようにした半導体装置
を提供することにある。

〔発明の構成〕

（課題を解決するための手段）本発明の半導体装置は、ウェーハ工程終了後にウェーハ
上の各チップに対し不可逆的な加工が施されることによ
り所定の設定値を記憶する記憶部と、試行入力がその入
力端子に与えられることにより、前記記憶部に前記不可
逆的な加工が行われていない状態で前記不可逆的な加工
が行われたのと同じ結果を前記設定値探索用の試行出力
とじて該記憶部の出力端子に発生させる試行回路部を備
えている。

上記記憶部はレーザカットされるパターンや過電流によ
り焼切られるヒユーズにより構成されている。

（作　用）本発明によれば、試行回路部における入力端子に設定候
補値を試行入力として与え、その試行出力を見ることに
より、記憶部に対し加工を行う前に、どのような値を設
定すれば良いかを調べることができる。

したかって、その適正値調査にあたって、設定候補値を
変化させる幅が自由であり必ずしも微細にする必要はな
いことから、適正値を早く見出だすことができ、作業能
率の向上が図れる。

また、その適正値調査にあたって、二分法を採用するこ
ともできるため、この点からも作業能率の向上が可能で
ある。

さらに、測定作業と加工作業との両作業を分離すること
ができ、従来のように加工を施し、その結果を実測する
、という交互の作業を行わなくても良いため、非常に作
業能率を向上させることかできる。

そして、試行時は回路に実際に加工を施すことがないこ
とから、従来のように、作業進行に伴って調整幅か大き
くなり、これに伴って、調整幅を小さく押さえ精度を確
保するためのビット数増大の策を取らなくても良いため
、トリミング用のビット構成回路のビット数は必要最小
限のビット数で良く、トリミング用の回路規模を小さく
することができる。

（実施例）以下、本発明の実施例について図面を参照しつつ説明す
る。

第１図は本発明の第１実施例に係る半導体装置のトリミ
ング用回路であって加工処理前の状態を示すものである
。

この図において、１１はＤ／Ａ変換回路であり、このＤ
／Ａ変換回路１１は３ビツトのバイナリコードを入力し
、その値に応じたアナログ信号を出力する。

このＤ／Ａ変換回路１１の各ビット入力端子にはビット
構成回路１２ａ、１２ｂ、１２ｃが接続されている。こ
れらは全て同一構成のものであるため、以下はビット構
成回路１２ａについてのみ説明する。

１３は入力端子、１４はＤ／Ａ変換器１１の入力へ通じ
る出力ライン、１５はプルアップ抵抗、１６はプルダウ
ン抵抗、１７．１８はレーザカットされるパターンであ
る。プルアップ抵抗１５はパターン１７を介して入力端
子１３に接続され、プルダウン抵抗１６はパターン１８
を介して入力端子１３に接続されている。

抵抗１５．１６は同じ抵抗値を持ち、これによって入力
端子１３への入力信号はそのまま出力ライン１４を通じ
てＤ／Ａ変換器１１に与えられるようになっている。よ
って、入力端子１３に設定候補値を与え、その出力ライ
ン１４の値をＤ／Ａ変換器１１に与えて、このＤ／Ａ変
換器１１における出力レベルを見ることにより、どのよ
うな値を設定すれば良いかを調べることができることと
なる。

かかるＤ／Ａ変換器は、精度によってその入力ビツト数
が決められるものである。

このように構成された装置において、トリミング試行時
にあっては、入力端子１３に論理「１」及び論理「０」
を与え、これをＤ／Ａ変換器１１に供給して論理「１」
及び論理ｒＯＪの何れのレベルが必要かを調べる。

そして、論理「１」が必要と判れば、パターン１８をレ
ーザ光でカットすることにより、出力ライン１４はプル
アップ抵抗１５により論理「１」に引上げられる。また
、論理「０」が必要であれば、パターン１７の方をカッ
トすれば、出力ライン１４はプルダウン抵抗１６により
論理ｒＯＪに引下げられることとなる。

このように本実施例によれば、ビット構成回路１２ａ〜
１２ｂにおける試行回路部の入力端子に設定候補値を試
行入力として与え、その試行出力をＤ／Ａ変換回路から
見ることにより、加工を行う前に、どのような値を設定
すれば良いかを調べることができる。

ここで、この二分法による検索について説明する。

まず、３ビツトの組合わせは次の８通りである。

ｒＡＢＣＪ　−ｒｌｌｌＪ、ｒｌｌＯＪ。

ｒｌｏＩＪ、　　ｒｌｏｏＪ、　　ｒｏｌｌＪ。

ｒｏｌｏＪ、　　ｒｏｏｌＪ、　　ｒｏｏｏＪそして、
初めは、この８通りの中で中間値、例えばｒｌｏｏＪ　
　（ｒｏｌｌＪでも良い）を試行入力とする。

この値をＤ／Ａ変換回路１１に与えてその出力を調べ、
目標値より高ければ、ｒｌｏｏＪより低い値の集合（つ
まり、ｒｏｌｌＪ、　　ｒｏｌｏＪ。

ｒｏｏｌＪ　、　　ｒｏｏｏＪ　）の中に目的とする値
が存在することがわかる。施行の結果、逆にＤ／Ａ変換
回路１１の出力が目標値より低ければ、ｒｌｏｏＪより
高い値の集合（つまり、ｒｌ　１１Ｊ　、　　ｒｌ　１
０Ｊ　、　　ｒｌ　０１Ｊ　）の中に目的とする値が存
在することになる。

これにより検索の範囲が約半分に絞れる。そうしたら、
次にその絞った範囲の集合における中間値を試行入力と
し、同様にＤ／Ａ変換回路１１の出力を調べる。これに
より、検索の範囲は更に半分に絞れることとなる。

このように、目的とする値が集合の中間値を境にして大
小いずれの側に属するかを調べることで、測定を重ねる
毎に検索の範囲を半分に絞られる。

つまり検索の範囲を二分するようにして、検索無用の範
囲を検出除外して、目的とする値を捜し出すのが二分法
である。

上記の３ビツトの例で、目的とする値がｒｌｏ　１Ｊで
あったとし、最大値から順番に探していった場合には、
ｒｌＯＩＪを捜し当てるまで３回の測定を要する。最小
値から探す場合に至っては６回の測定を要することにな
る。

これに対し、二分法を採用すれば、２回の測定で、その
値が設定すべき最適値であることが分かる。

このように、二分法を採用できることは作業能率に大き
な違いが出てくる。

さらに、測定作業と加工作業との両作業を分離すること
ができ、従来のように加工を施し、その結果を実測する
、という交互の作業を行わなくても良いため、非常に作
業能率を向上させることができる。

本実施例のように、パターンをレーザカットするような
ものの場合、加工は専用のレーザカット装置で行い、測
定は電気的に行うことから、両作業工程は異ならざるを
えず、測定作業と加工作業を分けることは大きな意味を
持つ。

そして、試行時は回路に実際に加工を施すことがないこ
とから、従来のように、作業進行に伴って調整幅が大き
くなり、これに伴って、調整幅を小さく押さえ精度を確
保するためのビット数増大の策を取らなくても良いため
、トリミング用のビット構成回路のビット数は必要最小
限のビット数で良く、トリミング用の回路規模を小さく
することができるものである。

第２図は本発明の第２実施例に係る半導体装置の一チツ
プ上に形成されているトリミング用回路の一ビツト構成
回路（加工処理前の状態）を示すものである。

２１〜２３は入力端子、２４はＤ／Ａ変換回路に通じる
出力ライン、２５はその出力が出力ライン２４に接続さ
れたオアゲートである。

入力端子２２はオアゲート２５の一入力端に接続される
とともに、プルダウン抵抗２６によってそのレベルが論
理「０」に引下げられている。

入力端子２１．２３はヒユーズ２４を介して結ばれてい
る。入力端子２１はオアゲート２５の他の入力端に接続
されると共に、その接続点にはプルアップ抵抗２７が接
続されている。

プルダウン抵抗２８の値をプルアップ抵抗２７よりも十
分に大きく設定され、これにより、入力端子２１は、ヒ
ユーズ２４が切られない状態ではプルダウン抵抗２８に
より論理「０」に設定され、ヒユーズ２４が切られた状
態ではプルアップ抵抗２６により論理「１」に設定され
る。

このような構成において、トリミング時は入力端子２１
を解放にし、オアゲート２５への入力端子２１からの入
力を論理「０」に保持しておくことにより、入力端子２
２からの入力をそのまま出力ライン２９を通じてＤ／Ａ
変換器に与えることができるものである。

そして、論理ｒｌＪが必要であれば、ヒユーズ２９を電
流を流して焼切り、論理「０」が必要であれば、ヒユー
ズ２９を切らずにそのまま残しておけばよい。

本実施例によれば加工作業も測定作業と同様に電気的に
行うことができるために、作業場を移すさずに全ての作
業を行うことが可能となる。

第３図は本発明の第３実施例に係る半導体装置の回路構
成例を示すものである。

３１は入力端子、３２は出力ラインであり、入力端子３
１と出力ライン３２との間の信号伝送路には抵抗３３及
びバッファゲート３４が入力端子３１側からその順に直
列に挿入されている。

入力端子３１にはプルアップ抵抗３５が接続されるとと
もに、ヒユーズ３７を介してプルダウン抵抗３６が接続
されている。プルアップ抵抗３５はプルダウン抵抗３６
よりも十分に大きく設定されている。これにより、ヒユ
ーズ３７が切られない状態にあっては、プルダウン抵抗
３６により出力ライン３２は論理「０」となっており、
入力端子３１のレベル如何によって出力ライン３２を論
理「１」、論理「０」いずれのレベルにも設定できる。

逆にヒユーズ３３が切られた状態にあっては、プルアッ
プ抵抗３５により出力ライン３２は論理「１」となる。

プルアップ抵抗３５に対してはダイオード３９が、プル
ダウン抵抗３４に対してはダイオード３４が、それぞれ
逆極性で並列に接続されている。

この構成において、トリミング試行時には、入力端子３
１に論理「１」ならびに論理「０」を与え、そのレベル
をＤ／Ａ変換器に供給して、何れのレベルが必要かを探
索する。

その結果、論理「１」が必要であれば、ダイオード３８
から入力端子３１へ向けて電流を流すことによりヒユー
ズ３７を焼切る。論理「０」が必要であれば、ヒユーズ
３７を切らずにそのまま残しておけばよい。

ここで、ダイオード３８によってヒユーズ３７を焼切る
ときの電流の向きを設定した理由は、ダイオード３８が
その逆向きである場合、つまり、入力端子３１に論理「
１」を入力したときに単方向となる極性の場合には、そ
の時に流れる電流でヒユーズ３７が焼切られる虞れがあ
るためである。

〔発明の効果〕

以上説明したように本発明によれば、試行回路部におけ
る入力端子に設定候補値を試行入力として与え、その試
行出力を見ることにより、加工を行う前に、どのような
値を設定すれば良いかを調べることかできる。

したがって、その適正値調査にあたって、設定候補値を
変化させる幅が自由であり必ずしも微細にする必要はな
いことから、適正値を早く見出だすことができ、作業能
率の向上が図れる。

さらに、測定作業と加工作業との両作業を分離すること
ができ、従来のように加工を施し、その結果を実測する
、という交互の作業を行わなくても良いため、例えば、
測定場所と加工場所とが異なるような場合、非常に作業
能率を向上させることができる。

そして、試行時は回路に実際に加工を施すことがないこ
とから、従来のように、作業進行に伴って調整幅が大き
くなり、これに伴って、調整幅を小さく押さえ精度を確
保するためのビット数増大の策を取らなくても良いため
、トリミング用のビット構成回路のビット数は必要最小
限のビット数で良く、トリミング用の回路規模を小さく
することができる。

【図面の簡単な説明】

第１図は本発明の第１実施例の回路図、第２図は本発明
の第２実施例の回路図、第３図は本発明の第３実施例の
回路図、第４図は従来例の回路図である。１３・・・入力端子、１４・・・出力ライン、１５・・
・プルアップ抵抗、１６・−・プルダウン抵抗、１７゜
１８・・・レーザカットパターン、２１〜２３・・・入
力端子、２４・・・出力ライン、２５・・・オアゲート
、２６．２８・・・プルダウン抵抗、２７・・・プルア
ップ抵抗、２９・・・ヒユーズ、３１・・・入力端子、
３２・・・出力ライン、３５・・・プルアップ抵抗、３
６・・・プルダウン抵抗、３７・・・ヒユーズ。出願人代理人　　佐　　藤　　−雄実１図　　　″ 亮２図

Claims

【特許請求の範囲】１、ウェーハ工程終了後にウェーハ上の各チップに対し
不可逆的な加工が施されることにより所定の設定値を記
憶する記憶部と、試行入力信号がその入力端子に与えられることにより、
前記記憶部に前記不可逆的な加工が行われていない状態
で前記不可逆的な加工が行われたのと同じ結果を前記設
定値探索用の試行出力として該記憶部の出力端子に発生
させる試行回路部と、を備えている半導体装置。２、記憶部がレーザカットされるパターンにより構成さ
れている請求項１記載の半導体装置。３、記憶部が過電流により焼切られるヒューズにより構
成されている請求項１記載の半導体装置。