KR20100084726A - 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼 - Google Patents

트리밍 장치 및 트리밍 장치가 형성된 웨이퍼 Download PDF

Info

Publication number
KR20100084726A
KR20100084726A KR1020090004012A KR20090004012A KR20100084726A KR 20100084726 A KR20100084726 A KR 20100084726A KR 1020090004012 A KR1020090004012 A KR 1020090004012A KR 20090004012 A KR20090004012 A KR 20090004012A KR 20100084726 A KR20100084726 A KR 20100084726A
Authority
KR
South Korea
Prior art keywords
trimming
diode
pad
terminal
voltage
Prior art date
Application number
KR1020090004012A
Other languages
English (en)
Inventor
권성준
Original Assignee
(주)싸이닉솔루션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)싸이닉솔루션 filed Critical (주)싸이닉솔루션
Priority to KR1020090004012A priority Critical patent/KR20100084726A/ko
Priority to PCT/KR2010/000259 priority patent/WO2010082781A2/ko
Publication of KR20100084726A publication Critical patent/KR20100084726A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H01L23/5256—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections comprising fuses, i.e. connections having their state changed from conductive to non-conductive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼를 개시한다. 본 발명에 따른 트리밍 장치는 칩 내부에 있던 트리밍 패드를 칩과 칩 사이의 스크라이브 레인의 공간에 형성함으로써 칩의 면적을 줄이는 효과가 나타난다. 또한, 본 발명은 다이오드를 이용하여 내부 회로와 외부를 분리시킴으로써, 소우잉(sawing)후 패드의 일부가 웨이퍼의 기판에 단선되더라도, 내부회로에 영향을 주지 않는 효과가 나타난다. 또한, 본 발명은 종래 기술의 트리밍 장치의 MOS 스위치 대신 다이오드를 사용하여 종래 기술과 같이 스위치를 조정하기 위한 추가적인 트리밍 모드 패드가 필요 없으므로, 회로 설계 및 레이아웃이 간편해 지는 효과가 있다.

Description

트리밍 장치 및 트리밍 장치가 형성된 웨이퍼{Trimming device and the wafer in which trimming device is formed}
본 발명은 반도체 제조장치 중 트리밍 장치에 관한 것으로, 더욱 상세하게는 트리밍 패드가 칩 외부에 위치하는 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼에 관한 것이다.
집적회로를 테스트하는 과정에서 더미(Dummy) 저항 등을 이용하여 회로의 특성을 정교하게 조정하기 위해서 퓨징(Fusing) 저항을 트리밍(Trimming)하는 기법을 사용한다. 퓨징 저항은 보통 폴리 저항으로 구성되며, 저항은 수십 옴(Ω) 정도이며, 순간적인 전압이나 전류를 인가하면 단선되는 전기적 성질을 가진다.
반도체 회로에서 퓨징 저항을 트리밍하기 위해서는, 퓨징 저항에 전압이나 전류를 인가하기 위한 트리밍 패드를 필요로 한다. 트리밍 패드는 퓨징 저항마다 하나씩 필요하게 된다. 트리밍 패드는 퓨징 저항을 트리밍을 한 후에는 더 이상 사용하지 않게 된다.
도 1은 종래의 트리밍 장치(100)를 나타낸다. 도 1을 참조하면, 종래의 트리밍 장치(100)는 퓨징 저항(RF)이 트리밍 패드(110)와 그라운드 사이에 직접 연결되 는 구조이며, 트리밍 패드(110)에 높은 전압이나 큰 전류를 인가하여 퓨징 저항(RF)을 트리밍한다.
그러나, 종래의 트리밍 장치(100)에서 트리밍 패드(110)는 도 1에서 점선으로 표시된 반도체칩 내부에 위치하게 되어, 결과적으로, 칩 면적에서 상당히 큰 부분을 차지하게 된다. 따라서, 웨이퍼 당 칩 개수가 감소되는 단점이 있다. 이러한 종래기술의 문제점을 개선하기 위해 제안된 다른 종래기술이 도 2 에 도시되었다.
도 2에 도시된 트리밍 장치는, 트리밍 패드(210)를 점선으로 표시된 칩과 칩 사이의 스크라이브 레인(Scribe Lane)에 위치시킴으로써 반도체 칩의 사이즈를 감소시켰다. 그러나, 도 2 의 종래기술의 경우에, 칩 절단 후에 절단된 트리밍 패드의 남은 부분이 웨이퍼 기판에 단락되는 경우 칩에 오동작을 일으킬 수 있는 단점이 있다.
도 3 은 도 2 에 도시된 종래 기술의 문제점을 해결하는 다른 종래기술을 도시한다. 도 3 에 도시된 종래기술은, 칩 절단 후에 트리밍 패드(320)가 웨이퍼 기판에 단락되더라도 내부회로에 영향을 주지 않도록 트리밍 패드와 칩 내부 사이에 MOS 스위치(310)를 추가한 트리밍 장치(300)를 제공한다. 이 장치는 또한 MOS 스위치를 조정하기 위한 별도의 트리밍 모드 패드(330)를 더 구비한다.
그러나, 이러한 종래 기술은 MOS 스위치를 제어하기 위한 트리밍 모드 패드(330)를 추가적으로 설치하여야 하므로 회로 설계 및 레이아웃이 복잡해지고, 반도체 공정상 추가적인 공정이 수행되어 제조 비용이 상승하는 문제점이 존재한다.
본 발명이 해결하자 하는 과제는 트리밍 패드를 칩과 칩 사이의 스크라이브 레인(Scribe Lane)에 위치시켜 칩 사이즈를 줄일 수 있으며, 칩 절단 후에 트리밍 패드가 웨이퍼 기판에 단락되더라도 내부회로에 영향을 주지 않는 트리밍 장치를 제공하는 것이다.
상술한 과제를 해결하기 위한 본 발명의 트리밍 장치는, 퓨징 저항; 칩 외부의 스크라이브 레인(scribe lane)에 위치하고, 상기 퓨징 저항을 트리밍하기 위한 전압 또는 전류를 인가하는 트리밍 패드; 및 상기 트리밍 패드로부터 일정 레벨 이상의 순방향 전류 또는 전압이 인가되면, 상기 순방향 전류 또는 전압을 상기 퓨징 저항으로 인가하는 다이오드를 포함한다.
또한, 상술한 트리밍 장치는, 일 단자가 상기 트리밍 패드와 상기 다이오드의 공통단자에 연결되고, 다른 일 단자가 접지 전압에 연결되는 제 1 부하를 더 포함할 수 있다.
또한, 상술한 트리밍 장치는, 일 단자가 전원 전압과 연결되고, 다른 일 단자가 상기 다이오드와 상기 퓨징 저항의 공통단자에 연결되는 제 2 부하; 및 상기 다이오드, 상기 제 2 부하 및 상기 퓨징 저항의 공통 단자로부터 출력되는 전압을 반전시켜 출력하는 인버터를 더 포함할 수 있다.
또한, 상술한 트리밍 장치의 다이오드는 게이트 및 드레인이 상기 트리밍 패 드에 연결되고, 소스가 상기 퓨징 저항에 연결된 NMOS 트랜지스터로 구현될 수 있다.
또한, 상술한 트리밍 장치의 다이오드는 게이트 및 드레인이 상기 퓨징 저항에 연결되고, 소스가 상기 트리밍 패드에 연결된 PMOS 트랜지스터로 구현될 수 있다.
본 발명에 따른 트리밍 장치는 칩 내부에 있던 트리밍 패드를 칩과 칩 사이의 스크라이브 레인의 공간에 형성함으로써 칩의 면적을 줄이는 효과가 나타난다.
또한, 본 발명은 다이오드를 이용하여 내부 회로와 외부를 분리시킴으로써, 소우잉(sawing)후 패드의 일부가 웨이퍼의 기판에 단선되더라도, 내부회로에 영향을 주지 않는 효과가 나타난다.
또한, 본 발명은 종래 기술의 트리밍 장치의 MOS 스위치 대신 다이오드를 사용하여 종래 기술과 같이 스위치를 조정하기 위한 추가적인 트리밍 모드 패드가 필요 없으므로, 회로 설계 및 레이아웃이 간편해 지는 효과가 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
상기 과제를 해결하기 위한 본 발명의 일실시예에 따른 트리밍 장치는 퓨징 저항, 트리밍 패드 및 다이오드를 구비하고, 트리밍 패드는 칩 외부의 스크라이브 레인에 위치한다. 상기 퓨징 저항은 칩 내부에 위치한다. 상기 트리밍 패드는 상기 퓨징 저항을 트리밍하기 위한 전압 또는 전류를 인가한다. 상기 다이오드는 애노드(Anode) 단자가 상기 트리밍 패드에 연결되고, 캐소드(Cathod) 단자가 상기 퓨징 저항의 다른 일단자에 연결된다. 상기 다이오드는 MOS 트랜지스터로 구현할 수 있다.
상기 과제를 해결하기 위한 본 발명의 다른 일실시예에 따른 트리밍 장치는 퓨징 저항, 트리밍 패드, 다이오드 및 제1부하를 구비하고, 상기 트리밍 패드는 칩 외부의 스크라이브 레인에 위치한다. 상기 제1부하는 일 단자가 트리밍 패드와 다이오드의 공통단자에 연결되고, 다른 일 단자가 접지전압(GND)에 연결된다.
상기 과제를 해결하기 위한 본 발명의 또 다른 일실시예에 따른 트리밍 장치는 퓨징 저항, 트리밍 패드, 다이오드, 제1부하, 제2부하 및 인버터를 구비하고 상기 트리밍 패드는 칩 외부의 스크라이브 레인에 위치한다.
상기 제2부하는 일 단자가 상기 다이오드 및 상기 퓨징 저항 사이의 공통단자에 연결되고, 다른 일 단자가 전원전압에 연결된다. 상기 인버터는 상기 다이오드, 상기 퓨징 저항 및 상기 제2부하의 공통단자로부터 출력되는 전압을 반전하여 출력한다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
도 4는 본 발명의 일실시예에 따른 트리밍 장치(400)를 나타낸다. 도 4에 도시된 트리밍 장치(400)는 칩 내부의 퓨징 저항(RF) 및 다이오드(410)와 칩 외부의 트리밍 패드(420)를 구비한다. 칩은 내부회로와 이에 대응하는 인터페이스 회로를 구비하는데, 인터페이스 회로는 트리밍을 목적으로 설계할 수도 있고, 테스트 목적으로 설계할 수도 있다. 트리밍을 목적으로 설계한 경우에 인터페이스 회로는 퓨징 저항을 구비한다.
퓨징 저항(RF)은 칩 내부에 위치하며, 일 단자가 접지전압(GND)과 연결되어 있다. 트리밍 패드(420)는 다이오드(410)의 애노드 단자와 연결되어 있으며 퓨징 저항(RF)의 다른 일 단자는 다이오드(410)의 캐소드 단자와 연결되어 있다.
트리밍 패드(420)는 충분한 전압이나 전류를 이용하여 퓨징 저항(RF)을 트리밍하기 위해 사용된다. 충분히 높은 전압이나 전류를 인가하면 칩 내부의 다이오드(410)가 별도의 추가 조정회로 없이 턴 온(Turn On)되어 퓨징 저항(RF)을 트리밍 하는 것이 가능하다.
특히, 트리밍 패드(420)는 칩(Chip) 외부의 스크라이브 레인(Scribe lane)에 위치한다. 스크라이브 레인은 칩과 칩 사이에 형성된 일정한 간격의 분리를 위한 공간으로, 조립과정에서 절단되는 부분이다.
통상적으로 반도체 웨이퍼 기판은 접지전압(GND)과 연결되어 있기 때문에 조립과정에서 스크라이브 레인이 절단되고 트리밍 패드가 웨이퍼 기판(접지전압 GND)과 단락되어도, 칩 내부의 다이오드(410)에 의하여, 절단된 퓨징 패드와 내부 인터페이스 회로가 연결이 되지 않기 때문에 트리밍 패드의 단락이 내부 회로에 영향을 주지 않는다.
따라서 본 발명은 종래의 트리밍 장치(300)와 같이 별도의 트리밍 모드 패드가 필요 없이 칩 내부 다이오드(410)에 의하여 자동적으로 퓨징 패드(420)에 인가 되는 전압에 따라 턴 온, 턴 오프가 가능하다.
도 4의 칩 내부 다이오드(410)는 MOS 트랜지스터로 다양하게 구성될 수 있다. 도 5는 도 4의 다이오드(410)를 게이트와 드레인이 퓨징 패드(420)에 연결되고 소스는 퓨징 저항(RF)에 연결된 NMOS 트랜지스터(510)로 구현한 트리밍 장치(500)를 나타낸다.
도 6은 도 4의 다이오드(410)를 게이트와 드레인이 퓨징 저항(RF)에 연결되고 소스는 퓨징 패드(420)에 연결된 PMOS 트랜지스터(610)로 구현한 트리밍 장치(600)를 나타낸다.
도 7은 본 발명의 다른 일실시예에 따른 트리밍 장치(700)를 나타낸다.
도 7에 도시된 트리밍 장치(700)는 퓨징 저항(RF), 트리밍 패드(420), 다이오드(410) 및 제1부하(710)을 구비한다.
퓨징 저항(RF)은 일 단자가 접지전압(GND)에 연결되고, 다른 일 단자는 다이오드의 캐소드 단자와 연결된다.
트리밍 패드(420)는 다이오드의 애노드 단자와 연결되어, 퓨징저항(RF)을 트리밍 하기 위한 충분한 전압이나 전류를 퓨징저항(RF)에 인가한다. 트리밍 패드(420)는 칩 외부의 스크라이브 레인에 위치한다.
다이오드(410)는 애노드 단자가 상기 트리밍 패드(420)와 연결되고, 캐소드 단자가 상기 퓨징 저항(RF)의 다른 일단자에 연결된다. 여기서 다이오드(420)는 도 5 및 도 6을 참조하여 설명한 바와 같이 MOS 트랜지스터로 구현할 수 있다.
제 1 부하는 일 단자가 트리밍 패드(420)와 다이오드(410)의 공통단자에 연 결되고, 다른 일 단자가 접지전압(GND)에 연결된다. 제 1 부하(710)는 이른바 풀다운(pull-down) 저항으로, 수백 킬로옴(㏀) 이상의 저항값을 가지며 퓨징 패드(420)에 충분한 전압 및 전류가 인가되어 퓨징 저항(RF)을 트리밍하지 않는 경우 다이오드(410)의 애노드 단자를 접지전압(GND)으로 연결하여 다이오드(410)가 턴 온 되지 않도록 막는 역할을 한다.
도 8은 본 발명의 또 다른 일실시예에 따른 트리밍 장치(800)를 나타낸다.
도 8에 도시된 트리밍 장치(800)는 퓨징 저항(RF), 트리밍 패드(420), 다이오드(410), 제 1 부하(710), 제 2 부하(810) 및 인버터(820)를 구비한다.
퓨징 저항(RF), 트리밍 패드(420), 다이오드(410) 및 제 1 부하(710)는 도 7 에 도시된 바와 동일한 방식으로 연결된다.
즉, 퓨징 저항(RF)은 일 단자가 접지전압(GND)에 연결되고, 다른 일 단자는 다이오드의 캐소드 단자, 제 2 부하(810) 및 인버터(820)와 연결된다.
트리밍 패드(420)는 다이오드의 애노드 단자와 연결되어, 퓨징저항(RF)을 트리밍 하기 위한 충분한 전압이나 전류를 퓨징저항(RF)에 인가한다. 트리밍 패드(420)는 칩 외부의 스크라이브 레인에 위치한다.
다이오드(410)는 애노드 단자가 상기 트리밍 패드(420) 및 제 1 부하(710)와 연결되고, 캐소드 단자가 상기 퓨징 저항(RF), 제 2 부하(810) 및 인버터(820)와 연결된다. 여기서 다이오드(420)는 도 5 및 도 6을 참조하여 설명한 바와 같이 MOS 트랜지스터로 구현할 수 있다.
제 1 부하는 일 단자가 트리밍 패드(420)와 다이오드(410)의 공통단자에 연 결되고, 다른 일 단자가 접지전압(GND)에 연결된다.
제 2 부하(810)는 일 단자가 상기 다이오드(410) 및 상기 퓨징 저항(RF) 사이의 공통단자에 연결되고, 다른 일 단자가 전원전압에 연결된다.
인버터(820)는 다이오드(410), 퓨징 저항(RF) 및 제 2 부하(810)의 공통단자로부터 출력되는 전압을 반전하여 출력한다.
도 8 에 도시된 실시예에서, 트리밍 전에 인버터(820)에 인가되는 전압(Va)는, 퓨징 패드(420)에 충분한 전압 및 전류가 인가되지 않기 때문에 다이오드(410)가 턴 오프되어, 전원전압(VDD)과 접지전압(GND) 사이에서 퓨징 저항(RF) 및 제 2 부하(810)의 공통단자로부터 출력되는 전압이므로, 다음과 같이 수학식 1 에 따라서 계산될 수 있다.
Figure 112009003128917-PAT00001
여기서, Rpu는 제 2 부하(820)의 저항값이다. 제 2 부하(810)는 이른바 풀업(pull-up) 저항으로, 수백 킬로옴(㏀) 이상의 저항값을 가지며, 퓨징 저항(RF)의 트리밍 전에, 인버터(820) 출력 전압을 "HIGH"로 유지하는데 사용된다.
도 8에 도시된 트리밍 장치(800)의 동작의 시퀀스는 다음과 같다.
트리밍 패드(420)에 충분히 높은 전압 및 전류를 인가하게 되면 다이오드(410)는 턴 온 되어 퓨징 패드(420)에 인가된 전압 또는 전류에 의하여 퓨징 저항(RF)이 단선되어, 인버터(820) 입력전압(Va) 전압은 로직 "HIGH"가 된다.
따라서, 인버터(820)의 최종 출력 전압은 로직 "LOW"가 된다. 이후 퓨징 패드(420)를 플로팅하면, 제 1 부하(710)에 의해 다이오드(410)는 턴 오프 되어 인버터(820)의 최종 출력 전압은 로직 "LOW"를 유지한다.
도 9는 본 발명에 따른 트리밍 장치를 적용한 웨이퍼의 레이아웃을 나타낸다. 도 9를 참조하면, 복수의 트리밍 패드(420)는 칩(Chip) 외부의 스크라이브 레인에 위치하고, 메탈 라인에 의해 각각의 칩(Chip) 내부와 연결된다. 본 발명에 따른 트리밍 장치의 기술적 사상은 웨이퍼의 레이아웃에도 확대 적용할 수 있다.
일반적으로 웨이퍼에는 스크라이브 레인으로 분리된 복수의 칩이 형성되어 있으며, 복수의 칩 각각에는 적어도 하나의 내부회로 및 내부회로에 대응하는 인터페이스 회로가 형성되어 있다.
본 발명에서는 스크라이브 레인에 각 인터페이스 회로에 대응하는 복수의 패드가 형성되어 있다. 여기서 복수의 패드는, 내부회로 테스트를 위한 테스트 패드 또는 트리밍을 위한 트리밍 패드이다. 만약, 트리밍을 위한 트리밍 패드(420)라면, 도 4에서 설명한 바와 같이 인터페이스 회로에는 퓨징 저항(RF)이 구비된다. 또한, 도 4에서 설명한 바와 같이 인터페이스 회로에는 다이오드(410)가 더 구비될 수 있다.
또한, 도 7과 도8에서 설명한 일 단자가 트리밍 패드(420)와 다이오드(410)의 공통단자에 연결되고, 다른 일 단자가 접지전압에 연결되는 제1부하(710), 일 단자가 다이오드(410)와 퓨징 저항(RF)의 공통단자에 연결되고, 다른 일 단자가 전원전압(VDD)에 연결되는 제2부하(810) 및 제2부하(810)와 퓨징 저항(RF)의 공통단 자로부터 출력되는 전압(Va)를 반전시키는 인버터(820)를 더 구비될 수 있다.
도 10은 도 9에 도시된 웨이퍼에 소우잉(sawing)이 완료된 후의 레이아웃을 나타낸다. 웨이퍼의 소우잉(sawing)은 다이아몬드 칼 등으로 칩 외부에 형성된 스크라이브 레인을 따라서 절단하는 것으로 이루어진다. 트리밍 패드가 스크라이브 레인에 위치하게 되면, 소우잉(sawing)시 패드의 일부가 절단된다.
절단된 패드의 일부가 웨이퍼의 기판에 단락되면 최종출력이 원치 않는 상태로 될 수 있지만, 본 발명에서는, 도 8에 도시된 트리밍 장치(800)의 예를 들면, 웨이퍼를 절단한 후에 절단된 트리밍 패드(420)의 일부가 웨이퍼의 칩과 단락되더라도, 다이오드(420)의 애노드가 다이오드가 턴 온 될 수 있을 정도의 충분한 전압 및 전류가 인가되지 않는 한 제1부하(710)에 의해 접지전압으로 연결되어 턴 오프가 되어있으므로, 인버터(820)의 최종 출력 전압은 트리밍을 실시한 상태를 유지한다.
특히 다이오드(420) 스스로 애노드에 인가되는 전압에 따라 턴 온, 톤 오프가 되기 때문에 종래 기술의 트리밍 장치(300)와 달리 별도의 트리밍 모드 패드(320)가 필요 없는 장점이 있다.
물론 다이오드(420)가 턴 온 될 수 있을 정도의 전압을 갖고 있는 칩 내부 또는 외부의 특정 노드와 단락이 되는 경우 최종출력이 원치 않는 상태가 될 수 있으나, (종래 기술의 트리밍 장치(300)는 이 경우에도 최종 출력을 트리밍을 실시한 상태를 유지한다.) 통상적인 웨이퍼 기판은 접지전압(GND)과 단락이 되어 있기 때문에 절단된 트리밍 패드(410)의 일부가 웨이퍼 기판과 단락이 된다 하더라도 다이 오드(420)는 턴 온 될 수 없다.
이제까지 본 발명에 대하여 그 바람직한 실시예들을 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
도 1 내지 도 3 은 종래 기술에 따른 트리밍 장치들을 각각 도시하는 도면이다.
도 4 는 본 발명의 바람직한 실시예에 따른 트리밍 장치를 도시한 도면이다.
도 5 및 도 6 은 도 4 에 도시된 다이오드를 MOS 트랜지스터로 구현한 예를 도시하는 도면이다.
도 7 는 본 발명의 바람직한 다른 실시예에 따른 트리밍 장치를 도시한 도면이다.
도 8 는 본 발명의 바람직한 다른 실시예에 따른 트리밍 장치를 도시한 도면이다.
도 9 및 도 10 은 본 발명의 트리밍 장치가 구현된 웨이퍼의 레이아웃을 도시하는 도면이다.

Claims (6)

  1. 퓨징 저항;
    칩 외부의 스크라이브 레인(scribe lane)에 위치하고, 상기 퓨징 저항을 트리밍하기 위한 전압 또는 전류를 인가하는 트리밍 패드; 및
    상기 트리밍 패드로부터 일정 레벨 이상의 순방향 전류 또는 전압이 인가되면, 상기 순방향 전류 또는 전압을 상기 퓨징 저항으로 인가하는 다이오드를 포함하는 것을 특징으로 하는 트리밍 장치.
  2. 제 1 항에 있어서,
    일 단자가 상기 트리밍 패드와 상기 다이오드의 공통단자에 연결되고, 다른 일 단자가 접지 전압에 연결되는 제 1 부하를 더 포함하는 것을 특징으로 하는 트리밍 장치.
  3. 제 1 항에 있어서,
    일 단자가 전원 전압과 연결되고, 다른 일 단자가 상기 다이오드와 상기 퓨징 저항의 공통단자에 연결되는 제 2 부하; 및
    상기 다이오드, 상기 제 2 부하 및 상기 퓨징 저항의 공통 단자로부터 출력되는 전압을 반전시켜 출력하는 인버터를 더 포함하는 것을 특징으로 하는 트리밍 장치.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 다이오드는 게이트 및 드레인이 상기 트리밍 패드에 연결되고, 소스가 상기 퓨징 저항에 연결된 NMOS 트랜지스터로 구현된 것을 특징으로 하는 트리밍 장치.
  5. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 다이오드는 게이트 및 드레인이 상기 퓨징 저항에 연결되고, 소스가 상기 트리밍 패드에 연결된 PMOS 트랜지스터로 구현된 것을 특징으로 하는 트리밍 장치.
  6. 제 1 항 내지 제 3 항 중 어느 한 항의 트리밍 장치가 형성된 웨이퍼.
KR1020090004012A 2009-01-19 2009-01-19 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼 KR20100084726A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090004012A KR20100084726A (ko) 2009-01-19 2009-01-19 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼
PCT/KR2010/000259 WO2010082781A2 (ko) 2009-01-19 2010-01-15 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090004012A KR20100084726A (ko) 2009-01-19 2009-01-19 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼

Publications (1)

Publication Number Publication Date
KR20100084726A true KR20100084726A (ko) 2010-07-28

Family

ID=42340215

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090004012A KR20100084726A (ko) 2009-01-19 2009-01-19 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼

Country Status (2)

Country Link
KR (1) KR20100084726A (ko)
WO (1) WO2010082781A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112630628A (zh) * 2021-03-08 2021-04-09 上海伟测半导体科技股份有限公司 多晶硅工艺保险丝的熔断装置及方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7147970B2 (ja) * 2019-05-23 2022-10-05 富士電機株式会社 トリミング回路およびトリミング方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000235908A (ja) * 1999-02-17 2000-08-29 New Japan Radio Co Ltd 抵抗トリミング回路
KR100847011B1 (ko) * 2006-11-08 2008-07-17 주식회사 에이디텍 트리밍 장치 및 칩 외부에 패드가 형성된 웨이퍼

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112630628A (zh) * 2021-03-08 2021-04-09 上海伟测半导体科技股份有限公司 多晶硅工艺保险丝的熔断装置及方法

Also Published As

Publication number Publication date
WO2010082781A2 (ko) 2010-07-22
WO2010082781A3 (ko) 2010-10-14

Similar Documents

Publication Publication Date Title
US7629802B2 (en) Semiconductor device including fuse and method for testing the same capable of suppressing erroneous determination
JP6521792B2 (ja) 半導体装置
US6826730B2 (en) System and method for controlling current in an integrated circuit
US20080074171A1 (en) Method and Apparatus for Improving Reliability of an Integrated Circuit Having Multiple Power Domains
JP6028097B2 (ja) 半導体集積回路装置
US8310275B2 (en) High voltage tolerant input/output interface circuit
US9006794B1 (en) Low-voltage programmable electrical fuses
US7616417B2 (en) Semiconductor device including protection circuit and switch circuit and its testing method
JP6225541B2 (ja) 半導体装置
US10283213B2 (en) Semiconductor device for detecting a poor contact of a power pad
US7764108B2 (en) Electrical fuse circuit
US20100085107A1 (en) Trim fuse circuit capable of disposing trim conducting pads on scribe lines of wafer
KR20100084726A (ko) 트리밍 장치 및 트리밍 장치가 형성된 웨이퍼
US8467240B1 (en) Integrated circuits with nonvolatile memory elements
KR100847011B1 (ko) 트리밍 장치 및 칩 외부에 패드가 형성된 웨이퍼
US7183671B2 (en) Semiconductor device and method for producing the same
US6346820B1 (en) Characteristics evaluation circuit for semiconductor wafer and its evaluation method
US7724011B2 (en) Semiconductor integrated circuit device with power lines improved
US20100164604A1 (en) Fuse circuit and layout designing method thereof
US20180061822A1 (en) Semiconductor integrated circuit
US20180096987A1 (en) Protection Circuit for Integrated Circuit Die-Let After Scribe Cut
US20170264290A1 (en) Semiconductor integrated circuit
JP2022038499A (ja) トリミング方法
US8289070B2 (en) Fuse circuit
US10651166B2 (en) E-fuse cells

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application