CN111562476A - 一种半导体器件的测试结构及测试方法 - Google Patents

Abstract

本发明公开了一种半导体器件的测试结构，包括，多组并联的待测组件，多组并联的待测组件设置于第一连接端口和第二连接端口之间；第一连接端口与第二连接端口分别接地和应力电压；每组待测组件包括待测部件和熔断部件且待测部件与熔断部件串联；每组待测组件中，熔断部件的自由端与待测部件的自由端中的一个与第一连接端口连接，另一个与第二连接端口连接。采用多组待测组件并联的电路结构，很大程度上缩短TDDB的实验时长。相比于现有技术中读取电流突变点的测量方式，本测试结构选用熔断部件，只需测量电流下降点即可测得击穿电压，降低了泄漏电流的大小。本发明还公开了一种半导体器件的测试方法，能够缩短TDDB实验时长，降低泄漏电流大小。

Description

一种半导体器件的测试结构及测试方法

技术领域

本发明涉及半导体技术领域，特别涉及一种半导体器件的测试结构及测试方法。

背景技术

随着半导体技术的不断发展，人们对芯片的性能、运行速度、体积也提出了更高的要求。为了满足这些要求，芯片在制造工艺中不断采用各种新方法、新技术、新工艺。然而，一次微小的改进可能会对器件造成很大的影响，例如，寿命长短的变化，甚至还有可能造成局部区域的敏感度增强、器件复杂性增强，进一步地，器件也就变得更脆弱，还有可能引发一系列新的问题。

为了顺应摩根定律的发展，集成电路的尺寸在不断缩小，这就意味着集成电路中的各个半导体器件的尺寸也在不断减小。当在半导体器件上施加电压，半导体器件会处于积累状态。经过一段时间后，器件中的电介质层就会被击穿。这段时间即为半导体器件在该条件下的寿命，也就是我们所说的与时间相关电介质击穿TDDB(time dependentdielectric breakdown)，又叫经时击穿。在半导体的制程中，TDDB实验是一种评估电介质质量和可靠性的重要方法。

TDDB的测试结构为：在待测部件的一端加恒定的电压，另一端接地。持续监控半导体极间电容的泄漏电流与时间的关系。某一时刻待测部件被击穿，引起电路短路，此时泄漏电流会突然地从低电平跳变为高电平。这个跳变时间点即为击穿时间(TBD)。在检测到高电平，记录下击穿时间后，停止本次测试，再进行下一个待测部件的测试。

现有技术中，TDDB测试过程为，一次测量一个待测部件。而通常一个待测部件的TDDB测试时间为1天左右，有时甚至会长达2天。由此，当遇到需要测量一个集成器件的TDDB，且这个器件上有多个需要测量的待测部件时，那么这个器件的TDDB实验将会耗费相当长的时间。

另外，待测部件被击穿后，电路状态会变成短路，电流会从低电平突然跳变成高电平。这个瞬间，泄漏电流的大小可以达到10mA，甚至更大。这样对器件会造成很大影响，例如放电、烧毁器件等，还有可能对操作人员造成伤害。

发明内容

本发明的目的在于解决现有技术中，TDDB实验耗时过长，且泄漏电流过大的问题。本发明提供了一种半导体器件的测试结构及测试方法，可很大程度上缩短TDDB的实验时长；更进一步，可以降低泄漏电流的大小。

为解决上述技术问题，本发明的实施方式公开了一种半导体器件的测试结构，包括，多组并联的待测组件，且多组并联的待测组件设置于第一连接端口和第二连接端口之间；第一连接端口与第二连接端口分别接地和应力电压；每组待测组件包括待测部件和熔断部件；每组待测组件中，待测部件与熔断部件串联；每组待测组件中，熔断部件的自由端与待测部件的自由端中的一个与第一连接端口连接，另一个与第二连接端口连接。

采用上述技术方案，可以同时对多个待测部件进行TDDB实验，有效地缩短了TDDB实验的时长；进一步地，可以降低实验时的泄漏电流大小。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试结构，待测部件为晶体二极管，且晶体二极管的正极与应力电压连接，晶体二极管的负极接地；或待测部件为双极型晶体管，且双极型晶体管的集电极与应力电压连接，双极型晶体管的发射极接地；或待测部件为场效应晶体管，且场效应晶体管的漏极与应力电压连接，场效应晶体管的源极接地。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试结构，熔断部件为电熔丝。

采用上述技术方案，电熔丝在待测部件被击穿后熔断，从而造成该支路开路，电路总电阻增大，泄漏电流变小。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试结构，每组待测组件中的熔断部件的结构与连接关系相同。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试结构，待测组件的数量为2-5组。

采用上述方案，可以同时对多个待测部件进行TDDB实验，有效地缩短了TDDB实验的时间。

本发明的实施方式还公开了一种半导体器件的测试方法，包括：

提供半导体器件的测试结构；半导体器件的测试结构包括多组并联的待测组件，多组并联的待测组件设置于第一连接端口和第二连接端口之间；每组待测组件包括待测部件和熔断部件；每组待测组件中，待测部件与熔断部件串联；每组待测组件中，熔断部件的自由端与待测部件的自由端中的一个与第一连接端口连接，另一个与第二连接端口连接；

将并联的多组待测组件的第一连接端口与第二连接端口分别接地和应力电压；

读取泄漏电流和时间。

采用上述技术方案，可以同时对多个待测部件进行TDDB实验，有效地缩短了TDDB实验的时长；进一步地，可以降低实验时的泄漏电流大小。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试方法，待测部件为晶体二极管，且晶体二极管的正极与应力电压连接，晶体二极管的负极接地；或待测部件为双极型晶体管，且双极型晶体管的集电极与应力电压连接，双极型晶体管的发射极接地；或待测部件为场效应晶体管，且场效应晶体管的漏极与应力电压连接，场效应晶体管的源极接地。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试方法，读取泄漏电流包括读取通过所有并联的待测组件的总泄漏电流、以及读取电流下降点；读取时间包括读取从开始测试到每一个电流下降点所经历的时间。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试方法，熔断部件为电熔丝。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试方法，每组待测组件中的熔断部件的结构与连接关系相同，且待测组件的数量为2-5组。

采用上述技术方案，可以同时对多个待测部件进行TDDB实验，有效地缩短了TDDB实验的时长。

附图说明

图1是本发明实施例提供的半导体器件的测试结构的结构示意图；

图2是本发明实施例提供的半导体器件的测试结构的另一结构示意图；

图3是本发明实施例提供的半导体器件的测试方法流程图；

图4是本发明实施例提供的半导体器件的测试方法中读取的电流随时间变化的关系图。

附图标记：

1.待测组件；11.待测部件；12.熔断部件；2.第一连接端口；3.第二连接端口。

具体实施方式

以下由特定的具体实施例说明本发明的实施方式，本领域技术人员可由本说明书所揭示的内容轻易地了解本发明的其他优点及功效。虽然本发明的描述将结合较佳实施例一起介绍，但这并不代表此发明的特征仅限于该实施方式。恰恰相反，结合实施方式作发明介绍的目的是为了覆盖基于本发明的权利要求而有可能延伸出的其它选择或改造。为了提供对本发明的深度了解，以下描述中将包含许多具体的细节。本发明也可以不使用这些细节实施。此外，为了避免混乱或模糊本发明的重点，有些具体细节将在描述中被省略。需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。

应注意的是，在本说明书中，相似的标号和字母在下面的附图中表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步定义和解释。

在本实施例的描述中，需要说明的是，术语“上”、“下”、“内”、“底”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。

术语“第一”、“第二”等仅用于区分描述，而不能理解为指示或暗示相对重要性。

在本实施例的描述中，还需要说明的是，除非另有明确的规定和限定，术语“设置”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本实施例中的具体含义。

为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明的实施方式作进一步地详细描述。

实施例一：

为解决现有技术中，TDDB实验耗时过长，且泄漏电流过大的问题。本发明提供了一种半导体器件的测试结构，如图1-图2所示。本实施例提供的半导体器件的测试结构包括多组并联的待测组件1，且多组并联的待测组件1设置于第一连接端口2和第二连接端口之间3。即所有的待测组件1并联后，一端与第一连接端口2电连接，另一端与第二连接端口3电连接。

进一步地，第一连接端口2与第二连接端口3分别接地和应力电压。具体地，可以是第一连接端口2接地，同时第二连接端口3接应力电压；还可以是第一连接端口2接应力电压，同时第二连接端口3接地。也就是说，多组并联的待测组件1并联后，一端接地，另一端接应力电压。

更具体地，每组待测组件1包括待测部件11和熔断部件12，且在每组待测组件中，待测部件11和熔断部件12串联。也就是说，每一组待测组件1都由待测部件11和熔断部件12构成，且二者串联连接。

更进一步地，每组待测组件1中，熔断部件12的自由端与待测部件11的自由端中的一个与第一连接端口2连接，另一个与第二连接端口3连接。需要理解的是，本实施例中的熔断部件12的自由端是指熔断部件12未与待测部件11相连的一端；待测部件11的自由端指的是待测部件11未与熔断部件12相连的一端。

具体的，如图1所示，当第一连接端口2接地，熔断部件12与第一连接端口2连接时，本实施例所提供的半导体器件的测试结构为：待测部件11与熔断部件12串联后构成一条支路，多条支路并联后，每个待测部件11的自由端与第二连接端口3相连后接应力电压，每个熔断部件12的自由端与第一连接端口2相连后接地。

具体的，如图2所示，当第二连接端口3接地，熔断部件12与第二连接端口3连接时，本实施例所提供的半导体器件的测试结构为：待测部件11与熔断部件12串联后构成一条支路，多条支路并联后，每个待测部件11的自由端与第一连接端口2相连后接应力电压，每个熔断部件12的自由端与第二连接端口3相连后接地。

本实施例所提供的半导体器件的测试结构，将多组待测组件1并联，可以同时对多个待测部件11进行TDDB实验，有效地缩短了TDDB实验的时长，提高了TDDB实验的效率。

进一步地，如图1-图2所示。待测部件11可以是晶体二极管、双极型晶体管、或场效应晶体管中的任意一种或几种。具体的，当待测部件11为晶体二极管时，晶体二极管的正极与应力电压连接，所述晶体二极管的负极接地；当待测部件11为双极型晶体管时，双极型晶体管的集电极与应力电压连接，双极型晶体管的发射极接地；当待测部件11为场效应晶体管时，场效应晶体管的漏极与应力电压连接，场效应晶体管的源极接地。即半导体器件发射电子的一极接地，半导体器件接收电子的一极接应力电压。

进一步地，请参见图1-图2，每组待测组件1中，熔断部件12的结构与连接关系相同。即在同一个电路中，每个支路中的熔断部件12均采用相同的结构，并且，每个熔断部件12均为一端接待测部件11，另一端接地。

进一步地，如图1-图2所示，熔断部件12为电熔丝。当有电压施加在待测部件11上一段时间后，待测部件11会发生击穿。被击穿后，整条支路近似为短路，会有大电流流过整条支路，包括熔断部件12。电流流过电熔丝时，电熔丝的热量会增加，热量随时间增加到电熔丝的熔点以上时，电熔丝会发生熔断。电熔丝熔断后，整条支路的状态就由短路变为开路。

更进一步地，熔断部件12还可以是正温度系数的热敏电阻。正温度系数的热敏电阻的阻值会随温度的增大而增大。当有电压施加在待测部件11上一段时间后，待测部件11会发生击穿。被击穿后，整条支路近似为短路，会有大电流流过整条支路，包括熔断部件12。电流流过热敏电阻时，热敏电阻上的热量会迅速增加，热敏电阻的阻值也会迅速增加，从而使整条支路近似为开路。

需要理解的是，本实施例提供的半导体器件的测试结构的工作原理是，待测部件11被击穿后，大电流流过熔断部件12，使得该支路被断开。因此，为了保证待测部件11先被击穿，然后才有大电流流过熔断部件12这一顺序，必须将待测部件11接应力电压。待测部件11被击穿后，大电流流过熔断部件12。

具体的，请参见图4，采用电熔丝作为熔断部件12，容易控制电路由短路到开路的状态转变，使得电路的操控性变得更好。更进一步地，支路断路之后，整个电路的电阻会变大，导致电流减小。也就是说，在进行TDDB实验时，每击穿一个待测部件11，监测到的电路总电流会下降一次。电流下降点即为半导体器件的击穿电压TDB。如果同时对四个待测部件11进行TDDB实验，则对通过所有待测组件1的总漏电流进行监测。第一个电流下降点所对应的时间为第一个被击穿的待测部件11的击穿时间；第二个电流下降点所对应的时间为第二个被击穿的待测部件11的击穿时间；第三个电流下降点所对应的时间为第三个被击穿的待测部件11的击穿时间；第四个电流下降点所对应的时间为第四个被击穿的待测部件11的击穿时间。相比于电流由低电平突然跳变为高电平，这种方式产生的泄漏电流更小。

进一步地，请参见图1-图2，待测组件1的数量为2-5组。即待测组件1的数量可以是两组，也可以是2组、4组，甚至5组。但是待测组件1的数量越多，电路的负荷越高，电路的可控性就越低。

采用2-5组待测组件1并联的方式，可以同时对多个待测部件11进行TDDB实验，有效地缩短了实验时长。

本实施例提供的半导体器件的测试结构，采用并联多组待测组件1的方式，可以同时测量多个待测部件11的击穿时间。并联3-4组待测组件1时，至少可以将TDDB实验的时长缩短3-4倍。更进一步地，将待测部件11与熔断部件12串联，熔断部件12在待测部件11被击穿后，通过其自身的特性使得整条支路由短路变为开路，电路的操控性变得更好。同时，支路断路之后，整个电路的电阻会变大，导致电路电流减小。即将现有技术中的电流由低电平突然跳变为高电平，变为电流依次下降的过程，产生的泄漏电流更小，更安全。

实施例二：

为解决现有技术中，TDDB实验耗时过长，且泄漏电流过大的问题。本发明提供了一种半导体器件的测试方法。如图3所示，包括以下步骤：

步骤S1：提供半导体器件的测试结构，半导体器件的测试结构包括多组并联的待测组件，多组并联的待测组件设置于第一连接端口和第二连接端口之间；每组待测组件包括待测部件和熔断部件；每组待测组件中，待测部件与熔断部件串联；每组待测组件中，熔断部件的自由端与待测部件的自由端中的一个与第一连接端口连接，另一个与第二连接端口连接。具体的，如图1和图2所示，将多组待测组件1并联连接。所有的待测组件1并联后，一端与第一连接端口2电连接，另一端与第二连接端口3电连接。

更具体的，每组待测组件1包括待测部件11和熔断部件12；且每组待测组件1中，待测部件11与熔断部件12串联；也就是说，每一组待测组件1都由待测部件11和熔断部件12构成，且二者串联连接。

进一步地，每组待测组件1中，熔断部件12的自由端与待测部件11的自由端中的一个与第一连接端口2连接，另一个与第二连接端口3连接。需要理解的是，本实施例所说的熔断部件12的自由端是指熔断部件12未与待测部件11相连的一端；待测部件11的自由端指的是待测部件11未与熔断部件12相连的一端。

步骤S2：将并联的多组待测组件的第一连接端口与第二连接端口分别接地和应力电压。如图1和图2所示，第一连接端口2与第二连接端口3分别接地和应力电压。具体地，可以是第一连接端口2接地，同时第二连接端口3接应力电压；还可以是第一连接端口2接应力电压，同时第二连接端口3接地。

具体的，如图1所示，当第一连接端口2接地，熔断部件12与第一连接端口2连接时，本实施例所提供的半导体器件的测试结构为：待测部件11与熔断部件12串联后构成一条支路，多条支路并联后，每个待测部件11的自由端与第二连接端口3相连后接应力电压，每个熔断部件12的自由端与第一连接端口2相连后接地。

具体的，如图2所示，当第二连接端口3接地，熔断部件12与第二连接端口3连接时，本实施例所提供的半导体器件的测试结构为：待测部件11与熔断部件12串联后构成一条支路，多条支路并联后，每个待测部件11的自由端与第一连接端口2相连后接应力电压，每个熔断部件12的自由端与第二连接端口3相连后接地。

步骤S3：读取泄漏电流和时间。具体的，如图1-图2、图4所示。进一步地，读取泄漏电流包括读取通过所有并联待测组件1的总泄漏电流、以及读取电流下降点；在TDDB实验过程中，由于采用了待测部件11和熔断部件12串联后，再与其他相同的支路并联的方式，当有电压施加在待测部件11上一段时间后，待测部件11会发生击穿。被击穿后，整条支路近似为短路，会有大电流流过整条支路。熔断部件12在有大电流流过时，温度会升高，此时电熔丝会熔断，该支路会由短路变为断路。该支路断路后，整个电路的电阻增大，电路电流变小。即在进行TDDB实验时，每击穿一个待测部件11，监测到的电路总电流会下降一次。

更进一步地，读取时间包括读取从开始测试到每一个电流下降点所经历的时间。从开始计时，到一次电流下降点出现的时间，即为该支路上待测部件11在该条件下的击穿电压。

具体的，如图4所示，如果同时对多个待测部件11，例如四个待测部件11进行TDDB实验，则需要对通过所有待测组件1的总漏电流进行监测。由于熔断部件12在熔断时，会使所在支路由短路变为断路，而由于施加在电路两端的电压不变，总电阻变大，整个电路的漏电流会变小。因此，监测到的漏电流会有一个下降点，而该下降点即为该待测部件11的击穿电压。即第一个电流下降点所对应的时间为第一个被击穿的待测部件11的击穿时间；第二个电流下降点所对应的时间为第二个被击穿的待测部件11的击穿时间；第三个电流下降点所对应的时间为第三个被击穿的待测部件11的击穿时间；第四个电流下降点所对应的时间为第四个被击穿的待测部件11的击穿时间。

需要说明的是，读取泄漏电流和时间的目的是为了判断待测部件11在TDDB实验中的击穿时间，因此，读取的参数可以但不限于是通过所有并联待测组件1的总泄漏电流、以及读取电流下降点、还有从开始测试到每一个电流下降点所经历的时间。本领域技术人员可以自行选择读取的参数，只要可以从读取到的参数推算或直接测得待测组件1的击穿时间即可。

还需要理解的是，实验中可能会涉及测量相同的待测部件11在不同的条件下的击穿电压，此时本领域技术人员就需要根据具体需要对应力电压进行调节。而我们要读取的数据包括但不限于电流下降点、还有从开始测试到每一个电流下降点所经历的时间。而这些参数需要在每条电路的低电势处测得，因此可以将接地端理解成一个测试板。应力电压变化之后，对各项参数的影响可以在此处测得。因而此时的电路结构可以理解为是每个待测部件11与测试板之间串联一个电子保险丝。

进一步地，如图1-图2所示。待测部件11可以是晶体二极管、双极型晶体管、或场效应晶体管中的任意一种或几种。具体的，当待测部件11为晶体二极管时，晶体二极管的正极与应力电压连接，所述晶体二极管的负极接地；当待测部件11为双极型晶体管时，双极型晶体管的集电极与应力电压连接，双极型晶体管的发射极接地；当待测部件11为场效应晶体管时，场效应晶体管的漏极与应力电压连接，场效应晶体管的源极接地。即半导体器件发射电子的一极接地，半导体器件接收电子的一极接应力电压。

进一步地，每组待测组件1中的熔断部件12的结构与连接关系相同。也就是说，每组待测组件1中，熔断部件12的结构与连接关系相同。即在同一个电路中，每个支路中的熔断部件12均采用相同的结构，并且，每个熔断部件12均为一端接待测部件11，另一端接地。且待测组件1的数量为2-5组，即待测组件1的数量可以是2组，也可以是3组、4组，甚至5组。

更进一步地，熔断部件12为电熔丝。如图1-图2所示，熔断部件12为电熔丝。当有电压施加在待测部件11上一段时间后，待测部件11会发生击穿。被击穿后，整条支路近似为短路，会有大电流流过整条支路，包括熔断部件12。电流流过电熔丝时，电熔丝的热量会增加，热量随时间增加到电熔丝的熔点以上时，电熔丝会发生熔断。电熔丝熔断后，整条支路的状态就由短路变为开路。

熔断部件12还可以是正温度系数的热敏电阻。正温度系数的热敏电阻的阻值会随温度的增大而增大。当有电压施加在待测部件11上一段时间后，待测部件11会发生击穿。被击穿后，整条支路近似为短路，会有大电流流过整条支路，包括熔断部件12。电流流过热敏电阻时，热敏电阻上的热量会迅速增加，热敏电阻的阻值也会迅速增加，从而使整条支路近似为开路。

需要理解的是，本实施例提供的半导体器件的测试结构的工作原理是，待测部件11被击穿后，大电流流过熔断部件12，使得该支路被断开。因此，为了保证待测部件11先被击穿，然后才有大电流流过熔断部件12这一顺序，必须将待测部件11接应力电压。待测部件11被击穿后，大电流流过熔断部件12。

本实施例提供的半导体器件的测试方法，采用并联多组待测组件1的方式，可以同时测量多个待测部件11的击穿时间。并联3-4组待测组件1时，至少可以将TDDB实验的时长缩短3-4倍。更进一步地，将待测部件11与熔断部件12串联，熔断部件12在待测部件11被击穿后，通过其自身的特性使得整条支路由短路变为开路，电路的操控性变得更好。同时，支路断路之后，整个电路的电阻会变大，导致电路电流减小。即将现有技术中的电流由低电平突然跳变为高电平，变为电流依次下降的过程，产生的泄漏电流更小，更安全。

本发明的实施方式公开了一种半导体器件的测试结构，包括，多组并联的待测组件，且多组并联的待测组件设置于第一连接端口和第二连接端口之间；第一连接端口与第二连接端口分别接地和应力电压；每组待测组件包括待测部件和熔断部件；每组待测组件中，待测部件与熔断部件串联；每组待测组件中，熔断部件的自由端与待测部件的自由端中的一个与第一连接端口连接，另一个与第二连接端口连接。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试结构，待测部件为晶体二极管，且晶体二极管的正极与应力电压连接，晶体二极管的负极接地；或待测部件为双极型晶体管，且双极型晶体管的集电极与应力电压连接，双极型晶体管的发射极接地；或待测部件为场效应晶体管，且场效应晶体管的漏极与应力电压连接，场效应晶体管的源极接地。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试结构，熔断部件为电熔丝。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试结构，每组待测组件中的熔断部件的结构与连接关系相同。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试结构，待测组件的数量为2-5组。

本发明的实施方式还公开了一种半导体器件的测试方法，包括：

提供半导体器件的测试结构；半导体器件的测试结构包括多组并联的待测组件，多组并联的待测组件设置于第一连接端口和第二连接端口之间；每组待测组件包括待测部件和熔断部件；每组待测组件中，待测部件与熔断部件串联；每组待测组件中，熔断部件的自由端与待测部件的自由端中的一个与第一连接端口连接，另一个与第二连接端口连接；

将并联的多组待测组件的第一连接端口与第二连接端口分别接地和应力电压；

读取泄漏电流和时间。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试方法，待测部件为晶体二极管，且晶体二极管的正极与应力电压连接，晶体二极管的负极接地；或待测部件为双极型晶体管，且双极型晶体管的集电极与应力电压连接，双极型晶体管的发射极接地；或待测部件为场效应晶体管，且场效应晶体管的漏极与应力电压连接，场效应晶体管的源极接地。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试方法，读取泄漏电流包括读取通过所有并联待测组件的总泄漏电流、以及读取电流下降点；读取时间包括读取从开始测试到每一个电流下降点所经历的时间。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试方法，熔断部件为电熔丝。

根据本发明的另一具体实施方式，本发明的实施方式公开的一种半导体器件的测试方法，每组待测组件中的熔断部件的结构与连接关系相同，且待测组件的数量为2-5组。

虽然通过参照本发明的某些优选实施方式，已经对本发明进行了图示和描述，但本领域的普通技术人员应该明白，以上内容是结合具体的实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。本领域技术人员可以在形式上和细节上对其作各种改变，包括做出若干简单推演或替换，而不偏离本发明的精神和范围。

Claims (10)

1.一种半导体器件的测试结构，其特征在于，包括：多组并联的待测组件，且所述多组并联的待测组件设置于第一连接端口和第二连接端口之间；

所述第一连接端口与所述第二连接端口分别接地和应力电压；

每组所述待测组件包括待测部件和熔断部件；

每组所述待测组件中，所述待测部件与所述熔断部件串联；

每组所述待测组件中，所述熔断部件的自由端与所述待测部件的自由端中的一个与所述第一连接端口连接，另一个与所述第二连接端口连接。

2.根据权利要求1所述的半导体器件的测试结构，其特征在于，所述待测部件为晶体二极管，且所述晶体二极管的正极与所述应力电压连接，所述晶体二极管的负极接地；

或所述待测部件为双极型晶体管，且所述双极型晶体管的集电极与所述应力电压连接，所述双极型晶体管的发射极接地；

或所述待测部件为场效应晶体管，且所述场效应晶体管的漏极与所述应力电压连接，所述场效应晶体管的源极接地。

3.根据权利要求1所述的半导体器件的测试结构，其特征在于，所述熔断部件为电熔丝。

4.根据权利要求1所述的半导体器件的测试结构，其特征在于，每组所述待测组件中的所述熔断部件的结构与连接关系相同。

5.根据权利要求1所述的半导体器件的测试结构，其特征在于，所述待测组件的数量为2-5组。

6.一种半导体器件的测试方法，其特征在于，包括以下步骤：

提供半导体器件的测试结构；所述半导体器件的测试结构包括多组并联的所述待测组件，所述多组并联的待测组件设置于第一连接端口和第二连接端口之间；每组所述待测组件包括待测部件和熔断部件；每组所述待测组件中，所述待测部件与所述熔断部件串联；每组所述待测组件中，所述熔断部件的自由端与所述待测部件的自由端中的一个与所述第一连接端口连接，另一个与所述第二连接端口连接；

将并联的所述多组待测组件的第一连接端口与第二连接端口分别接地和应力电压；

读取泄漏电流和时间。

7.根据权利要求6所述的半导体器件的测试方法，其特征在于，所述待测部件为晶体二极管，且所述晶体二极管的正极与所述应力电压连接，所述晶体二极管的负极接地；

或所述待测部件为双极型晶体管，且所述双极型晶体管的集电极与所述应力电压连接，所述双极型晶体管的发射极接地；

或所述待测部件为场效应晶体管，且所述场效应晶体管的漏极与所述应力电压连接，所述场效应晶体管的源极接地。

8.根据权利要求6所述的半导体器件的测试方法，其特征在于，所述读取泄漏电流包括读取通过所有并联的所述待测组件的总泄漏电流、以及读取电流下降点；

所述读取时间包括读取从开始测试到每一个电流下降点所经历的时间。

9.根据权利要求6所述的半导体器件的测试方法，其特征在于，所述熔断部件为电熔丝。

10.根据权利要求6所述的半导体器件的测试方法，其特征在于，每组所述待测组件中的所述熔断部件的结构与连接关系相同，且所述待测组件的数量为2-5组。

Images