JP2009200266A - ウエハ及びその温度試験方法 - Google Patents

ウエハ及びその温度試験方法 Download PDF

Info

Publication number
JP2009200266A
JP2009200266A JP2008040684A JP2008040684A JP2009200266A JP 2009200266 A JP2009200266 A JP 2009200266A JP 2008040684 A JP2008040684 A JP 2008040684A JP 2008040684 A JP2008040684 A JP 2008040684A JP 2009200266 A JP2009200266 A JP 2009200266A
Authority
JP
Japan
Prior art keywords
temperature
control circuit
temperature control
wafer
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008040684A
Other languages
English (en)
Other versions
JP5170395B2 (ja
Inventor
Hiroo Ito
裕生 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2008040684A priority Critical patent/JP5170395B2/ja
Priority to US12/389,622 priority patent/US20090216388A1/en
Publication of JP2009200266A publication Critical patent/JP2009200266A/ja
Application granted granted Critical
Publication of JP5170395B2 publication Critical patent/JP5170395B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05DSYSTEMS FOR CONTROLLING OR REGULATING NON-ELECTRIC VARIABLES
    • G05D23/00Control of temperature
    • G05D23/19Control of temperature characterised by the use of electric means
    • G05D23/1927Control of temperature characterised by the use of electric means using a plurality of sensors
    • G05D23/193Control of temperature characterised by the use of electric means using a plurality of sensors sensing the temperaure in different places in thermal relationship with one or more spaces
    • G05D23/1932Control of temperature characterised by the use of electric means using a plurality of sensors sensing the temperaure in different places in thermal relationship with one or more spaces to control the temperature of a plurality of spaces
    • G05D23/1934Control of temperature characterised by the use of electric means using a plurality of sensors sensing the temperaure in different places in thermal relationship with one or more spaces to control the temperature of a plurality of spaces each space being provided with one sensor acting on one or more control means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2872Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2874Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
    • G01R31/2875Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851Testing of integrated circuits [IC]
    • G01R31/2855Environmental, reliability or burn-in testing
    • G01R31/2856Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Automation & Control Theory (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Remote Sensing (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】設備コストを増大させることなくウエハレベルの温度試験を実施すること。
【解決手段】複数の半導体チップ5が形成されたウエハ1が提供される。そのウエハ1は、ウエハ1に埋め込まれ周囲の温度を所定の目標温度に制御する温度制御回路20と、温度制御回路20を起動するための起動信号STが外部から入力されるパッド10と、を備える。温度制御回路20は、起動信号STに応答して起動した後、他の制御信号を受けることなく自動的に温度制御を行う。
【選択図】図1

Description

本発明は、半導体装置の温度試験に関する。特に、本発明は、複数の半導体チップが形成されたウエハの温度試験に関する。
半導体装置の製品信頼性を高める信頼性試験として、バーンインテスト(Burn-In Test)が知られている。バーンインテストは、半導体装置を高温・高電圧環境下で動作させ、実使用状態よりも厳しいストレスを与える加速試験である。これにより、初期不良や製造工程での不具合を短時間で発見することができる。その結果、市場不良率が低減され、また、製品信頼性が保証される。
このようなバーンインテスト等の温度試験においては、半導体装置を所定の温度に保つことが重要である。半導体装置の温度制御に関連する技術として、次のものが知られている。
特許文献1には、温度試験用半導体装置が記載されている。この半導体装置は、温度差検出部と、制御部と、発熱回路とを備えている。温度差検出部は、温度検知回路と、温度設定電圧が入力される入力端子とを備えており、温度検知回路の出力電圧と外部から入力される温度設定電圧との差を制御部に出力する。制御部はその差を、発熱回路のON時間とOFF時間との比率に変換し、発熱回路を制御する。これにより、温度試験において、常温領域から高温領域まで温度を精度良く制御することが可能となる。
特許文献2には、動作保証温度が高く設定されている場合でも動作試験を精度よく行うことができる半導体集積回路が記載されている。その半導体集積回路は、入出力回路と、複数の発熱回路と、発熱回路を制御する制御信号が入力される第1パッドと、温度センサと、温度センサによる検出信号を外部に出力する第2パッドと、デコーダとを備える。入出力回路は、半導体基板に所定間隔を隔てて配置されたパッドに接続されており、入出力バッファを備える。発熱回路は、入出力回路の近傍に配置されている。評価用治具に備えられた制御回路は、温度センサによる検出信号に基づいて制御信号を生成する。デコーダは、その制御信号をデコードして、デコード結果に応じて動作させるべき発熱回路をブロック単位で選択する。
特許文献3には、ウエハ上の全ての半導体チップにおいて一括でBIST(Built-In Self Test)を行う技術が記載されている。各半導体チップは、内部回路と、温度検知回路と、BIST回路と、入力パッドを備えている。テストの最中、各半導体チップの入力パッドにはモニタ入力信号が入力される。モニタ入力信号は、周辺のチップがテスト実行中であるかどうかの状態を示す信号である。BIST回路は、温度検知回路によって温度異常が検出されると、所定の待ち時間だけ自己テストを一時停止し、チップの発熱量を抑える。このとき、その一時停止の時間は、モニタ入力信号を参照し周辺チップのテスト状況を考慮した上で決定される。
特開2004−286691号公報 特開2007−240263号公報 特開2000−340623号公報
バーンインテスト等の温度試験において、その試験時間を短縮するために、ウエハレベルで温度試験を実施することが望まれる。このとき、多数の半導体チップが形成されたウエハを所定の温度に保つことが重要である。しかしながら、上記関連技術がウエハに適用された場合、ウエハ上の多数の半導体チップと外部制御装置との接続が煩雑で且つ膨大となる。煩雑且つ膨大な接続は、設備コストの増大を招く。
本発明の1つの目的は、設備コストを増大させることなくウエハレベルの温度試験を実施することが可能な技術を提供することにある。
本発明の第1の観点において、複数の半導体チップが形成されたウエハが提供される。そのウエハは、ウエハに埋め込まれ周囲の温度を所定の目標温度に制御する温度制御回路と、温度制御回路を起動するための起動信号が外部から入力されるパッドと、を備える。温度制御回路は、起動信号に応答して起動した後、他の制御信号を受けることなく自動的に温度制御を行う。
本発明の第2の観点において、半導体チップが提供される。その半導体チップは、周囲の温度を所定の目標温度に制御する温度制御回路と、温度制御回路を起動するための起動信号が外部から入力されるパッドと、を備える。温度制御回路は、起動信号に応答して起動した後、他の制御信号を受けることなく自動的に温度制御を行う。
本発明の第3の観点において、複数の半導体チップが形成されたウエハの温度試験方法が提供される。ウエハには、周囲の温度を所定の目標温度に制御する温度制御回路が埋め込まれている。温度試験方法は、(A)起動信号を入力することにより温度制御回路を起動するステップと、(B)温度制御回路を用いることにより、外部から制御信号を入力することなくウエハ内の温度を目標温度に自動的に制御するステップと、を含む。
本発明によれば、温度制御を行う温度制御回路がウエハに埋め込まれている。その温度制御回路は、起動信号に応答して起動した後は、他の制御信号を受けることなく自動的に温度制御を行う。言い換えれば、温度制御処理はウエハ内部で完結しており、最初に起動信号を入力するだけで、ウエハ温度は自動的に所定の目標温度に制御される。外部から温度制御情報を逐次入力する必要はなく、各チップの多数の信号端子と外部制御装置との間の煩雑な接続も不要である。従って、設備コストの増大を招くことなくウエハレベルの温度試験を実施することが可能となる。
添付図面を参照して、本発明の実施の形態を説明する。
1.概要
本実施の形態によれば、ウエハレベルの温度試験が実施される。その温度試験時、ウエハ温度は所定の目標温度に保たれる。本実施の形態では、温度試験時にウエハ温度の制御を行うための機構がウエハそのものに予め形成されている。
図1は、本実施の形態に係るウエハ1を概念的に示している。ウエハ1には、図示されない複数のICチップ(半導体チップ)が形成されている。更にウエハ1には、温度制御パッド10及び温度制御回路20が形成されている。温度制御回路20は、ウエハ1に埋め込まれており、ウエハ1上に形成された温度制御パッド10に電気的に接続されている。
温度制御パッド10には、温度制御回路20を起動するための起動信号SA、及び温度制御回路20の動作を停止させるための終了信号STが外部から入力される。入力された起動信号SAあるいは終了信号STは、温度制御パッド10から温度制御回路20に送られる。
温度制御回路20は、温度試験時に周囲の温度を所定の目標温度に制御する。より詳細には、温度試験時、温度制御回路20には温度制御パッド10を通して起動信号SAが供給される。温度制御回路20は、起動信号SAに応答して起動し、温度制御を自動的に行う。この温度制御処理のために、温度制御回路20は、他の温度制御情報や温度制御信号を必要としない。すなわち、温度制御回路20は、起動信号SAに応答して起動した後、終了信号STが入力されるまで、他の制御信号を受けることなく自動的に温度制御を行う。言い換えれば、温度制御処理はすべてウエハ1の内部で完結している。最初に起動信号SAを入力するだけで、ウエハ温度は自動的に所定の目標温度に制御される。
このように、本実施の形態によれば、温度制御パッド10を通して起動信号SAを入力するだけで、ウエハ1の温度制御が簡単に実現される。特別な熱源を別途用意する必要はない。更に、外部から温度制御情報を逐次入力する必要はなく、各ICチップの多数の信号端子と外部制御装置との間の煩雑な接続も不要である。必要なのは、温度制御パッド10と、起動信号SA及び終了信号STを生成する外部制御装置との間の接続だけである。従って、設備コストの増大を招くことなくウエハレベルの温度試験を実施することが可能となる。
本実施の形態は、ICチップのエージングの目的に適用可能である。例えば、近年45nmプロセスの開発が盛んであるが、そのような微細なデバイスでは配線やビアにかかるストレス、特に温度依存性を有するストレスが従来よりも顕著となる。例えばCu配線に関して、Cuのマイグレーションに起因する配線方向のストレスや、Cu配線と酸化膜との間の引っ張り応力は、温度依存性を有している。それらストレスに起因する配線の不具合はおよそ70℃を超えると顕著になることが知られている。つまり、高電圧下で動作させなくとも、高温下に微細デバイスを置くだけで、配線の劣化が進む。本実施の形態は、このような高温条件下での配線系テストに適用することが可能である。
当然、本実施の形態は通常のバーンインテストにも適用可能である。その場合は、本実施の形態に係る温度制御回路20による温度制御と共に、半導体チップ本来の動作が高電圧下で実施される。いずれの場合でも、ウエハレベルの温度試験を簡単に実施することが可能となる。
2.温度制御回路
次に、本実施の形態に係る温度制御回路20の一例を詳しく説明する。図2に示されるように、温度制御回路20は、制御回路21、温度検出回路22及び発熱回路23を含んでいる。このうち制御回路21は温度制御パッド10に接続されている。また、制御回路21、温度検出回路22及び発熱回路23は、電源線及びグランド線に接続されている。電源線やグランド線は、電源電圧VDDやグランド電圧GNDが供給される電源パッド11に接続されている。
制御回路21は、温度制御回路20の動作を制御するための回路であり、起動信号SAに応答して起動する。温度検出回路22は、制御回路21からの指示に応じて周囲の温度を検出(測定)する回路である。発熱回路23は、制御回路21からの指示に応じて発熱を行う熱源である。
温度制御パッド10から起動信号SAが入力されると、制御回路21が起動する。制御回路21は、温度検出を指示する内部制御信号CON1を温度検出回路22に出力する。温度検出回路22は、制御回路21からの内部制御信号CON1に応じて周囲の温度を測定(検出)し、測定(検出)された温度を示す測定温度データDTを制御回路21に出力する。制御回路21は、受け取った測定温度データDTが示す測定温度と所定の目標温度との比較を行い、その比較結果に基づいて内部制御信号CON2を発熱回路23に出力する。測定温度が目標温度より低い場合、内部制御信号CON2は、発熱開始を発熱回路23に指示する。一方、測定温度が目標温度より高い場合、内部制御信号CON2は、発熱停止を発熱回路23に指示する。発熱回路23は、制御回路21からの内部制御信号CON2に応じて発熱を行う、あるいは、発熱を停止する。温度検出回路22は、断続的あるいは継続的に温度測定を実施し、測定温度データDTを制御回路21に出力する。制御回路21は、測定温度データDTを受け取るたびに、内部制御信号CON2を発行し発熱回路23の動作を制御する。このように、制御回路21は、温度検出回路22によって測定される温度が所定の目標温度となるように、発熱回路23のON/OFFを制御する。その後、温度制御パッド10から終了信号STが入力されると、制御回路21は、温度検出回路22、発熱回路23及び自身の動作を停止させる。
より詳細には、制御回路21は、目標温度データPTを記憶する記憶回路24を含んでいる。目標温度データPTは、温度制御における上記所定の目標温度(例えば130℃)を示すデジタルデータである。記憶回路24は、例えば、製造プロセス時に目標温度データPTが書き込まれるROM(Read Only Memory)である。あるいは、記憶回路24は、複数の電気ヒューズから構成されたヒューズ回路であってもよい。この場合、所定の設定端子からヒューズ回路に電流を供給することによって、目標温度データPTを可変に設定することが可能である。あるいは、記憶回路24は、フリップフロップ回路から構成されるレジスタであってもよい。そのフリップフロップ回路はスキャンチェーンに組み込まれ、所定の設定端子からスキャンチェーンを通して目標温度データPTを設定することが可能である。尚、いずれの場合でもあっても、目標温度の設定は、温度試験より前にあらかじめ行なわれる。つまり、起動信号SAの入力時には、記憶回路24は既に目標温度データPTを記憶した状態にある。温度試験時には、制御回路21は、温度検出回路22から受け取った測定温度データDTと記憶回路24に格納されている目標温度データPTとの比較を行う。そして、その比較結果に基づいて、制御回路21は内部制御信号CON2を発熱回路23に出力する。このような制御回路21は、例えば小型のマイクロコンピュータによって実現可能である。
図3は、温度検出回路22の一例を示している。図3の例において、温度検出回路22は、電流源41、キャパシタ42、インバータ43、44、カウンタ45、及びスイッチ46を含んでいる。電流源41は、温度変化に応じて出力電流が変化する半導体デバイスであり、温度検出のための温度センサとして機能する。例えば、電流源41はデバイスパラメータが既知のMOSトランジスタを含んでいる。この場合、温度変化に応じて変化する出力電流としては、MOSトランジスタのオフリーク電流Ioffが挙げられる。
キャパシタ42、インバータ43、44、カウンタ45及びスイッチ46は、電流源41の出力電流を検出するための電流読み出し手段を構成している。この電流読み出し手段は、検出された電流源41の出力電流に対応するデジタルデータ(測定温度データDT)を出力することができる。より詳細には、キャパシタ42は、電流源41からのオフリーク電流Ioffで充電される。キャパシタ42の容量がC、充電電圧がVchargeであるとき、その充電時間Timeは、Time=C×Vcharge/Ioffで与えられる。キャパシタ42の充電電圧Vchargeはインバータ43に入力される。インバータ43、44は、充電電圧Vchargeが閾値電圧に達すると、出力信号を反転させる。すなわち、インバータ44の出力には、キャパシタ42の充電時間Timeと等しい幅のパルス信号が現れる。カウンタ45は、所定のクロック信号に基づいてそのパルス信号の幅をカウントし、オフリーク電流Ioffに対応する時間情報をカウント値として出力する。このカウント値が、検出温度に依存するデジタルデータである測定温度データDTとなる。尚、スイッチ46は、キャパシタ42の充放電動作を制御するために設けられている。スイッチ46がOFFのとき、キャパシタ42はオフリーク電流Ioffで充電される。一方、スイッチ46がONのとき、キャパシタ42は蓄積した電荷を放電する。スイッチ46及びカウンタ45の動作は、制御回路21からの内部制御信号CON1によって制御される。
図4は、発熱回路23の一例を示している。図4の例において、発熱回路23は、電源線とグランド線との間に直列的に接続されたMOSトランジスタ47と抵抗48とを含んでいる。MOSトランジスタ47のゲートには、制御回路21からの内部制御信号CON2が入力される。内部制御信号CON2が“High”レベルの場合、MOSトランジスタ47がONする。その結果、抵抗48に電流が流れ、熱が発生する。一方、内部制御信号CON2が“Low”レベルの場合、MOSトランジスタ47がOFFする。その結果、抵抗48に流れる電流が遮断され、発熱が停止する。
尚、発熱回路23のMOSトランジスタ47として、実動作時に容量として利用されるMOSトランジスタが流用されてもよい。一般に、高周波で動作する半導体装置には、実動作時に容量として機能するMOSトランジスタが電源線とグランド線との間に設けられている。温度試験時、そのMOSトランジスタのゲートに内部制御信号CON2を入力することによって、発熱回路として利用することができる。この場合、発熱回路23を別途設ける必要がなく、回路面積が削減され、好適である。
以上に説明されたように、温度制御回路20は、周辺の温度が所定の目標温度となるように温度制御を自動的に行う。このとき、温度制御処理はすべてウエハ内部で完結しており、外部から温度制御情報を逐次入力する必要はない。最初に起動信号SAを入力するだけで、ウエハ温度は自動的に所定の目標温度に制御される。
3.第1の実施の形態
本発明の第1の実施の形態では、上述の温度制御回路20が、ウエハ1に形成された複数の半導体チップの各々に内蔵される。
図5は、第1の実施の形態に係るウエハ1を概念的に示している。ウエハ1には、複数のICチップ(半導体チップ)5がマトリックス状に形成されている。そして、温度制御回路20が各々のICチップ5に埋め込まれている。すなわち、各々のICチップ5が、温度制御パッド10及び温度制御回路20を有している。この場合、それぞれの温度制御回路20がそれぞれのICチップ5内の温度を独立して制御し、それにより、ウエハ1全体の温度が所定の目標温度に保たれる。温度制御回路20が各ICチップ5に組み込まれるため、ウエハ温度の一様な制御が可能である。
図6は、1つのICチップ5の構成例を概略的に示している。図6において、ICチップ5は、複数の論理回路ブロック30(30a〜30c)を備えている。論理回路ブロック30は、ICチップ5本来の機能を提供する機能ブロックであり、NAND等の基本セルやRAM等のマクロセルが例示される。ICチップ5は更に、温度制御パッド10及び温度制御回路20を備えている。温度制御回路20は、温度制御パッド10に接続されており、また、ICチップ5の中央付近に配置されている。この温度制御回路20は、温度制御パッド10を通して入力される起動信号SAに応答して、周囲の温度を制御する。このような構成によって、ICチップ5内の温度が所定の目標温度に制御される。また、複数の発熱回路23が、1つのICチップ5内に分散して配置されていてもよい。その場合、ICチップ5内の温度を素早く制御することが可能となる。
尚、論理回路ブロック30には、電源パッド11(図示されない)を通して電力が供給され、入力パッド(図示されない)を通して入力データや制御信号が供給される。論理回路ブロック30は、それら入力データや制御信号に基づいて動作する。一方、温度制御回路20は、論理回路ブロック30とは無関係に動作する。第1の実施の形態では、起動信号SAが入力される温度制御パッド10は、電源パッド11や入力パッドとは別に設けられている。
図7は、1つのICチップ5の構成の他の例を概略的に示している。図7の例では、複数の温度制御回路20が1つのICチップ5に内蔵されている。それら複数の温度制御回路20は、1つの温度制御パッド10に共通に接続されており、1回の起動信号SAの入力に応答して温度制御をそれぞれ独立に行う。このような構成によっても、ICチップ5内の温度が所定の目標温度に制御される。尚、複数の温度制御回路20は、ICチップ5内で分散して配置されることが好適である。それにより、ICチップ5内の温度を素早く制御することが可能となる。
図8は、1つのICチップ5の構成の更に他の例を概略的に示している。図8の例では、複数の温度制御回路20a〜20cが、複数の論理回路ブロック30a〜30cのそれぞれに隣接して設けられている。この場合、高温条件下で不具合が発生し得る論理回路や配線の近傍の温度を検出及び制御することができ、精度の良い温度制御が可能となる。
図9は、温度試験時のウエハ1の状態を概略的に示している。簡単のため、各ICチップ5に対する電力供給に用いられる電源パッド11の図示は省略されている。図9に示されるように、ウエハ1は、起動信号SA及び終了信号STを生成し出力する外部制御装置50に接続されている。より詳細には、ウエハ1に形成された複数のICチップ5のそれぞれの温度制御パッド10が、外部制御装置50に共通に接続されている。これにより、外部制御装置50は、複数のICチップ5のそれぞれの温度制御パッド10に対して起動信号SA及び終了信号STを“一括して”供給することが可能である。
温度試験時、外部制御装置50はまず起動信号SAを出力する。その起動信号SAは、複数のICチップ5のそれぞれの温度制御パッド10に一括して入力される。起動信号SAに応答して、それぞれのICチップ5に内蔵された温度制御回路20が一斉に起動する。各ICチップ5において、温度制御回路20は、起動信号SAに応答して起動した後、それぞれ独立して温度制御を実施する。このとき、各温度制御回路20は、終了信号STが入力されるまで、他の制御信号を受けることなく自動的に温度制御を行う。その結果、複数のICチップ5内の温度は、同時に且つ独立して所定の目標温度に制御される。これにより、ウエハ1全体の温度が所定の目標温度に保たれる。温度試験が終了すると、外部制御装置50は終了信号STを出力する。その終了信号STは、複数のICチップ5のそれぞれの温度制御パッド10に一括して入力される。その終了信号STに応答して、それぞれのICチップ5に内蔵された温度制御回路20が一斉に動作を停止する。
温度試験の後、ウエハ1がダイシングされ、各ICチップ5が分離される。第1の実施の形態では、各ICチップ5に温度制御回路20が埋め込まれたままである。各温度制御回路20の制御回路21は、終了信号STに応答して、目標温度データPTを書き換え、目標温度をより低い温度(例えば25℃)に変更してもよい。これにより、実動作時に温度制御回路20が万が一起動したとしても、ICチップ5の熱暴走を防ぐことができる。この場合、目標温度データPTが記憶される記憶回路24としては、フリップフロップ回路から構成されるレジスタが好適である。
4.第2の実施の形態
図10は、本発明の第2の実施の形態に係るウエハ1を概念的に示している。第2の実施の形態では、上述の温度制御回路20が、ウエハ1内において複数のICチップ5から独立して設けられている。より詳細には、ウエハ1には、複数のICチップ5の他に温度制御領域7が形成されている。温度制御領域7は、ICチップ5とは異なる領域であり、例えばICチップ5間に挟まれている。本実施の形態では、その温度制御領域7に温度制御パッド10及び温度制御回路20が形成されている。各ICチップ5は、温度制御回路20とは無関係に動作する。
本実施の形態では、温度制御回路20の発熱回路23は、実動作時に容量として利用されるICチップ5内のMOSトランジスタとは別に、温度制御領域7内に形成される。また、温度制御回路20の制御回路21内の記憶回路24としては、ROMあるいはヒューズ回路が好適である。
温度試験方法は、第1の実施の形態と同様である。すなわち、外部制御装置50が、ウエハ1上の温度制御パッド10に共通に接続される。外部制御装置50から出力される起動信号SA及び終了信号STは、ウエハ1上の温度制御パッド10に一括して入力される。温度制御回路20は、それぞれ独立して温度制御を実施し、それにより、ウエハ1全体の温度が所定の目標温度に保たれる。
図10で示される構成は、ウエハレベルの温度試験ならではの構成であると言える。また、第2の実施の形態では、ダイシング後の各ICチップ5に温度制御回路20が残らない。つまり、ダイシング後の各ICチップ5は、通常のものと同じである。従って、ICチップ5の面積の増大が防止される。更に、実動作時に温度制御回路20が誤って起動し、ICチップ5が熱暴走することもない。
5.第3の実施の形態
温度制御回路20は、電源の供給に応答して自動的に起動するように構成されていてもよい(パワーONリセット)。図11は、第3の実施の形態に係る温度制御回路20の構成例を示している。図11に示されるように、温度制御回路20の制御回路21、温度検出回路22及び発熱回路23は、電源線及びグランド線に接続されている。電源線やグランド線は、電源電圧VDDやグランド電圧GNDが供給される電源パッド11に接続されている。
本実施の形態によれば、温度制御回路20の制御回路21は、電源電圧VDDの入力に応答して自動的に起動する。すなわち、温度制御パッド10は、電源電圧VDDが供給される電源パッド11である。また、起動信号SAは、電源パッド11から入力される電源電圧VDDである。また、終了信号STの入力は、電源電圧VDDの入力が終了することに相当する。温度制御回路20は、電源電圧VDDの入力に応答して自動的に起動し、既出の実施の形態と同様の温度制御を実施する。図11に示される温度制御回路20は、既出の第1の実施の形態あるいは第2の実施の形態に適用することが可能である。
尚、本実施の形態において、温度制御回路20につながる電源パッド11は、論理回路ブロック等の他の回路と接続されていないことが望ましい。つまり、温度制御回路20につながる電源パッド11は、温度試験時にだけ使用されることが望ましい。
以上、本発明の実施の形態が添付の図面を参照することにより説明された。但し、本発明は、上述の実施の形態に限定されず、要旨を逸脱しない範囲で当業者により適宜変更され得る。
図1は、本発明の実施の形態に係るウエハを示す概念図である。 図2は、本発明の実施の形態に係る温度制御回路の構成を示すブロック図である。 図3は、本発明の実施の形態に係る温度検出回路の一例を示す回路図である。 図4は、本発明の実施の形態に係る発熱回路の一例を示す回路図である。 図5は、本発明の第1の実施の形態に係るウエハを示す概念図である。 図6は、第1の実施の形態におけるICチップの構成の一例を概略的に示すブロック図である。 図7は、第1の実施の形態におけるICチップの構成の他の例を概略的に示すブロック図である。 図8は、第1の実施の形態におけるICチップの構成の更に他の例を概略的に示すブロック図である。 図9は、温度試験時のウエハを示す概念図である。 図10は、本発明の第2の実施の形態に係るウエハを示す概念図である。 図11は、本発明の第3の実施の形態に係る温度制御回路の構成を示すブロック図である。
符号の説明
1 ウエハ
5 ICチップ
7 温度制御領域
10 温度制御パッド
11 電源パッド
20 温度制御回路
21 制御回路
22 温度検出回路
23 発熱回路
24 記憶回路
30 論理回路ブロック
41 電流源
42 キャパシタ
43 インバータ
44 インバータ
45 カウンタ
46 スイッチ
47 MOSトランジスタ
48 抵抗
50 外部制御装置
SA 起動信号
ST 終了信号
CON1 内部制御信号
CON2 内部制御信号
PT 目標温度データ
DT 測定温度データ

Claims (10)

  1. 複数の半導体チップが形成されたウエハであって、
    前記ウエハに埋め込まれ、周囲の温度を所定の目標温度に制御する温度制御回路と、
    前記温度制御回路を起動するための起動信号が外部から入力されるパッドと
    を備え、
    前記温度制御回路は、前記起動信号に応答して起動した後、他の制御信号を受けることなく自動的に温度制御を行う
    ウエハ。
  2. 請求項1に記載のウエハであって、
    前記温度制御回路は、
    前記起動信号に応答して起動する制御回路と、
    前記制御回路からの指示に応じて周囲の温度を測定し、前記測定された温度を示す測定温度データを前記制御回路に出力する温度検出回路と、
    前記制御回路からの指示に応じて発熱を行う発熱回路と
    を含み、
    前記制御回路は、前記温度検出回路によって測定される温度が前記目標温度となるように、前記発熱回路の動作を制御する
    ウエハ。
  3. 請求項2に記載のウエハであって、
    前記制御回路は、前記目標温度を示す目標温度データを記憶する記憶回路を含み、
    前記目標温度データは、前記起動信号の入力より前に前記記憶回路に記録される
    ウエハ。
  4. 請求項1乃至3のいずれか一項に記載のウエハであって、
    前記温度制御回路及び前記パッドは、前記ウエハ内の前記複数の半導体チップ以外の領域に形成されている
    ウエハ。
  5. 請求項1乃至3のいずれか一項に記載のウエハであって、
    前記複数の半導体チップの各々が、前記パッドを有し、
    前記温度制御回路は、前記複数の半導体チップの各々に内蔵されている
    ウエハ。
  6. 請求項5に記載のウエハであって、
    前記複数の半導体チップ内の温度は独立して前記目標温度に制御される
    ウエハ。
  7. 請求項5又は6に記載のウエハであって、
    前記各々の半導体チップに内蔵されている前記温度制御回路の数は複数である
    ウエハ。
  8. 請求項1乃至7のいずれか一項に記載のウエハであって、
    前記パッドは、電源電圧が供給される電源パッドであり、
    前記起動信号は、前記電源電圧であり、
    前記温度制御回路は、前記電源電圧の入力に応答して自動的に起動する
    ウエハ。
  9. 周囲の温度を所定の目標温度に制御する温度制御回路と、
    前記温度制御回路を起動するための起動信号が外部から入力されるパッドと
    を備え、
    前記温度制御回路は、前記起動信号に応答して起動した後、他の制御信号を受けることなく自動的に温度制御を行う
    半導体チップ。
  10. 複数の半導体チップが形成されたウエハの温度試験方法であって、
    前記ウエハには、周囲の温度を所定の目標温度に制御する温度制御回路が埋め込まれており、
    (A)起動信号を入力することにより前記温度制御回路を起動するステップと、
    (B)前記温度制御回路を用いることにより、外部から制御信号を入力することなく前記ウエハ内の温度を前記目標温度に自動的に制御するステップと
    を含む
    温度試験方法。
JP2008040684A 2008-02-21 2008-02-21 ウエハ及びその温度試験方法 Expired - Fee Related JP5170395B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008040684A JP5170395B2 (ja) 2008-02-21 2008-02-21 ウエハ及びその温度試験方法
US12/389,622 US20090216388A1 (en) 2008-02-21 2009-02-20 Wafer and temperature testing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008040684A JP5170395B2 (ja) 2008-02-21 2008-02-21 ウエハ及びその温度試験方法

Publications (2)

Publication Number Publication Date
JP2009200266A true JP2009200266A (ja) 2009-09-03
JP5170395B2 JP5170395B2 (ja) 2013-03-27

Family

ID=40999085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008040684A Expired - Fee Related JP5170395B2 (ja) 2008-02-21 2008-02-21 ウエハ及びその温度試験方法

Country Status (2)

Country Link
US (1) US20090216388A1 (ja)
JP (1) JP5170395B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012159633A (ja) * 2011-01-31 2012-08-23 Seiko Epson Corp アクティブマトリクス基板、電気光学装置及び電子機器
WO2019017504A1 (ko) * 2017-07-18 2019-01-24 이상훈 웨이퍼 레벨에서 온도 및 알에프 특성 모니터링이 가능한 알에프 파워 소자
JP2020191399A (ja) * 2019-05-23 2020-11-26 東京エレクトロン株式会社 試験用ウエハおよび試験方法

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101069678B1 (ko) * 2009-06-16 2011-10-05 주식회사 하이닉스반도체 반도체 메모리 장치의 온도 감지 회로
US8717109B2 (en) * 2009-12-03 2014-05-06 Realtek Semiconductor Corp. Temperature invariant circuit and method thereof
US8638084B1 (en) * 2010-10-22 2014-01-28 Xilinx, Inc. Bandgap bias circuit compenastion using a current density range and resistive loads
CN102520743B (zh) * 2011-11-28 2014-05-07 华为技术有限公司 温度控制方法、系统和基站设备
CN105871758A (zh) * 2016-05-31 2016-08-17 深圳市双赢伟业科技股份有限公司 交换机的温度控制方法及系统
CN112858886A (zh) * 2021-01-15 2021-05-28 苏州浪潮智能科技有限公司 一种芯片的过温保护测试方法、系统、设备以及介质
CN113140527A (zh) * 2021-04-15 2021-07-20 哈尔滨工业大学 可实时精准监测温度和射频特性的功率器件及其封装方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0688854A (ja) * 1990-09-06 1994-03-29 Robert J Lipp 集積回路における加熱及び温度制御用の方法及び装置
JP2003066114A (ja) * 2001-08-28 2003-03-05 Hitachi Ltd 半導体装置及びそのバーンイン方法
JP2006084472A (ja) * 2004-09-17 2006-03-30 Toshiba Corp バーンインテスト制御のためのシステム及び方法
JP2007502413A (ja) * 2003-08-14 2007-02-08 インテル コーポレイション 自己加熱バーンイン
JP2007043153A (ja) * 2005-08-01 2007-02-15 Marvell World Trade Ltd ダイを急熱するためのオンダイ加熱回路及び制御ループ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3526485A1 (de) * 1985-07-24 1987-02-05 Heinz Krug Schaltungsanordnung zum pruefen integrierter schaltungseinheiten
CA2073916A1 (en) * 1991-07-19 1993-01-20 Tatsuya Hashinaga Burn-in apparatus and method
US5956350A (en) * 1997-10-27 1999-09-21 Lsi Logic Corporation Built in self repair for DRAMs using on-chip temperature sensing and heating
DE19917586C2 (de) * 1999-04-19 2002-01-17 Infineon Technologies Ag Anordnung zur Durchführung von Burn-In-Behandlungen von Halbleitervorrichtungen auf Waferebene
JP4306916B2 (ja) * 2000-03-06 2009-08-05 株式会社ルネサステクノロジ ウェハレベルバーンイン回路を備えた半導体集積回路装置およびウェハレベルバーンイン回路の機能判定方法
US6861860B2 (en) * 2002-05-17 2005-03-01 Stmicroelectronics, Inc. Integrated circuit burn-in test system and associated methods
DE102004015539A1 (de) * 2004-03-30 2005-10-20 Infineon Technologies Ag Halbleiter-Bauelement mit Eigenheizung
US7119326B2 (en) * 2004-12-17 2006-10-10 Delphi Technologies, Inc. Method and apparatus for testing an infrared sensor

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0688854A (ja) * 1990-09-06 1994-03-29 Robert J Lipp 集積回路における加熱及び温度制御用の方法及び装置
JP2003066114A (ja) * 2001-08-28 2003-03-05 Hitachi Ltd 半導体装置及びそのバーンイン方法
JP2007502413A (ja) * 2003-08-14 2007-02-08 インテル コーポレイション 自己加熱バーンイン
JP2006084472A (ja) * 2004-09-17 2006-03-30 Toshiba Corp バーンインテスト制御のためのシステム及び方法
JP2007043153A (ja) * 2005-08-01 2007-02-15 Marvell World Trade Ltd ダイを急熱するためのオンダイ加熱回路及び制御ループ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012159633A (ja) * 2011-01-31 2012-08-23 Seiko Epson Corp アクティブマトリクス基板、電気光学装置及び電子機器
WO2019017504A1 (ko) * 2017-07-18 2019-01-24 이상훈 웨이퍼 레벨에서 온도 및 알에프 특성 모니터링이 가능한 알에프 파워 소자
JP2020191399A (ja) * 2019-05-23 2020-11-26 東京エレクトロン株式会社 試験用ウエハおよび試験方法
JP7257880B2 (ja) 2019-05-23 2023-04-14 東京エレクトロン株式会社 試験用ウエハおよび試験方法

Also Published As

Publication number Publication date
JP5170395B2 (ja) 2013-03-27
US20090216388A1 (en) 2009-08-27

Similar Documents

Publication Publication Date Title
JP5170395B2 (ja) ウエハ及びその温度試験方法
US7339390B2 (en) Systems and methods for controlling of electro-migration
US6731106B2 (en) Measuring on-resistance of an output buffer with test terminals
US7046569B2 (en) Semiconductor integrated circuit device including OTP memory, and method of programming OTP memory
US7333383B2 (en) Fuse resistance read-out circuit
US10371745B2 (en) Overheat protection circuit and method in an accelerated aging test of an integrated circuit
JP2000156093A (ja) 温度に依存した半導体素子のテストおよび修復ロジックを有する回路装置
JP2006054450A (ja) 自己遮蔽機能を有する半導体ウェーハ及びそれのテスト方法
JP2004028885A (ja) 半導体装置、半導体パッケージ及び半導体装置の試験方法
EP2312329B1 (en) Reliability test with monitoring of the results
JP2007240263A (ja) 半導体集積回路及び動作試験方法
JP4425301B2 (ja) 半導体検査装置及び半導体検査方法
KR100913960B1 (ko) 빌트인 셀프 스트레스 제어 퓨즈장치 및 그 제어방법
KR100576492B1 (ko) 패키지 레벨에서 반도체 소자의 내부 dc 바이어스 측정장치
US8039274B2 (en) Multi-chip package semiconductor device and method of detecting a failure thereof
US20080077827A1 (en) Test method for semiconductor device
JP2010272825A (ja) 半導体集積回路装置
JP5358125B2 (ja) 半導体装置及び半導体チップのクラック検出方法
JP4690731B2 (ja) 半導体装置とそのテスト装置及びテスト方法。
JP2009053130A (ja) 半導体装置
JP2009133762A (ja) 半導体装置およびその試験方法
US7602646B1 (en) Threshold evaluation of EPROM cells
JP2001035193A (ja) 半導体記憶装置
KR100474986B1 (ko) 반도체장치
JP2008124049A (ja) 半導体チップの検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101207

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120413

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120605

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121218

R150 Certificate of patent or registration of utility model

Ref document number: 5170395

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees