JP2000156093A - 温度に依存した半導体素子のテストおよび修復ロジックを有する回路装置 - Google Patents

温度に依存した半導体素子のテストおよび修復ロジックを有する回路装置

Info

Publication number
JP2000156093A
JP2000156093A JP11322754A JP32275499A JP2000156093A JP 2000156093 A JP2000156093 A JP 2000156093A JP 11322754 A JP11322754 A JP 11322754A JP 32275499 A JP32275499 A JP 32275499A JP 2000156093 A JP2000156093 A JP 2000156093A
Authority
JP
Japan
Prior art keywords
test
temperature
self
repair
repair logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11322754A
Other languages
English (en)
Inventor
Roderick Mcconnell
マッコーネル ローデリック
Detlef Richter
リヒター デトレフ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Publication of JP2000156093A publication Critical patent/JP2000156093A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

(57)【要約】 【課題】 半導体素子２の半導体チップ１に温度センサ
３が設けられている、温度に依存した半導体素子のテス
トおよび修復ロジックを有する回路装置を、半導体素子
の種々の温度におけるテストの後ただちに修復できるよ
うにする。 【解決手段】 半導体チップにおいて温度センサ３を備
えた半導体素子２と自己テストおよび修復ロジック４と
が相互に接続されている。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、温度に依存した半
導体素子のテストおよび修復ロジックを有する回路装置
であって、半導体素子の半導体チップに少なくとも１つ
の温度センサが設けられている形式のものに関する。
【０００２】
【従来の技術】例えば半導体メモリのような半導体素子
は、顧客に出荷する前に、それらが所定の温度において
申し分なく動作するかについて検査される。従来このた
めに半導体メモリは、半導体メモリに作用する温度を外
部で調整設定することができるテスタに持っていかれ
る。この温度、例えば８７℃になると、テスタにおい
て、半導体メモリはその機能性について検査され、この
ために半導体素子に所定のテスト信号が供給される。
【０００３】テスタにおける温度が制御可能でなけれ
ば、テスタの結果は時として満足できるものではない。
というのは、半導体メモリの所定の特性は温度に著しく
依存しているからである。即ち、テスト温度、即ち上述
した８７℃において、半導体メモリの生じ得るすべての
エラーを信頼性を以て検出できるとは限らないという可
能性がある。
【０００４】IEEE YTANSACTIONS ON VERY LARGE ASCALE
INTEGRATON（VLSI）SYSTEMS, 第５巻、Ｎｏ．３、１９
９７年９月、第２７０〜２７６頁から、ＭＯＳ回路から
成りかつ温度検出のために集積回路に組み込むことがで
きるＣＭＯＳセンサが公知である。しかしこの文献に
は、メモリのテストについて詳しく記載されていない。
【０００５】更に、ドイツ連邦共和国特許出願公開第１
９８２８１９２号公報（ＧＲ９８Ｐ１９４３ＤＥ）か
ら、テストすべき半導体メモリのチップ温度を制御する
ための回路装置が公知であり、ここでは、半導体メモリ
のチップ内に少なくとも１つの温度センサが設けられて
いる。チップにおいて半導体メモリおよび温度センサは
温度制御ユニットに接続されている。これにより、半導
体メモリのチップ温度を種々異なった値に調整設定する
ことができるので、半導体メモリの所定の特性が大きく
温度に依存している場合にも、テスト範囲を申し分なく
カバーすることができる。
【０００６】しかしこの公知の回路装置によって、まさ
にテストが行われている半導体メモリを即刻修復するこ
とができない。ここではむしろ半導体メモリの修復は、
テストが終了した後に漸く行うことができる。このこと
は例えば、テストの際に突き止められた、半導体メモリ
の欠陥個所に相応に射出される通例のレーザヒューズの
使用によって行うことができる。
【０００７】別の方法として挙げられるのは、半導体メ
モリを半導体メモリの始動の都度、そのチップに設けら
れているテストおよび修復ロジックによってテストしか
つ修復することである。即ち、修復はここでは半導体メ
モリのチップにおいて直接実施される。しかしこの形式
の手法では、不満足な結果しか出すことができない。と
いうのは、この場合半導体メモリはその都度必要な作動
温度においてテストされないからである。
【０００８】
【発明が解決しようとする課題】従って本発明の課題
は、温度に依存する素子のテストおよび修復ロジックを
備えた回路装置を、半導体素子のチップを種々異なった
温度におけるテスト後に直ちに修復することができるよ
うに改良することである。
【０００９】
【課題を解決するための手段】この課題は、冒頭に述べ
た形式の回路装置において、本発明によれば、半導体チ
ップにおいて、温度センサを備えた半導体素子と自己テ
ストおよび修復ロジックとが相互に接続されている即ち
本発明の回路装置は、半導体チップにおいて半導体素子
および温度センサに対して付加的に更に、自己テストお
よび修復ロジックを含んでおり、その結果ドイツ連邦共
和国特許出願公開第１９８２８１９２号公報に記載の回
路装置の場合のように、テスト過程に対する作動温度を
調整設定することができるのみならず、始動の都度また
は別の適当な時点において、テスト過程に続いて直接難
なく修復を行うこともできる。修復、即ち半導体素子と
しての半導体メモリにおいて例えばエラーがあったメモ
リ個所の代替えは、相応のレーザヒューズの射出によっ
て永久的にスタチックにまたは別個のレジスタにおける
冗長メモリエレメントの付加接続によって一時的に行う
ことができる。
【００１０】即ち本発明によれば、半導体素子の半導体
チップに含まれている温度センサを用いた温度に依存し
たテストと、自己テストおよび修復ロジックを用いた修
復との有利な接続が可能になる。
【００１１】具体例において、本発明の回路装置は半導
体素子として半導体メモリを含んでいる。この半導体メ
モリの半導体チップには付加的に更に、温度センサ、例
えば温度に依存した発振器、および自己テストおよび修
復ロジック（ＢＩＳＴ）が含まれている。そこでこの回
路装置を用いて半導体メモリの「自己修復」が実施され
るべきであれば、まず温度センサを用いて当該半導体メ
モリの温度が検査される。その際検出された温度がテス
トに適していなければ、ＢＩＳＴによって温度変化作動
になるように切り換えられる。それから温度センサによ
って適当な温度になったことが通報されるや否や、自己
テストが始める。この自己テストの期間に、温度が改め
て、適当な温度からずれるようなことになれば、この自
己テストは中断され、かつ温度変化作動が短時間新たに
有効に切り換えられる。このようにして、半導体メモリ
を適当な温度において信頼性を以てテストすることがで
きる。
【００１２】それからすべての欠陥のあるメモリセルの
検出後、ＢＩＳＴにおいて、適当な修復コンフィギュレ
ーションが割り出されて、引き続いて例えば冗長メモリ
セルに対するレジスタの設定または電気的にセット可能
なヒューズブロックのプログラミングによって修復が行
われる。半導体メモリの修復が完了するや否や、この半
導体メモリはエラーなしと通報される。この種の修復が
可能でないとすれば、このことは同様に情報として指示
することができる。
【００１３】
【実施例】次に本発明を図示の実施例につき図面を用い
て詳細に説明する。
【００１４】各図において互いに対応する部分には同じ
参照番号を付すものとする。
【００１５】図１において、半導体チップ１には、半導
体素子の例として、半導体メモリ２と、その近傍に設け
られているないし直接隣接して設けられている温度セン
サ３と、自己テストおよび修復ロジック４とが集積され
ている。上述した公知のＣＭＯＳ回路から成ることがで
きる温度センサ３は半導体メモリ２の領域における半導
体チップの温度を測定しかつこの温度を、矢印５によっ
て示されているように、自己テストおよび修復ロジック
４に伝送する。温度センサ３によって検出された、半導
体チップ１の温度がテスト温度の領域内にあれば、自己
テストおよび修復ロジック４は、テストモードを開始す
る。このことは、矢印６によって示されている。温度セ
ンサ３によって検出された、半導体チップ１の温度がテ
スト温度の領域外にあれば、自己テストおよび修復ロジ
ック４によって半導体チップ１の温度は上げられるかま
たは下げられる（矢印７参照）。
【００１６】従って自己テストおよび修復ロジック４を
用いて、難なく、テスト温度に対する種々の領域を調整
設定することができ、半導体メモリ２を種々異なったテ
スト温度においてその信頼性について検査することがで
きる。即ちこのようにして大きなテスト範囲をカバーす
ることができるので、著しく温度に依存している、半導
体メモリの特性も信頼性を以て検査することができる。
【００１７】そこで、自己テストおよび修復ロジック４
によって行われる、半導体メモリ２のテストにおいて、
例えば１つまたは複数の欠陥のあるメモリセルの発見の
中に存在している可能性があるエラーが検出されると、
自己テストおよび修復ロジック４は修復コンフィギュレ
ーションを割り出しかつ引き続いて修復を行う。これ
は、普通は、例えば、半導体メモリ２における冗長メモ
リセルフィールドのヒューズを飛ばすことによって行わ
れる。この修復は矢印８によって示されている。
【００１８】修復の終了後、今やエラーのない半導体メ
モリ２が許可されるか（矢印１４）または修復不能とし
て（矢印１５）外部に通報される。
【００１９】半導体メモリ２における上述したテストお
よび修復過程は、半導体チップ１に供給されるＢＩＳＴ
スタート信号（矢印１３参照）を介していつでもトリガ
することができるので、半導体メモリ２の始動の際にい
つでもまたは別の適当な時点においてもこのテストおよ
び修復過程を実施することが難なく可能である。既述し
たように、スタチックな修復ではなくて、場合によって
は、レジスタの形の別個の電気的なメモリセルを用いた
一時的な修復を行うこともできる。
【００２０】図２には、温度センサ３が半導体メモリ２
の近傍に設けられている、本発明の回路装置の別の実施
例が示されている。ここでは、図１の実施例でも勿論存
在している、半導体メモリ２のインタフェース１６が別
個に図示されている。温度センサは例えば、２５℃まで
の温度領域、２５℃ないし７５℃の温度領域、７５℃な
いし１２５℃以上の温度領域を有することができる。そ
の際これら４つの温度領域は例えば、「００」、「０
１」、「１０」ないし「１１」によってデジタルに表示
することができる。自己テストロジック１０および修復
ロジック１１から成る自己テストおよび修復ロジック４
に、相応のデジタル値が２ビットバスを介して供給され
る（矢印５参照）。通報された温度が自己テストロジッ
ク１０によって前以て決められている領域内にある場合
には、テストモードの開始は１つのバスを介して行われ
る（矢印６参照）。そうでなければ、チップ温度は相応
に変化される（矢印７参照）。
【００２１】テストの期間に半導体メモリ２において求
められたデータはバスを介して（矢印９参照）自己テス
トロジック１０に供給されかつそこで比較器１２におい
て検査される。エラーが検出されると、半導体メモリ２
において相応の冗長メモリセルが設定される（矢印８参
照）。その際、冗長メモリセルを相応のレジスタの設定
によって挿入することが可能である。別の方法として挙
げられるのは、自己テストおよび修復ロジック４が冗長
メモリセルを不揮発性のメモリエレメント（例えばＥＰ
ＲＯＭ、フラッシュメモリ、電気ヒューズ）のプログラ
ミングによって設定することである。
【００２２】本発明の回路装置は有利には、例えばＤＲ
ＡＭ等のような半導体メモリに使用可能である。しかし
これは、温度に依存してるテストを受けなければならず
かつ冗長的な素子が属しているその他の半導体素子にも
使用することができる。
【図面の簡単な説明】
【図１】本発明の回路装置の第１実施例のブロック回路
図である。
【図２】本発明の回路装置の第２実施例の比較的詳細な
ブロック回路図である。
【符号の説明】
１ 半導体チップ ２ 半導体素子（半導体メモリ） ３ 温度センサ ４ 自己テストおよび修復ロジック ５ 温度測定を表す矢印 ６ テストモードを表す矢印 ７ 温度変化を指示する矢印 ８ 修復コンフィギュレーションに対する矢印 ９ 半導体メモリから自己テストおよび修復ロジックへ
のデータバスを表す矢印 １０ 自己テストロジック １１ 修復ロジック １２ 比較器 １３ ＢＩＳＴスタートに対する矢印 １４完成した半導体メモリの通報を表す矢印 １５ 修復不能な半導体メモリの通報を表す矢印 １６ インタフェース

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 温度に依存した半導体素子のテストおよ
    び修復ロジックを有する回路装置であって、半導体素子
    （２）の半導体チップ（１）に少なくとも１つの温度セ
    ンサ（３）が設けられている形式のものにおいて、半導
    体チップ（１）において温度センサ（３）を備えた半導
    体素子（２）と自己テストおよび修復ロジック（４）と
    が相互に接続されていることを特徴とする温度に依存し
    た半導体素子のテストおよび修復ロジックを有する回路
    装置。
  2. 【請求項２】 前記自己テストおよび修復ロジック
    （４）は温度制御ユニットを含んでいる請求項１記載の
    回路装置。
  3. 【請求項３】 前記温度制御ユニットは、前記温度セン
    サ（３）が半導体チップ（１）の温度に対してテスト温
    度領域外にある温度値を検出するとき、温度変化作動に
    切り替わる請求項１または２記載の回路装置。
  4. 【請求項４】 前記自己テストおよび修復ロジック
    （４）は自己テストロジック（１０）としてマイクロプ
    ロセッサと修復ロジック（１１）とを有している請求項
    １から３までのいずれか１項記載の回路装置。
  5. 【請求項５】 前記自己テストロジック（１０）には比
    較器（１２）が含まれている請求項４記載の回路装置。
  6. 【請求項６】 前記自己テストおよび修復ロジック
    （４）は半導体メモリ（２）における冗長メモリセルを
    設定する（矢印８）請求項１から５までのいずれか１項
    記載の回路装置。
  7. 【請求項７】 前記自己テストおよび修復ロジック
    （４）はレジスタの設定によって冗長メモリセルを組み
    入れる請求項１から６までのいずれか１項記載の回路装
    置。
  8. 【請求項８】 前記自己テストおよび修復ロジック
    （４）は不揮発性のメモリのプログラミングによって冗
    長メモリセルを設定する請求項１から６までのいずれか
    １項記載の回路装置。
JP11322754A 1998-11-13 1999-11-12 温度に依存した半導体素子のテストおよび修復ロジックを有する回路装置 Pending JP2000156093A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE19852430.7 1998-11-13
DE19852430A DE19852430C2 (de) 1998-11-13 1998-11-13 Schaltungsanordnung mit temperaturabhängiger Halbleiterbauelement-Test- und Reparaturlogik

Publications (1)

Publication Number Publication Date
JP2000156093A true JP2000156093A (ja) 2000-06-06

Family

ID=7887726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11322754A Pending JP2000156093A (ja) 1998-11-13 1999-11-12 温度に依存した半導体素子のテストおよび修復ロジックを有する回路装置

Country Status (6)

Country Link
US (1) US6297995B1 (ja)
EP (1) EP1008858B1 (ja)
JP (1) JP2000156093A (ja)
KR (1) KR100341685B1 (ja)
DE (2) DE19852430C2 (ja)
TW (1) TW446952B (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002109899A (ja) * 2000-07-26 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置およびそれを備える半導体集積回路装置
WO2005124786A1 (ja) * 2004-06-22 2005-12-29 Fujitsu Limited 半導体メモリ
JP2006338854A (ja) * 2005-05-30 2006-12-14 Hynix Semiconductor Inc テスト制御回路を有する半導体メモリ装置

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6488405B1 (en) * 2000-03-08 2002-12-03 Advanced Micro Devices, Inc. Flip chip defect analysis using liquid crystal
US6865694B2 (en) * 2002-04-30 2005-03-08 Texas Instruments Incorporated CPU-based system and method for testing embedded memory
DE10354443B4 (de) * 2003-11-21 2008-07-31 Infineon Technologies Ag Halbleiterbauelementanordnung mit einer Defekterkennungsschaltung
US7496817B2 (en) * 2004-02-20 2009-02-24 Realtek Semiconductor Corp. Method for determining integrity of memory
US20050210205A1 (en) * 2004-03-17 2005-09-22 Chang-Lien Wu Method for employing memory with defective sections
NO20042771D0 (no) * 2004-06-30 2004-06-30 Thin Film Electronics Asa Optimering av driftstemperatur i et ferroelektrisk eller elektret minne
EP1640886A1 (en) * 2004-09-23 2006-03-29 Interuniversitair Microelektronica Centrum Method and apparatus for designing and manufacturing electronic circuits subject to leakage problems caused by temperature variations and/or ageing
US7765825B2 (en) * 2005-12-16 2010-08-03 Intel Corporation Apparatus and method for thermal management of a memory device
US8234540B2 (en) * 2008-07-01 2012-07-31 International Business Machines Corporation Error correcting code protected quasi-static bit communication on a high-speed bus
US20100005335A1 (en) * 2008-07-01 2010-01-07 International Business Machines Corporation Microprocessor interface with dynamic segment sparing and repair
US8139430B2 (en) * 2008-07-01 2012-03-20 International Business Machines Corporation Power-on initialization and test for a cascade interconnect memory system
US8082474B2 (en) * 2008-07-01 2011-12-20 International Business Machines Corporation Bit shadowing in a memory system
US8201069B2 (en) * 2008-07-01 2012-06-12 International Business Machines Corporation Cyclical redundancy code for use in a high-speed serial link
US7895374B2 (en) * 2008-07-01 2011-02-22 International Business Machines Corporation Dynamic segment sparing and repair in a memory system
US8082475B2 (en) * 2008-07-01 2011-12-20 International Business Machines Corporation Enhanced microprocessor interconnect with bit shadowing
US8245105B2 (en) * 2008-07-01 2012-08-14 International Business Machines Corporation Cascade interconnect memory system with enhanced reliability
US7979759B2 (en) * 2009-01-08 2011-07-12 International Business Machines Corporation Test and bring-up of an enhanced cascade interconnect memory system
US20100180154A1 (en) * 2009-01-13 2010-07-15 International Business Machines Corporation Built In Self-Test of Memory Stressor
KR102123991B1 (ko) 2013-03-11 2020-06-17 삼성전자주식회사 반도체 패키지 및 이를 구비하는 전자 시스템
KR102401882B1 (ko) * 2017-12-04 2022-05-26 에스케이하이닉스 주식회사 메모리의 신뢰성을 향상시킬 수 있는 메모리 시스템 및 그 메모리 관리 방법

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2073916A1 (en) * 1991-07-19 1993-01-20 Tatsuya Hashinaga Burn-in apparatus and method
US5583875A (en) * 1994-11-28 1996-12-10 Siemens Rolm Communications Inc. Automatic parametric self-testing and grading of a hardware system
KR100333720B1 (ko) * 1998-06-30 2002-06-20 박종섭 강유전체메모리소자의리던던시회로

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002109899A (ja) * 2000-07-26 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置およびそれを備える半導体集積回路装置
WO2005124786A1 (ja) * 2004-06-22 2005-12-29 Fujitsu Limited 半導体メモリ
US7580303B2 (en) 2004-06-22 2009-08-25 Fujitsu Microelectronics Limited Semiconductor memory having a precharge voltage generation circuit for reducing power consumption
JP2006338854A (ja) * 2005-05-30 2006-12-14 Hynix Semiconductor Inc テスト制御回路を有する半導体メモリ装置

Also Published As

Publication number Publication date
TW446952B (en) 2001-07-21
KR20000035292A (ko) 2000-06-26
EP1008858A2 (de) 2000-06-14
US6297995B1 (en) 2001-10-02
KR100341685B1 (ko) 2002-06-22
DE19852430C2 (de) 2000-09-14
EP1008858A3 (de) 2000-07-12
DE19852430A1 (de) 2000-05-25
EP1008858B1 (de) 2004-07-14
DE59909951D1 (de) 2004-08-19

Similar Documents

Publication Publication Date Title
JP2000156093A (ja) 温度に依存した半導体素子のテストおよび修復ロジックを有する回路装置
US7577885B2 (en) Semiconductor integrated circuit, design support software system and automatic test pattern generation system
US6343366B1 (en) BIST circuit for LSI memory
US6067262A (en) Redundancy analysis for embedded memories with built-in self test and built-in self repair
JP4754686B2 (ja) 電子モジュールを較正する手段を備える集積回路および集積回路の電子モジュールを較正する方法
US6230292B1 (en) Devices and method for testing cell margin of memory devices
JP5170395B2 (ja) ウエハ及びその温度試験方法
JPH1092291A (ja) プログラマブル・ヒューズ回路
JP3804733B2 (ja) ストレス用電圧を用いてメモリをテストする機能を有する集積回路
KR100272712B1 (ko) 간단한 검사용 배선을 갖고 짧은 시간에 검사될 수 있는 반도체 웨이퍼상의 반도체 장치
US20200168287A1 (en) Integrated circuit test apparatus
KR20010070275A (ko) 자기진단 테스트 기능을 갖는 반도체 집적회로장치 및 그테스트 방법
KR20020068768A (ko) 내장 메모리를 위한 빌트 인 셀프 리페어 회로를 구비하는반도체 장치
US20040233745A1 (en) Dynamic memory and method for testing a dynamic memory
US20080077827A1 (en) Test method for semiconductor device
JP3143973B2 (ja) 半導体ウェハ
US6976198B1 (en) Self-repairing integrated circuit and method of operating the same
KR100404020B1 (ko) 반도체 모듈을 번-인 테스트하기 위한 회로 장치
US6479310B1 (en) Method for testing a semiconductor integrated circuit device
JPH0823016A (ja) 半導体メモリのテスト方法
JP2000156098A (ja) メモリセルフテスト装置及びこのメモリセルフテスト装置を内蔵した半導体集積回路
US20030080335A1 (en) Semiconductor device, and verification method for semiconductor testing apparatus and method using the semiconductor device
US6344757B1 (en) Circuit configuration for programming an electrically programmable element
US9490033B2 (en) Auto-blow memory repair
JP3049049B1 (ja) 半導体集積回路及びその試験方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051202

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071228

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20080108

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080229

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080723