KR20010070275A - 자기진단 테스트 기능을 갖는 반도체 집적회로장치 및 그테스트 방법 - Google Patents

자기진단 테스트 기능을 갖는 반도체 집적회로장치 및 그테스트 방법 Download PDF

Info

Publication number
KR20010070275A
KR20010070275A KR1020000074293A KR20000074293A KR20010070275A KR 20010070275 A KR20010070275 A KR 20010070275A KR 1020000074293 A KR1020000074293 A KR 1020000074293A KR 20000074293 A KR20000074293 A KR 20000074293A KR 20010070275 A KR20010070275 A KR 20010070275A
Authority
KR
South Korea
Prior art keywords
test
semiconductor integrated
integrated circuit
circuit
output signal
Prior art date
Application number
KR1020000074293A
Other languages
English (en)
Other versions
KR100723340B1 (ko
Inventor
가와베아츠시
미야자와히데오
호리사토시
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Publication of KR20010070275A publication Critical patent/KR20010070275A/ko
Application granted granted Critical
Publication of KR100723340B1 publication Critical patent/KR100723340B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318522—Test of Sequential circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Microcomputers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

I/O 셀(101)은 번 인 테스트 시 번 인 테스트 모드 신호(M)에 의해 출력상태로 되고, 출력신호선택회로(105)에서 포트출력신호설정 레지스터(106)의 출력이 선택된다. 주기적으로 포트출력신호 설정 레지스터(106)로 "하이레벨"과 "로우레벨"을 번갈아 설정하기 위한 명령이 테스트 롬(103)에 기록된다. 이 회로구성에 의해, 번 인 테스트 시에 I/O 셀(101)로부터 "하이레벨"과 "로우레벨"이 번갈아 출력되고 I/O 셀(101)에 적절한 스트레스가 인가될 수 있다.

Description

자기진단 테스트 기능을 갖는 반도체 집적회로장치 및 그 테스트 방법{SEMICONDUCTOR INTEGRATED CIRCUIT HAVING SELF-DIAGNOSIS TEST FUNCTION AND TEST METHOD THEREOF}
본 발명은 자기진단 테스트 기능을 갖는 반도체 집적회로 및 그 테스트 방법에 관한 것이며, 특히 번 인 테스트(burn-in test)를 위한 효과적인 테스트 회로장치 및 그 테스트 방법에 관한 것이다.
반도체 집적회로의 신뢰성 테스트의 일종인 번 인 테스트에 있어서, 내부 회로는 실제동작에 근접한 상태에서 동작되고 스트레스가 인가되지만, 종래의 번 인 테스트는 패키지된 완성품에 대해서 실시되었기 때문에 외부신호공급원에서 단자 핀까지 필요한 입력신호의 입력하여 내부회로를 작동시키는 방법이 사용되었다.
그러나, 최근 동시에 다량의 반도체 집적회로 테스트가 가능한 웨이퍼 번 인 테스트 기술이 도입되었고, 매우 많은 수의 단자 핀으로 구성된 반도체 집적회로 테스트의 필요성이 증가하고 있는 추세이다. 외부접속에 의한 테스트의 경우, 종래 패키지된 완성품의 번 인 테스트와 비교해 보면 입력할 수 있는 단자 핀 수에 제약이 따른다. 따라서, 내부에 의사난수발생회로를 설치하여 스캔신호를 포함한 입력신호로서 출력신호를 검사하는 스트레스 인가방법이 제안된다.
그러나, 상기의 방법에서 외부 신호공급원의 입력에 사용되는 단자 핀과 스캔 체인의 최종단에서의 출력신호가 출력되는 단자 핀을 제외한 I/O 셀에는 적절한 스트레스가 인가되어질 수 없다.
또한, 번 인 테스트 시에, 스캔기능이 구비된 회로에 출력판정회로를 설치하는 방법 및 적절한 스트레스가 인가되는지의 여부를 체크하는 방법이 있다. 그러나, 테스트 ROM에 저장된 명령에 따른 CPU의 동작 및 검색기능 없이 비동기회로와 메모리 셀 각각에 스트레스를 인가하는 방법에 있어서, 테스트 ROM 및 그 밖의 오동작에 의해 적절한 스트레스가 인가되지 않는 경우와 적절한 스트레스가 인가되는 경우와는 구별이 불가능하다.
본 발명은 실제적인 관점에서 필요로 하는 것이며, 단지 약간의 회로를 부가시켜 모든 I/O 셀에 적절한 스트레스가 인가되어질 수 있도록 하는 반도체 집적회로에 대한 테스트 회로 및 그 테스트 방법을 제공하는데 목적을 두고 있다.
또한, 본 발명은 더 나가서 검색기능 없이 비동기회로와 메모리 셀에 각각 적절한 스트레스가 인가되는지 여부를 체크할 수 있도록 하는 반도체 집적회로에 대한 테스트 회로장치 및 그 테스트 방법을 제공하는데 목적을 두고 있다.
도 1은 본 발명의 제 1 실시예에 따른 반도체 집적회로의 테스트 회로장치의 주요부분 회로 구성도.
도 2는 도 1의 실시예에 따른 회로 구성도.
도 3은 본 발명의 제 2 실시예에 따른 반도체 집적회로의 테스트 회로장치의 회로 구성도.
도 4는 본 발명의 제 3 실시예에 따른 반도체 집적회로의 테스트 회로장치의회로 구성도.
*도면의 주요부분에 대한 부호설명
101: I/O 셀 102: CPU
103: 테스트 롬 104: 반도체 집적회로
105: 출력신호 선택회로 106: 포트출력신호 설정 레지스터
105s: 전용 출력신호 선택회로 106s: 전용 포트출력신호 설정 레지스터
203: 테스트 롬 207: 테스트 롬 동작판정용 레지스터
208: 출력판정회로 209: AND 회로
본 발명에 따른 자기진단 테스트 회로기능을 갖는 반도체집적회로의 제 1의 관점에 의하면, CPU가 구비된 반도체집적회로를 기본으로 하고, 테스트 모드시 CPU를 실행시키기 위한 명령어들이 내장된 테스트 롬과 그 테스트 롬에 의해 테스트 시 I/O 셀에 "하이레벨"과 "로우레벨"을 출력시키는 "포트출력신호설정 레지스터"을 구비한 것을 특징으로 한다.
본 회로구성에 따르면, 번 인 테스트 시 내부회로를 검사하기 위해 스트레스를 인가시키는 경우, 외부신호공급원으로부터 입력을 위해 사용되는 단자 핀 및 스캔 체인의 최종단 출력신호가 출력되게하는 단자 핀을 제외하고 적절한 스트레스를 I/O 셀에 인가할 수 있게 된다.
본 발명의 제 2의 관점은 상기 제 1의 관점을 기본으로 하고 있으며, 상기 반도체 집적회로는 모든 I/O 셀에 "하이레벨" 과 "로우레벨"을 출력하는 "포트출력신호설정 레지스터"를 구비한 것을 특징으로 한다.
이러한 구성에 따라, 자기진단 테스트가 모든 I/O 셀에 대해 용이하게 실시될 수 있다.
본 발명의 제 3의 관점은 상기 제 1의 관점을 기본으로 하며, 상기 반도체 집적회로는 테스트 모드시 CPU 를 실행시키기 위한 명령어가 내장된 테스트 롬이 역시 "포트출력신호설정 레지스터"로 구비된 I/O 셀과 연결되고, 테스트 모드일 경우에만 "하이레벨"과 "로우레벨" 출력을 하는 "전용포트출력신호설정 레지스터"가 "포트출력신호설정 레지스터"를 구비하지 않은 I/O 셀과 연결되어 있음을 특징으로 한다.
이러한 구성에 따라, 모든 I/O 셀들은 "포트출력신호설정 레지스터"를 구비하고 있으므로 자기진단 테스트가 모든 I/O 셀에 대해 용이하게 실행된다.
본 발명의 제 4의 관점은 상기 제 1의 관점을 기본으로 하고, 상기 테스트는 번 인 테스트인 것을 특징으로 한다.
번 인 테스트는 고온에서 장시간의 열처리를 행하기 때문에, 모든 단자핀 및 I/O 셀들에 대한 검침 테스트의 실행이 매우 곤란하다. 그러나, 상기한 바의 구성에 따라, 번 인 테스트가 용이하게 실시될 수 있다.
본 발명의 제 5의 관점은 CPU를 구비한 반도체 집적회로를 기본으로 하고, 테스트 모드시 CPU를 동작시키기 위한 명령어 전송에 의해 모든 I/O 셀에 적절한 스트레스를 인가하고, 모든 I/O 셀의 "하이레벨"와 "로우레벨"을 포함한 입출력 테스트 신호를 처리하는 공정을 포함하는 것을 특징으로 한다.
비록 종래의 방법으로는 모든 I/O 셀의 테스트는 불가능하지만, 이와 같은 구성에 따르면, 자기진단 테스트를 모든 I/O 셀에 대해 보다 용이하게 실시할 수 있다.
본 발명의 제 6의 관점은 상기 제 5의 관점을 기본으로 하고, CPU을 구비하는 반도체 집적회로에서 테스트 모드 시에 테스트 롬을 경유하여 CPU를 동작시키기 위한 명령어 전송에 의해 적절한 스트레스를 I/O 셀에 인가하고, 포트출력신호설정 레지스터와 I/O 셀에서 발생되는 "하이레벨"과 "로우레벨"의 입출력 테스트 공정을 포함하는 것을 특징으로 한다.
이러한 구성에 따라, 테스트가 매우 용이하게 실시될 수 있다.
본 발명의 제 7의 관점은 상기 제 1의 관점을 기본으로 하고, 테스트 모드 시에 명령어가 내장된 테스트 롬과 그 테스트 롬 동작의 최후까지 테스트 롬 동작 판정용 레지스터에 플래그를 설정하기 위한 명령어를 전송하고, 플래그를 외부단자에 출력하게 하는 것으로서 테스트 모드시 테스트 롬의 최후까지의 동작 여부를 판별하는 회로를 구성하는 것을 특징으로 한다.
이러한 구성에 따라, 번 인 테스트 경우, 장시간의 테스트가 끝난 후 실제적으로 적절한 스트레스가 인가되는지의 여부를 판별할 수 있기 때문에 결과를 확실히 할 수 있고, 또한 비록 CPU가 동작해서 명령어가 내장된 테스트 롬에 따라 검사기능 없이 비동기 회로와 메모리 셀에 각각 적절한 스트레스가 인가된다 할지라도 스트레스가 바르게 인가되는지의 여부를 판별할 수 있다.
본 발명의 제 8의 관점은 상기 제 7의 관점을 기본으로 하고, 비록 테스트 시 어떤 원인에 의해 테스트 롬 동작 판정용 레지스터의 플래그가 고정되었다 할지라도, 그 레지스터는 다수의 비트로 구성되었기 때문에 최후까지 테스트 롬이 정확히 작동되는지 여부를 결정할 수 있도록 구성된 것을 특징으로 한다.
이러한 구성에 따라, 번 인 테스트와 같은 테스트를 실시할 경우, 테스트 롬이 정확히 작동되는지 여부를 결정할 수 있다.
이하 본 발명의 실시예를 도면을 참고하여 설명한다.
제 1 실시예
도 1을 참조하면, 본 발명의 반도체 집적회로를 테스트하는 제 1의 실시예로서 중요 회로도를 나타낸다. 이 반도체 집적회로(칩)(100)은 I/O 셀(101)의 자기진단 테스트 기능을 구비한다. 또한 이 반도체 집적회로(100)는 CPU(102), CPU를 동작시키기 위한 명령어가 내장되어있는 테스트 롬(103)과, 테스트 시 테스트 롬(103)에 의해 I/O 셀(101)로 "하이레벨"과 "로우레벨"을 출력하는 포트출력신호설정 레지스터(106)를 포함한다. 도 1에서, 참조번호 101은 입출력의 스위칭이 가능한 I/O 셀을 지칭하고, 참조번호 104는 칩 내부의 반도체 집적회로, 참조번호 105는 출력신호 선택회로를 각각 지칭한다.
다시 말하면, 이 반도체 집적회로는 동작 모드의 설정에 의해 입출력 스위칭이 가능한 I/0 셀(101)과 번 인 테스트 시 CPU(103) 작동을 위한 명령어가 내장된 테스트 롬(103)이 구비되어 있다.
이 I/O 셀(101)은 통상 동작 모드에서, 내부의 반도체 집적회로(104)로 입력되는 신호를 외부단자로부터 입력되게 하고 내부의 반도체 집적회로(104)에서 출력되는 신호를 외부단자로 출력되게 하는 역할을 한다. 그러나 테스트 모드(번 인 테스트)일 경우, 번 인 테스트 모드 신호(M)에 의해 I/O 셀(101)은 출력상태가 되고, 이와 동시에 출력신호 선택회로(105)는 출력상태로 된 포트출력신호설정 레지스터(106)와 I/O 셀(101)을 연결(스위칭)시킨다. 테스트 롬(103)에는 주기적으로 포트출력신호설정 레지스터(106)에 "하이레벨"과 "로우레벨"을 번갈아 설정하게 하는 명령어가 내장되어있다.
본 회로 구성에 의하면, 번 인 테스트시 I/O 셀(101)로부터 "하이레벨"과 "로우레벨"이 번갈아 출력되어 적절한 스트레스가 I/O 셀(101)에 인가된다. 도 1에 나타낸 회로 구성은 하나의 I/O 셀을 설명한 것이다. 그러나 도 2는 하나의 칩에 다수의 I/O 셀들로 구성된 회로를 나타낸다. 더욱이, 포트출력신호설정 레지스터(106)는 모든 I/O 셀들과 공통으로 연결되어있기 때문에 칩에 단지 하나의 포트출력신호설정 레지스터만 두어도 충분하다.
다음은, 반도체 집적회로를 테스트하는 과정을 설명한다. 소정의 반도체 집적회로가 형성된 다수의 반도체 웨이퍼를 미리 설정된 간격에 따라 140℃로 설정된 오븐에 장치한다. 이 상태에서, 자기진단 테스트 모드로 전환시키기 위해 테스트 명령신호인 M을 테스트 롬(103)에 전송시킨다. 8시간동안 이 상태를 벗어날 때까지모든 I/O 셀을 포함한 전체의 장치에 적절한 스트레스가 자동으로 인가되고, 번 인 테스트에 의해 불량품이 선별된다. 번 인 테스트가 끝난 후에 결함이 없는 완성품은 출하된다.
통상 동작시, 이 실시예에서 포트출력신호설정 레지스터(106)는 사용되지 않는다.
상기한 바와 같이, 이 실시예에 따르면 웨이퍼 레벨에서의 번 인 테스트 시 단지 출력신호 선택회로(105) 및 포트출력신호설정 레지스터(106)를 추가하는 것에 의해 모든 I/O 셀에 적절한 스트레스가 인가될 수 있다.
또한, 회로 동작에 사용되는 출력신호 선택회로(105)와 포트출력신호설정 레지스터(106) 각각을 테스트 시에도 사용할 수 있다.
더우기, 테스트 롬(103) 역시 통상 회로 동작에 사용된다.
제 2 실시예
다음은 본 발명의 제 2 실시예를 설명한다. 도 3에 나타낸 바와 같은 제2 실시예에서, 제 1의 실시예에서와 같이 통상 모드와 테스트 모드 시 사용되는 출력신호 선택회로(105) 및 포트출력신호설정 레지스터(106)에 부가하여 전용 출력신호 선택회로(105S) 및 전용 포트출력신호설정 레지스터(106S)를 구비하는 것이 효과적이다.
여기서, 동일한 구성으로 된 동일한 참조번호의 설명은 생략한다.
상기 설명한 바와 같이, 일부 I/O 셀에서 전용 출력신호 선택회로(105S)및 전용 포트출력신호설정 레지스터(106S)을 사용함에 있어서 회로 구성의 자유도가증가하고 테스트의 안정성과 신뢰성이 보다 향상된다.
제 3 실시예
도 4는 본 발명의 제 3 실시예에 따른 반도체 집적회로의 테스트 회로를 나타내는 회로도이다. 이 반도체 집적회로는 테스트 모드시 CPU를 동작시키기 위한 명령어가 내장된 테스트 롬(203)를 포함한다. 테스트 롬 동작 판정용 레지스터(207)에서 플래그 셋팅을 위한 명령어는 CPU 동작을 위한 명령어의 마지막 부분에 표시된다. 따라서 외부단자로 플래그가 출력될 때까지 테스트 롬(203)이 바르게 작동하는지의 여부를 판단할 수 있게 된다.
도 4에서, 참조번호 203은 번 인 테스트 모드시 동작되는 테스트 롬이고, 참조번호 207은 테스트 롬의 동작을 판단하기 위한 레지스터이고, 참조번호 208은 스트레스의 인가 여부를 판정하는 출력판정회로이다. 그리고 참조번호 209는 AND 회로이다. 그 밖의 다른 구성요소는 앞에서 설명한 것과 같다.
이 실시예에서, 번 인 테스트 중에 CPU(102)는 테스트 롬(203)에 내장된 명령어에 따라 작동되어 스트레스가 스캔기능이 없는 비동기 회로와 자기진단회로가 없는 메모리로 인가된다. 테스트 롬(203)이 마지막까지 바르게 동작되는지 검사하기 위해 테스트 롬 동작판정용 레지스터(207)를 구비한다. 그리고 테스트 롬(203)에 입력된 명령의 최후에, 테스트 롬 동작판정용 레지스터(207)에 "하이레벨"의 플래그 입력을 위한 명령이 입력된다. 이 플래그는 단지 외부리셋신호 R 이 "로우레벨"로 떨어지는것에 의해 리셋된다. 레지스터에 표시되는 플래그 신호와 출력판정회로(208)에서 출력되는 출력신호는 함께 AND 회로(209)로 입력된다. 여기서, 출력판정회로(208)는 스캔기능을 가진 쌍안정 회로로서 내부의 반도체 집적회로(104)에 적절한 스트레스가 인가되었는지를 판정하는 회로이다. AND 회로(209)로부터의 출력신호는 외부단자에 출력되고, 스트레스의 인가가 적절한 지의 여부를 판단하게 된다.
상기한 바와 같이, 이 실시예에 따르면 단지 테스트 롬(203)과 테스트 롬 동작판정용 레지스터(207)의 추가로 테스트 롬(203)의 동작이 판단될 수 있다. 아울러 동시에 번 인 테스트 시 스캔기능을 갖는 동기회로 뿐만 아니라 스캔기능이 없는 비동기 회로, 자기진단회로를 갖추지 않은 메모리 셀에 인가되는 스트레스가 적절한 것 인지의 여부를 판단할 수 있다.
또한, 테스트 롬 동작판정용 레지스터(207)는 다수의 비트로 구성되었기 때문에 번 인 테스트 시 어떤 원인에 의해 레지스터의 플래그가 "하이레벨"로 고정된다 하더라도 테스트 롬이 끝까지 바르게 동작되는지 여부를 AND 회로(209)의 모든 플래그의 입력 값에 의해 판단하게 된다.
위에서 설명한바와 같이, 본 발명은 매우 단순한 구성으로써 보다 안정적인 번 인 테스트를 실시 할 수 있게 한다.
위에 설명한 실시예에서, 번 인 테스트가 설명되었지만, 본 발명은 번 인 테스트에 한정되지 않고 통상의 테스트 시에도 적용 가능하다.
상기에 기술된 바와 같이, 본 발명은 반도체 집적회로에서 번 인 테스트를 설명한 것이다. 그러나 본 발명은 그 것에 한정되어 있지 않고 웨이퍼 레벨에서의번 인 테스트에 적용될 수 있다. 그리고 다수의 핀을 구비한 반도체 집적회로에 대한 테스트에 있어서도 일괄처리(Batch processing)를 매우 용이하게 실시할 수 있고, 또한 약간의 회로를 추가함으로써 번 인 테스트 시에 모든 I/O 셀에 적절한 스트레스를 인가할 수 있다.
결과적으로, 본 발명은 보다 용이하게 스캔 기능이 없는 비동기 회로와 메모리 셀에 스트레스가 적절하게 인가되는지를 판단할 수 있다.

Claims (9)

  1. 자기진단 테스트 기능을 갖는 반도체 집적회로로서:
    I/O 셀과;
    테스트 시에 상기 I/O 셀에 "하이레벨"과 "로우레벨"을 출력시키기 위해 상기 I/O 셀에 연결된 포트출력신호설정 레지스터와;
    상기 포트출력신호설정 레지스터와 연결된 CPU와;
    테스트 모드시 CPU를 동작시키기 위한 명령어가 기록되어 있는 테스트 롬을 포함하는 자기진단 테스트 기능을 갖는 반도체 집적회로.
  2. 제 1 항에 있어서, 상기 반도체 집적회로는 다수의 I/O 셀을 포함하고, 상기 포트출력신호설정 레지스터는 다수의 I/O 셀에 "하이레벨"과 "로우레벨"을 출력하는 것을 특징으로 하는 자기진단 테스트 기능을 갖는 반도체 집적회로.
  3. 제 1 항에 있어서,
    포트출력신호설정 레지스터가 구비되지 않은 I/O 셀과,
    상기 포트출력신호설정 레지스터가 구비되지 않은 I/O 셀에 "하이레벨"과 "로우레벨"을 출력하는 테스트 전용 포트출력신호설정 레지스터를 더 포함하는 것을 특징으로 하는 자기진단 테스트 기능을 갖는 반도체 집적회로.
  4. 제 3 항에 있어서, 상기 테스트 롬에는 통상 동작 모드에서 CPU를 동작시키기 위한 명령어가 기록되어 있는 것을 특징으로 하는 자기진단 테스트 기능을 갖는 반도체 집적회로.
  5. 제 1 항에 있어서, 상기 테스트는 번 인 테스트임을 특징으로 하는 자기진단 테스트 기능을 갖는 반도체 집적회로.
  6. CPU를 구비한 반도체 집적회로의 테스트 방법으로서,
    테스트 모드에서 상기 CPU를 작동시키기 위한 명령어를 전송하는 단계와;
    모든 I/O 셀로/로부터 "하이레벨"과 "로우레벨"을 포함한 테스트 신호를 입력/출력하는 단계를 포함하고,
    상기 방법에 의해 적절한 스트레스가 상기 모든 I/O 셀에 인가되는 것을 특징으로 하는 반도체 집적회로의 테스트 방법.
  7. 제 6 항에 있어서, 테스트 모드에서 상기 CPU 작동을 위한 명령어는 테스트 롬을 경유하여 전송되고, 상기 I/O 셀과 포트출력신호설정 레지스터 사이에서 테스트 신호가 입출력되는 것을 특징으로 하는 반도체 집적회로의 테스트 방법.
  8. 자기진단 테스트 기능을 갖는 반도체 집적회로의 테스트 회로가:
    테스트 모드에서 CPU 작동을 위한 명령과, CPU 작동을 위한 상기 명령의 최종 부분에 플래그를 설정하기 위한 명령이 기록된 테스트 롬과;
    테스트 시에 외부단자로 상기 플래그를 출력시킴에 의해 상기 테스트 롬이 마지막까지 바르게 동작되는지를 판단하기 위한 판정회로를 포함하는 테스트 회로.
  9. 제 8 항에 있어서, 상기 판정회로는 다수의 비트로 구성된 테스트 롬 동작 판정용 레지스터를 포함하고, 테스트 시 어떤 원인에 의해 상기 테스트 롬 동작 판정용 레지스터의 플래그가 고정되었다 할지라도 마지막까지 테스트 롬이 정확히 동작되는지 여부를 판단하는 것을 특징으로 하는 테스트 회로.
KR1020000074293A 1999-12-07 2000-12-07 자기진단 테스트 기능을 갖는 반도체 집적회로장치 및 그테스트 방법 KR100723340B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP99-347746 1999-12-07
JP34774699A JP3509001B2 (ja) 1999-12-07 1999-12-07 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法

Publications (2)

Publication Number Publication Date
KR20010070275A true KR20010070275A (ko) 2001-07-25
KR100723340B1 KR100723340B1 (ko) 2007-05-30

Family

ID=18392310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000074293A KR100723340B1 (ko) 1999-12-07 2000-12-07 자기진단 테스트 기능을 갖는 반도체 집적회로장치 및 그테스트 방법

Country Status (5)

Country Link
US (1) US6832348B2 (ko)
EP (1) EP1113280B1 (ko)
JP (1) JP3509001B2 (ko)
KR (1) KR100723340B1 (ko)
DE (1) DE60021691T2 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004021833A (ja) * 2002-06-19 2004-01-22 Renesas Technology Corp 自己テスト機能内蔵半導体集積回路およびそれを備えたシステム
US7730368B2 (en) 2003-10-31 2010-06-01 Sandisk Il Ltd. Method, system and computer-readable code for testing of flash memory
US7424659B2 (en) * 2003-10-31 2008-09-09 Sandisk Il Ltd. System-in-package and method of testing thereof
KR100674988B1 (ko) 2005-08-11 2007-01-29 삼성전자주식회사 패키지 번인 테스트가 가능한 반도체 집적 회로 및 번인테스트 방법
JP2009053130A (ja) * 2007-08-29 2009-03-12 Nec Electronics Corp 半導体装置
JP4885163B2 (ja) * 2008-02-29 2012-02-29 ルネサスエレクトロニクス株式会社 半導体装置およびバーンインテスト装置
US9500700B1 (en) * 2013-11-15 2016-11-22 Xilinx, Inc. Circuits for and methods of testing the operation of an input/output port
KR20220155684A (ko) 2021-05-17 2022-11-24 삼성전자주식회사 Crum 칩 및 스마트 카드
CN114488902B (zh) * 2022-02-10 2022-10-25 深圳市海曼科技股份有限公司 一种单片机io口的复用方法、电路及产品

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4493078A (en) * 1982-09-29 1985-01-08 Siemens Corporation Method and apparatus for testing a digital computer
JPS63295980A (ja) * 1987-05-27 1988-12-02 Nec Corp 入出力回路
JPH01121945A (ja) * 1987-11-05 1989-05-15 Nec Corp シングルチップマイクロコンピュータ
JP2673298B2 (ja) 1987-12-17 1997-11-05 三菱電機株式会社 セルフテスト機能付半導体集積回路
US5228139A (en) 1988-04-19 1993-07-13 Hitachi Ltd. Semiconductor integrated circuit device with test mode for testing CPU using external signal
JPH02181677A (ja) 1989-01-06 1990-07-16 Sharp Corp Ｌｓｉのテストモード切替方式
JPH05180903A (ja) 1991-12-28 1993-07-23 Ricoh Co Ltd 半導体集積回路装置のテスト方法及びテスト回路
JPH0764817A (ja) * 1993-08-30 1995-03-10 Mitsubishi Electric Corp 故障検出システム
JP2596355B2 (ja) * 1993-11-18 1997-04-02 日本電気株式会社 マイクロコンピュータ
US5638382A (en) * 1994-06-29 1997-06-10 Intel Corporation Built-in self test function for a processor including intermediate test results
JPH08137824A (ja) * 1994-11-15 1996-05-31 Mitsubishi Semiconductor Software Kk セルフテスト機能内蔵シングルチップマイコン
JPH08305597A (ja) * 1995-05-10 1996-11-22 Nec Corp 電子機器
JP2861973B2 (ja) * 1996-10-11 1999-02-24 日本電気株式会社 半導体集積論理回路のテスト回路
US5961653A (en) * 1997-02-19 1999-10-05 International Business Machines Corporation Processor based BIST for an embedded memory
JPH11203162A (ja) * 1998-01-19 1999-07-30 Mitsubishi Electric Corp 半導体集積回路装置
US6324666B1 (en) * 1998-04-20 2001-11-27 Mitsubishi Denki Kabushiki Kaisha Memory test device and method capable of achieving fast memory test without increasing chip pin number
JP2000057120A (ja) * 1998-08-05 2000-02-25 Nec Corp Ｅｅｐｒｏｍ内蔵ワンチップマイクロコンピュータ
JP3078530B2 (ja) * 1998-10-12 2000-08-21 ローム株式会社 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法

Also Published As

Publication number Publication date
US20010003196A1 (en) 2001-06-07
EP1113280B1 (en) 2005-08-03
EP1113280A2 (en) 2001-07-04
KR100723340B1 (ko) 2007-05-30
DE60021691D1 (de) 2005-09-08
JP2001166003A (ja) 2001-06-22
EP1113280A3 (en) 2003-08-06
JP3509001B2 (ja) 2004-03-22
DE60021691T2 (de) 2005-12-29
US6832348B2 (en) 2004-12-14

Similar Documents

Publication Publication Date Title
KR0138225B1 (ko) 테스트 및 자체진단용 경계주사 기저의 시스템과 방법
US6256760B1 (en) Automatic test equipment scan test enhancement
KR100234504B1 (ko) 선택된 고장에 대한 고장정보를 포착하는 집적회로의 테스트 방법 및 내장된 자기 테스트 장치
US7058868B2 (en) Scan testing mode control of gated clock signals for memory devices
KR100723340B1 (ko) 자기진단 테스트 기능을 갖는 반도체 집적회로장치 및 그테스트 방법
KR100336242B1 (ko) 반도체 칩의 번인 테스트 방법
US7752514B2 (en) Methods and apparatus for testing a scan chain to isolate defects
EP0849678B1 (en) A system and method for testing electronic devices
US6694463B2 (en) Input/output continuity test mode circuit
US7143229B2 (en) Single-chip microcomputer with dynamic burn-in test function and dynamic burn-in testing method therefor
US6437589B1 (en) Semiconductor device test circuit
US7089471B2 (en) Scan testing mode control of gated clock signals for flip-flops
JPH08107185A (ja) 半導体記憶装置
JP4690731B2 (ja) 半導体装置とそのテスト装置及びテスト方法。
JP2001099896A (ja) 半導体集積回路及び記録媒体
JP2004069642A (ja) 半導体集積回路装置
US20040135177A1 (en) Semiconductor integrated circuit having a scan test
KR20010097188A (ko) 반도체 메모리 장치
JPH117800A (ja) 半導体装置及びそのモニタバーンイン方法
JPS63138600A (ja) Ｒａｍテスト用補助回路
KR20010027766A (ko) 피기백 방식을 이용한 테스트 회로를 갖는 반도체 장치
US20050050422A1 (en) Semiconductor integrated circuit
JPS6116099B2 (ko)
JP2004061175A (ja) 半導体集積回路装置
KR19980034732A (ko) 웨이퍼 번-인 시험 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20100512

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee