JP2596355B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP2596355B2 JP2596355B2 JP5311106A JP31110693A JP2596355B2 JP 2596355 B2 JP2596355 B2 JP 2596355B2 JP 5311106 A JP5311106 A JP 5311106A JP 31110693 A JP31110693 A JP 31110693A JP 2596355 B2 JP2596355 B2 JP 2596355B2
- Authority
- JP
- Japan
- Prior art keywords
- dynamic
- unit
- rom
- test
- peripheral function
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
に関し、特に、ダイナミックバーンインテスト（「ダイ
ナミックＢＴ」という）を効率的且つ確実に実行するマ
イクロコンピュータに関する。
に関し、特に、ダイナミックバーンインテスト（「ダイ
ナミックＢＴ」という）を効率的且つ確実に実行するマ
イクロコンピュータに関する。
【０００２】
【従来の技術】従来のマイクロコンピュータは、図２に
示すようにユーザープログラムを格納するユーザーＲＯ
Ｍ１と、マイクロコンピュータをテストするためのプロ
グラムを格納し、テスト時のみ読み出すことができるテ
ストＲＯＭ２と、ユーザーＲＯＭ１又はテストＲＯＭ２
に格納されているプログラムを実行する中央処理装置３
と、ダイナミックＢＴコントロールユニット４と、その
他の周辺機能ユニット５から構成されている。
示すようにユーザープログラムを格納するユーザーＲＯ
Ｍ１と、マイクロコンピュータをテストするためのプロ
グラムを格納し、テスト時のみ読み出すことができるテ
ストＲＯＭ２と、ユーザーＲＯＭ１又はテストＲＯＭ２
に格納されているプログラムを実行する中央処理装置３
と、ダイナミックＢＴコントロールユニット４と、その
他の周辺機能ユニット５から構成されている。
【０００３】ダイナミックＢＴとは、マイクロコンピュ
ータ等のデバイスを例えば高温下において、定格もしく
はそれを越える電源電圧を印加することにより、温度及
び電圧ストレスを加え、テストモードにおいてデバイス
の入力回路に実動作に近い信号を印加することにより、
固有欠陥、潜在的不良を有するデバイスを除去するため
のスクリーニングを行なうバーンイン試験をいう。
ータ等のデバイスを例えば高温下において、定格もしく
はそれを越える電源電圧を印加することにより、温度及
び電圧ストレスを加え、テストモードにおいてデバイス
の入力回路に実動作に近い信号を印加することにより、
固有欠陥、潜在的不良を有するデバイスを除去するため
のスクリーニングを行なうバーンイン試験をいう。
【０００４】従来のダイナミックＢＴでは、ダイナミッ
クＢＴモード設定端子６によりダイナミックＢＴモード
に設定し、リセット端子１０よりリセット信号１１を入
力する。すると、中央処理装置３の不図示のアドレスレ
ジスタはユーザーＲＯＭ１又はテストＲＯＭ２の先頭ア
ドレスに初期設定される。
クＢＴモード設定端子６によりダイナミックＢＴモード
に設定し、リセット端子１０よりリセット信号１１を入
力する。すると、中央処理装置３の不図示のアドレスレ
ジスタはユーザーＲＯＭ１又はテストＲＯＭ２の先頭ア
ドレスに初期設定される。
【０００５】そしてクロック生成ユニット１３からのク
ロックを入力することにより、ユーザーＲＯＭ１又はテ
ストＲＯＭ２に格納されている命令を所定時間実行す
る。
ロックを入力することにより、ユーザーＲＯＭ１又はテ
ストＲＯＭ２に格納されている命令を所定時間実行す
る。
【０００６】所定時間経過後、中央処理装置３のアドレ
スレジスタがインクリメントされ、中央処理装置３は次
の命令をフェッチし、該命令を所定時間実行する。この
処理動作を繰り返し行うことによってマイクロコンピュ
ータの不良のスクリーニングが行なわれる。
スレジスタがインクリメントされ、中央処理装置３は次
の命令をフェッチし、該命令を所定時間実行する。この
処理動作を繰り返し行うことによってマイクロコンピュ
ータの不良のスクリーニングが行なわれる。
【０００７】テストＲＯＭ２は、一般にメモリ容量が少
ないために、限られた範囲で各周辺機能ユニットを動作
可能状態に設定するプログラムが格納されている。
ないために、限られた範囲で各周辺機能ユニットを動作
可能状態に設定するプログラムが格納されている。
【０００８】一方、ユーザーＲＯＭ１にはユーザーがそ
れぞれの製品向けに開発したプログラムが格納されてい
るが、通常、電源立ち上げ時にリセット信号１１により
各周辺機能ユニット５に設けられた特殊機能レジスタ
（制御レジスタ）は動作不可状態に初期設定される。
れぞれの製品向けに開発したプログラムが格納されてい
るが、通常、電源立ち上げ時にリセット信号１１により
各周辺機能ユニット５に設けられた特殊機能レジスタ
（制御レジスタ）は動作不可状態に初期設定される。
【０００９】そして、リセット動作終了後、ユーザープ
ログラムによりユーザーが使用する周辺機能ユニット５
を制御する特殊機能レジスタについてのみ動作可能状態
に設定する。
ログラムによりユーザーが使用する周辺機能ユニット５
を制御する特殊機能レジスタについてのみ動作可能状態
に設定する。
【００１０】
【発明が解決しようとする課題】従来のマイクロコンピ
ュータでは、ダイナミックＢＴモードに設定した後、外
部よりリセット信号及びクロック信号を供給して、ユー
ザーＲＯＭ又はテストＲＯＭに格納されているプログラ
ムを実行させることによりスクリーニングを行ってい
た。
ュータでは、ダイナミックＢＴモードに設定した後、外
部よりリセット信号及びクロック信号を供給して、ユー
ザーＲＯＭ又はテストＲＯＭに格納されているプログラ
ムを実行させることによりスクリーニングを行ってい
た。
【００１１】ユーザーＲＯＭ１に格納されたプログラム
を実行させる場合は、ユーザーが開発したプログラムが
使用しない周辺機能ユニットが存在する場合があり、単
にユーザーＲＯＭ１のプログラムを実行させるだけでは
全ての周辺機能ユニットのスクリーニングができないこ
とになる。
を実行させる場合は、ユーザーが開発したプログラムが
使用しない周辺機能ユニットが存在する場合があり、単
にユーザーＲＯＭ１のプログラムを実行させるだけでは
全ての周辺機能ユニットのスクリーニングができないこ
とになる。
【００１２】また、テストＲＯＭ２に格納されたプログ
ラムを中央処理装置３で実行することにより周辺機能ユ
ニット５をスクリーニングする場合、テスト用のプログ
ラムは周辺機能ユニット５に対して制御データの入出力
を行なうＩＯ命令の他各種命令シーケンスから構成され
る。そして、中央処理装置３で実行されるＩＯ命令は、
通常、オペランド部に周辺機能ユニットに対する制御デ
ータが格納される。
ラムを中央処理装置３で実行することにより周辺機能ユ
ニット５をスクリーニングする場合、テスト用のプログ
ラムは周辺機能ユニット５に対して制御データの入出力
を行なうＩＯ命令の他各種命令シーケンスから構成され
る。そして、中央処理装置３で実行されるＩＯ命令は、
通常、オペランド部に周辺機能ユニットに対する制御デ
ータが格納される。
【００１３】この場合、テストＲＯＭ２の容量によって
は、全ての周辺機能ユニット５の特殊機能レジスタを動
作可能状態に設定するためのプログラムが格納できず、
スクリーニング対象から外される周辺機能ユニットが存
在する可能性があり、ダイナミックＢＴ試験が確実に行
なえないことになる。
は、全ての周辺機能ユニット５の特殊機能レジスタを動
作可能状態に設定するためのプログラムが格納できず、
スクリーニング対象から外される周辺機能ユニットが存
在する可能性があり、ダイナミックＢＴ試験が確実に行
なえないことになる。
【００１４】このため、不十分なスクリーニングによ
り、信頼性及び品質が劣るマイクロコンピュータを製造
出荷してしまう危険性があるという問題があった。
り、信頼性及び品質が劣るマイクロコンピュータを製造
出荷してしまう危険性があるという問題があった。
【００１５】したがって、本発明は、前記問題点を解消
し、マイクロコンピュータの信頼性を保証するためのダ
イナミックＢＴ試験において、全周辺機能ユニットを効
果的且つ確実にスクリーニングすることを可能としたマ
イクロコンピュータを提供することを目的とする。
し、マイクロコンピュータの信頼性を保証するためのダ
イナミックＢＴ試験において、全周辺機能ユニットを効
果的且つ確実にスクリーニングすることを可能としたマ
イクロコンピュータを提供することを目的とする。
【００１６】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、ユーザープログラムを格納するユーザー
ＲＯＭと、テスト用のデータ及び／又はプログラムを格
納するテストＲＯＭと、中央処理装置と、ダイナミック
ＢＴコントロールユニットと、複数の周辺機能ユニット
から構成されるマイクロコンピュータにおいて、前記テ
ストＲＯＭの各アドレスは前記各周辺機能ユニットの制
御レジスタのアドレスと一対一に対応し、前記テストＲ
ＯＭには前記各周辺機能ユニットをそれぞれ動作状態に
設定するデータが予め格納されており、ダイナミックＢ
Ｔモードにエントリーした際に、前記ダイナミックＢＴ
コントロールユニットは、前記テストＲＯＭに格納され
た前記データを該テストＲＯＭのアドレスに対応する前
記各周辺機能ユニットの制御レジスタに転送し、該転送
終了後、前記ユーザーＲＯＭに格納されているプログラ
ムを前記中央処理装置が実行するように制御する、こと
を特徴とするマイクロコンピュータを提供する。
め、本発明は、ユーザープログラムを格納するユーザー
ＲＯＭと、テスト用のデータ及び／又はプログラムを格
納するテストＲＯＭと、中央処理装置と、ダイナミック
ＢＴコントロールユニットと、複数の周辺機能ユニット
から構成されるマイクロコンピュータにおいて、前記テ
ストＲＯＭの各アドレスは前記各周辺機能ユニットの制
御レジスタのアドレスと一対一に対応し、前記テストＲ
ＯＭには前記各周辺機能ユニットをそれぞれ動作状態に
設定するデータが予め格納されており、ダイナミックＢ
Ｔモードにエントリーした際に、前記ダイナミックＢＴ
コントロールユニットは、前記テストＲＯＭに格納され
た前記データを該テストＲＯＭのアドレスに対応する前
記各周辺機能ユニットの制御レジスタに転送し、該転送
終了後、前記ユーザーＲＯＭに格納されているプログラ
ムを前記中央処理装置が実行するように制御する、こと
を特徴とするマイクロコンピュータを提供する。
【００１７】また、本発明においては、前記テストＲＯ
Ｍと前記ダイナミックＢＴコントロールユニットとを相
互に接続する双方向バスと、更に前記複数の周辺機能ユ
ニットと前記ダイナミックＢＴコントロールユニットと
を接続するバスを備え、前記ダイナミックＢＴコントロ
ールユニットは、ダイナミックＢＴモードにエントリー
した際に、前記中央処理装置に対しアドレスのインクリ
メントをウェイトさせる信号を出力し、前記バスを介し
て前記テストＲＯＭのデータを前記各周辺機能ユニット
の制御レジスタに前記中央処理装置を介することなく自
動転送する、よう制御する。
Ｍと前記ダイナミックＢＴコントロールユニットとを相
互に接続する双方向バスと、更に前記複数の周辺機能ユ
ニットと前記ダイナミックＢＴコントロールユニットと
を接続するバスを備え、前記ダイナミックＢＴコントロ
ールユニットは、ダイナミックＢＴモードにエントリー
した際に、前記中央処理装置に対しアドレスのインクリ
メントをウェイトさせる信号を出力し、前記バスを介し
て前記テストＲＯＭのデータを前記各周辺機能ユニット
の制御レジスタに前記中央処理装置を介することなく自
動転送する、よう制御する。
【００１８】
【作用】本発明においては、ダイナミックＢＴにエント
リー後、ダイナミックＢＴコントロールユニットは、テ
ストＲＯＭに格納されたデータを各アドレスに一対一に
対応している特殊機能レジスタに中央処理装置を介する
ことなく自動転送し、その後ユーザーＲＯＭに格納され
たプログラムを先頭アドレスから実行させるように各ユ
ニットを制御し、限られた容量のテストＲＯＭにおいて
も、複数周辺機能ユニットの全てを動作可能状態に設定
して確実にダイナミックＢＴを行なうことを可能とし、
マイクロコンピュータの信頼性、品質を向上させる。
リー後、ダイナミックＢＴコントロールユニットは、テ
ストＲＯＭに格納されたデータを各アドレスに一対一に
対応している特殊機能レジスタに中央処理装置を介する
ことなく自動転送し、その後ユーザーＲＯＭに格納され
たプログラムを先頭アドレスから実行させるように各ユ
ニットを制御し、限られた容量のテストＲＯＭにおいて
も、複数周辺機能ユニットの全てを動作可能状態に設定
して確実にダイナミックＢＴを行なうことを可能とし、
マイクロコンピュータの信頼性、品質を向上させる。
【００１９】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【００２０】図１は、本発明の一実施例のマイクロコン
ピュータのブロック図である。ユーザーＲＯＭ１は、ユ
ーザーが開発したプログラムを格納するＲＯＭ（リード
オンリーメモリ）である。
ピュータのブロック図である。ユーザーＲＯＭ１は、ユ
ーザーが開発したプログラムを格納するＲＯＭ（リード
オンリーメモリ）である。
【００２１】本実施例においてテストＲＯＭ２は、ダイ
ナミックＢＴモード時に各周辺機能ユニットの特殊機能
レジスタに転送するデータとマイクロコンピュータをテ
ストするためのプログラムが格納されている。テストＲ
ＯＭ２はダイナミックＢＴモード時にのみ読み出すこと
ができるＲＯＭである。
ナミックＢＴモード時に各周辺機能ユニットの特殊機能
レジスタに転送するデータとマイクロコンピュータをテ
ストするためのプログラムが格納されている。テストＲ
ＯＭ２はダイナミックＢＴモード時にのみ読み出すこと
ができるＲＯＭである。
【００２２】中央処理装置３は、ユーザーＲＯＭ１又は
テストＲＯＭ２に格納されているプログラムの読み出し
及び実行を行う。
テストＲＯＭ２に格納されているプログラムの読み出し
及び実行を行う。
【００２３】図１に示すように、本実施例においては、
テストＲＯＭ２はダイナミックＢＴコントロールユニッ
ト４と双方向バスを介して接続され、更に前記複数の周
辺機能ユニット５はダイナミックＢＴコントロールユニ
ット４と専用のバスを介して接続されている。
テストＲＯＭ２はダイナミックＢＴコントロールユニッ
ト４と双方向バスを介して接続され、更に前記複数の周
辺機能ユニット５はダイナミックＢＴコントロールユニ
ット４と専用のバスを介して接続されている。
【００２４】ダイナミックＢＴコントロールユニット４
は、ダイナミックＢＴモード時に、各周辺機能ユニット
の特殊機能レジスタに対応するテストＲＯＭ２の各アド
レスに格納されたデータを特殊機能レジスタに自動転送
する。
は、ダイナミックＢＴモード時に、各周辺機能ユニット
の特殊機能レジスタに対応するテストＲＯＭ２の各アド
レスに格納されたデータを特殊機能レジスタに自動転送
する。
【００２５】そしてデータの転送が終了した後、ダイナ
ミックＢＴコントロールユニット４は、中央処理装置３
に対してアドレス・レジスタをユーザーＲＯＭ１の先頭
番地に設定し、ユーザープログラムの先頭から実行する
ように制御する。
ミックＢＴコントロールユニット４は、中央処理装置３
に対してアドレス・レジスタをユーザーＲＯＭ１の先頭
番地に設定し、ユーザープログラムの先頭から実行する
ように制御する。
【００２６】本実施例において、複数の周辺機能ユニッ
トの動作を制御する特殊機能レジスタは、図３に示すよ
うにテストＲＯＭ２の各アドレスと一対一に対応してお
り、更に各ビットも一対一に対応している。
トの動作を制御する特殊機能レジスタは、図３に示すよ
うにテストＲＯＭ２の各アドレスと一対一に対応してお
り、更に各ビットも一対一に対応している。
【００２７】従って、周辺機能ユニット０の特殊機能レ
ジスタ０において、例えばビット７が周辺機能ユニット
の動作を指定するビットであり、“０”が動作停止、
“１”が動作開始に対応する場合、図３に示すテストＲ
ＯＭ２の０番地のビット７に“１”のデータを予め書き
込んでおく。
ジスタ０において、例えばビット７が周辺機能ユニット
の動作を指定するビットであり、“０”が動作停止、
“１”が動作開始に対応する場合、図３に示すテストＲ
ＯＭ２の０番地のビット７に“１”のデータを予め書き
込んでおく。
【００２８】同様にして、周辺機能ユニット１の特殊機
能レジスタ１から周辺機能ユニットＮ−１の特殊機能レ
ジスタＮ−１についても、それぞれの周辺機能ユニット
の動作開始に対応するデータをテストＲＯＭ２の１番地
からＮ−１番地までにそれぞれ書き込んでおく。
能レジスタ１から周辺機能ユニットＮ−１の特殊機能レ
ジスタＮ−１についても、それぞれの周辺機能ユニット
の動作開始に対応するデータをテストＲＯＭ２の１番地
からＮ−１番地までにそれぞれ書き込んでおく。
【００２９】本実施例におけるダイナミックＢＴ時の動
作を以下に説明する。
作を以下に説明する。
【００３０】図１において、ダイナミックＢＴコントロ
ールユニット４は、ダイナミックＢＴモード設定端子６
からダイナミックＢＴを指示する信号が入力され、リセ
ット端子１０からリセット信号１１が入力されると、中
央処理装置３に対して不図示のアドレス・レジスタのア
ドレスをインクリメントすることを待機させるウェイト
信号１４を出力する。
ールユニット４は、ダイナミックＢＴモード設定端子６
からダイナミックＢＴを指示する信号が入力され、リセ
ット端子１０からリセット信号１１が入力されると、中
央処理装置３に対して不図示のアドレス・レジスタのア
ドレスをインクリメントすることを待機させるウェイト
信号１４を出力する。
【００３１】この時、上記の如く、中央処理装置３の不
図示のアドレス・レジスタは、リセット信号１１により
リセットされ、ユーザーＲＯＭ１の先頭アドレスに設定
されている。
図示のアドレス・レジスタは、リセット信号１１により
リセットされ、ユーザーＲＯＭ１の先頭アドレスに設定
されている。
【００３２】ダイナミックＢＴコントロールユニット４
は、テストＲＯＭ２の０番地からＮ−１番地（図３参
照）までのデータを順次周辺機能ユニット０の特殊機能
レジスタ０から周辺機能ユニットＮ−１の特殊機能レジ
スタＮ−１に双方向バス及び専用バスを介して転送す
る。
は、テストＲＯＭ２の０番地からＮ−１番地（図３参
照）までのデータを順次周辺機能ユニット０の特殊機能
レジスタ０から周辺機能ユニットＮ−１の特殊機能レジ
スタＮ−１に双方向バス及び専用バスを介して転送す
る。
【００３３】テストＲＯＭ２のＮ−１番地のデータが周
辺機能ユニットＮ−１の特殊機能レジスタＮ−１に転送
されると、周辺機能ユニット０から周辺機能ユニットＮ
−１までの全ての周辺機能ユニットが動作可能状態に設
定されたことになる。
辺機能ユニットＮ−１の特殊機能レジスタＮ−１に転送
されると、周辺機能ユニット０から周辺機能ユニットＮ
−１までの全ての周辺機能ユニットが動作可能状態に設
定されたことになる。
【００３４】ダイナミックＢＴコントロールユニット４
は、データ転送終了後、ウェイト信号１４をインアクテ
ィブとしてウェイトを解除する。
は、データ転送終了後、ウェイト信号１４をインアクテ
ィブとしてウェイトを解除する。
【００３５】アドレス・インクリメントのウェイトが解
除されると、中央処理装置３はユーザーＲＯＭ１のアド
レスを逐次フェッチしてユーザープログラムを実行す
る。
除されると、中央処理装置３はユーザーＲＯＭ１のアド
レスを逐次フェッチしてユーザープログラムを実行す
る。
【００３６】このように、本実施例においては、ユーザ
ーが使用する周辺機能ユニットだけではなく、ユーザー
が不使用の周辺機能ユニットも動作させるため、ダイナ
ミックＢＴ実行時には、図１において周辺機能ユニット
０から周辺機能ユニットＮ−１の全ての周辺機能ユニッ
トが動作し、このため全ての周辺機能ユニットに対しス
クリーニングが行える。
ーが使用する周辺機能ユニットだけではなく、ユーザー
が不使用の周辺機能ユニットも動作させるため、ダイナ
ミックＢＴ実行時には、図１において周辺機能ユニット
０から周辺機能ユニットＮ−１の全ての周辺機能ユニッ
トが動作し、このため全ての周辺機能ユニットに対しス
クリーニングが行える。
【００３７】また、テストＲＯＭ２に格納するデータを
単に周辺機能ユニットの特殊機能レジスタに転送するデ
ータだけでなく、周辺機能ユニットを動作開始状態に保
持しながら、且つ周辺機能ユニットを機能及び動作を評
価するプログラムとして作成することにより、テストＲ
ＯＭ２のデータを、ダイナミックＢＴと周辺機能ユニッ
トの評価の２通りに適用することができる。例えば、周
辺機能ユニットに対する制御コードをテストＲＯＭにデ
ータとして格納しておき、これをダイナミックＢＴコン
トロールユニットによって対応する周辺機能ユニットの
制御レジスタに順次転送する構成とすることにより、テ
ストＲＯＭ２の容量の制約下においても、ダイナミック
ＢＴと周辺機能ユニットの評価を包括的且つ効率的に実
行することができる。
単に周辺機能ユニットの特殊機能レジスタに転送するデ
ータだけでなく、周辺機能ユニットを動作開始状態に保
持しながら、且つ周辺機能ユニットを機能及び動作を評
価するプログラムとして作成することにより、テストＲ
ＯＭ２のデータを、ダイナミックＢＴと周辺機能ユニッ
トの評価の２通りに適用することができる。例えば、周
辺機能ユニットに対する制御コードをテストＲＯＭにデ
ータとして格納しておき、これをダイナミックＢＴコン
トロールユニットによって対応する周辺機能ユニットの
制御レジスタに順次転送する構成とすることにより、テ
ストＲＯＭ２の容量の制約下においても、ダイナミック
ＢＴと周辺機能ユニットの評価を包括的且つ効率的に実
行することができる。
【００３８】
【発明の効果】以上説明したように、本発明は、テスト
ＲＯＭのアドレスを周辺機能ユニットの特殊機能レジス
タのアドレスと一対一に対応させ、テストＲＯＭには、
対応する各周辺機能ユニットを動作開始状態に設定する
データを予め格納しておき、ダイナミックＢＴにエント
リー時、テストＲＯＭに格納されたデータを対応する特
殊機能レジスタに順次自動転送することにより、全周辺
機能ユニットを動作状態に設定することが保証され、限
られた容量のテストＲＯＭにおいても、複数周辺機能ユ
ニットの全てを確実にスクリーニングすることができ、
マイクロコンピュータの信頼性及び品質を向上させる。
ＲＯＭのアドレスを周辺機能ユニットの特殊機能レジス
タのアドレスと一対一に対応させ、テストＲＯＭには、
対応する各周辺機能ユニットを動作開始状態に設定する
データを予め格納しておき、ダイナミックＢＴにエント
リー時、テストＲＯＭに格納されたデータを対応する特
殊機能レジスタに順次自動転送することにより、全周辺
機能ユニットを動作状態に設定することが保証され、限
られた容量のテストＲＯＭにおいても、複数周辺機能ユ
ニットの全てを確実にスクリーニングすることができ、
マイクロコンピュータの信頼性及び品質を向上させる。
【００３９】また、ユーザーＲＯＭに格納するデータと
して、単に周辺機能ユニットを動作させるだけでなく、
周辺機能ユニットの評価用のプログラムとして作成する
ことにより、テストＲＯＭに格納するデータをダイナミ
ックＢＴと周辺機能ユニットの評価の２通りに効率的に
使うことができるという効果を有する。
して、単に周辺機能ユニットを動作させるだけでなく、
周辺機能ユニットの評価用のプログラムとして作成する
ことにより、テストＲＯＭに格納するデータをダイナミ
ックＢＴと周辺機能ユニットの評価の２通りに効率的に
使うことができるという効果を有する。
【図１】本発明の一実施例に係るマイクロコンピュータ
の構成を示すブロック図である。
の構成を示すブロック図である。
【図２】ダイナミックＢＴ機能を備えた従来のマイクロ
コンピュータの構成を示すブロック図である。
コンピュータの構成を示すブロック図である。
【図３】テストＲＯＭと各周辺機能ユニットの特殊機能
レジスタとの対応を説明する模式図である。
レジスタとの対応を説明する模式図である。
１ ユーザーＲＯＭ ２ テストＲＯＭ ３ 中央処理装置 ４ ダイナミックＢＴコントロールユニット ５ 周辺機能ユニット ６ ダイナミックＢＴモード設定端子 ７，８ クロック端子 ９ データバス １０ リセット端子 １１ リセット信号 １２ クロック信号 １３ クロック生成ユニット １４ ウェイト信号
Claims (3)
- 【請求項１】ユーザープログラムを格納するユーザーＲ
ＯＭと、テスト用のデータ及び／又はプログラムを格納
するテストＲＯＭと、中央処理装置と、ダイナミックＢ
Ｔコントロールユニットと、複数の周辺機能ユニットか
ら構成されるマイクロコンピュータにおいて、 前記テストＲＯＭの各アドレスは前記各周辺機能ユニッ
トの制御レジスタのアドレスと一対一に対応し、前記テ
ストＲＯＭには前記各周辺機能ユニットをそれぞれ動作
状態に設定するデータが予め格納されており、ダイナミ
ックＢＴモードにエントリーした際に、前記ダイナミッ
クＢＴコントロールユニットは、前記テストＲＯＭに格
納された前記データを該テストＲＯＭのアドレスに対応
する前記各周辺機能ユニットの制御レジスタに転送し、
該転送終了後、前記ユーザーＲＯＭに格納されているプ
ログラムを前記中央処理装置が実行するように制御す
る、ことを特徴とするマイクロコンピュータ。 - 【請求項２】前記テストＲＯＭと前記ダイナミックＢＴ
コントロールユニットとを相互に接続する双方向バス
と、更に前記複数の周辺機能ユニットと前記ダイナミッ
クＢＴコントロールユニットとを接続するバスを備え、
前記ダイナミックＢＴコントロールユニットは、ダイナ
ミックＢＴモードにエントリーした際に、前記中央処理
装置に対しアドレスのインクリメントをウェイトさせる
信号を出力し、前記バスを介して前記テストＲＯＭのデ
ータを前記各周辺機能ユニットの制御レジスタに前記中
央処理装置を介することなく自動転送する、よう制御す
ることを特徴とする請求項１記載のマイクロコンピュー
タ。 - 【請求項３】前記テストＲＯＭに格納するデータとし
て、更に前記周辺装置ユニットを評価するプログラムを
格納したことを特徴とする請求項１又は２記載のマイク
ロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5311106A JP2596355B2 (ja) | 1993-11-18 | 1993-11-18 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5311106A JP2596355B2 (ja) | 1993-11-18 | 1993-11-18 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07141219A JPH07141219A (ja) | 1995-06-02 |
| JP2596355B2 true JP2596355B2 (ja) | 1997-04-02 |
Family
ID=18013218
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5311106A Expired - Lifetime JP2596355B2 (ja) | 1993-11-18 | 1993-11-18 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2596355B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3509001B2 (ja) * | 1999-12-07 | 2004-03-22 | 松下電器産業株式会社 | 自己診断テスト回路機能を備えた半導体集積回路および半導体集積回路のテスト方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02285431A (ja) * | 1989-04-26 | 1990-11-22 | Fujitsu Ltd | 命令処理装置 |
-
1993
- 1993-11-18 JP JP5311106A patent/JP2596355B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07141219A (ja) | 1995-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5327531A (en) | Data processing system including corrupt flash ROM recovery | |
| JPS601643B2 (ja) | デジタルコンピュ−タ用の初期化回路 | |
| JPH03269376A (ja) | 半導体装置のテスト装置 | |
| JP2596355B2 (ja) | マイクロコンピュータ | |
| JPH04238279A (ja) | Ｌｓｉテスト方法 | |
| JP7394849B2 (ja) | メモリ組込み自己テストコントローラを用いる読み出し専用メモリのテスト | |
| JP2004094451A (ja) | オンチップｊｔａｇインタフェース回路およびシステムｌｓｉ | |
| JP3151834B2 (ja) | マイクロコンピュータ | |
| KR100542699B1 (ko) | 마이크로컨트롤러의 롬 덤프 모드를 지원하기 위한 장치 | |
| JPH045217B2 (ja) | ||
| KR100557918B1 (ko) | 조인트 테스트 액세스 그룹을 이용한 오류수정장치 | |
| JPH096641A (ja) | 情報処理装置 | |
| JP2599795B2 (ja) | マイクロプロセッサ搭載回路の試験方法 | |
| JP3052385B2 (ja) | マイクロコンピュータ | |
| JP2007072992A (ja) | 制御装置 | |
| JP2704935B2 (ja) | テスト機能付きプロセッサ | |
| JPS59157753A (ja) | サブプロセツサ制御方式 | |
| JPH10116263A (ja) | マイクロコンピュータとそのデータ読み出し試験方法 | |
| JPS59206948A (ja) | 情報処理装置 | |
| JPH05241788A (ja) | マイクロコンピュータ | |
| JPH0895610A (ja) | プログラマブルコントローラ | |
| JPS60120436A (ja) | マイクロプロセツサ | |
| JP2000010817A (ja) | プログラム開発支援システム、プログラム式演算処理装置およびプログラム開発支援装置 | |
| JP2000181579A (ja) | 初期値設定変更装置 | |
| JPH03182949A (ja) | 計算機システムにおける主記憶装置の診断方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19961112 |