JP3151834B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP3151834B2 JP3151834B2 JP00613691A JP613691A JP3151834B2 JP 3151834 B2 JP3151834 B2 JP 3151834B2 JP 00613691 A JP00613691 A JP 00613691A JP 613691 A JP613691 A JP 613691A JP 3151834 B2 JP3151834 B2 JP 3151834B2
- Authority
- JP
- Japan
- Prior art keywords
- address
- micro
- microcomputer
- test
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、マイクロコンピュータ
に関し、特にテストモードの動作ができるマイクロコン
ピュータに関する。
に関し、特にテストモードの動作ができるマイクロコン
ピュータに関する。
【０００２】
【従来の技術】一般に、集積回路の製品検査工程では、
高温での動作試験や、高温雰囲気の中で長時間製品を動
作させて、製品に熱及び電気ストレスを加え、初期故障
を検出するバーン・イン試験が行なわれている。
高温での動作試験や、高温雰囲気の中で長時間製品を動
作させて、製品に熱及び電気ストレスを加え、初期故障
を検出するバーン・イン試験が行なわれている。
【０００３】図７は、従来の一般的な集積回路のバーン
・イン試験装置の一例のブロック図である。このバーン
・イン試験装置は、ｎ個のマイクロコンピュータ７11〜
７1nを実装したｍ個の供試ボード８1 〜８1mをヒータ２
で加熱した恒温槽１に入れ、電源３を全被試験マイクロ
コンピュータ７11〜７mnに並列に供給している。
・イン試験装置の一例のブロック図である。このバーン
・イン試験装置は、ｎ個のマイクロコンピュータ７11〜
７1nを実装したｍ個の供試ボード８1 〜８1mをヒータ２
で加熱した恒温槽１に入れ、電源３を全被試験マイクロ
コンピュータ７11〜７mnに並列に供給している。
【０００４】このマイクロコンピュータのような複雑な
ランダム・ゲートを有する製品は、単に電源電圧を印加
しただけでは回路の動作状態が固定してしまうので、回
路の中に電気ストレスのかからない部分がでる。その対
策として、被試験マイクロコンピュータの回路全体を動
作させるようなプログラムを予め作成し、それを外部か
ら被試験マイクロコンピュータに入力してバーン・イン
試験をする方法（以下ダイナミック・バーン・イン試験
という）がある。
ランダム・ゲートを有する製品は、単に電源電圧を印加
しただけでは回路の動作状態が固定してしまうので、回
路の中に電気ストレスのかからない部分がでる。その対
策として、被試験マイクロコンピュータの回路全体を動
作させるようなプログラムを予め作成し、それを外部か
ら被試験マイクロコンピュータに入力してバーン・イン
試験をする方法（以下ダイナミック・バーン・イン試験
という）がある。
【０００５】図８はこのようなダイナミック・バーン・
イン試験装置の一例のブロック図である。このダイナミ
ック・バーン・イン試験装置も、ｎ個のマイクロコンピ
ュータ７11〜７1nを実装したｍ個の供試ボード８1 〜８
m をヒータ２で加熱した恒温槽１に入れ、電源３を接続
する。これと同時にパターンメモリ５のパターンプログ
ラム信号ＳpCを入力し、この信号に対応してパターン信
号発生回路４の出力されるパターンデータ信号ＳpDを１
０数本の配線束よりなるパターンデータ線９を介してｍ
×ｎ個の全被試験マイクロコンピュータ７11〜７mnに並
列に供給している。パターンメモリ５には、被試験マイ
クロコンピュータ７11〜７mnの内部回路全体を動作させ
るプログラムが記憶されており、パターン信号発生回路
４はこのパターンメモリ５からパターンプログラム信号
ＳpCを受けて、プログラムパタン信号ＳpDを発生させ、
全マイクロコンピュータ７11〜７mnを動作させる。
イン試験装置の一例のブロック図である。このダイナミ
ック・バーン・イン試験装置も、ｎ個のマイクロコンピ
ュータ７11〜７1nを実装したｍ個の供試ボード８1 〜８
m をヒータ２で加熱した恒温槽１に入れ、電源３を接続
する。これと同時にパターンメモリ５のパターンプログ
ラム信号ＳpCを入力し、この信号に対応してパターン信
号発生回路４の出力されるパターンデータ信号ＳpDを１
０数本の配線束よりなるパターンデータ線９を介してｍ
×ｎ個の全被試験マイクロコンピュータ７11〜７mnに並
列に供給している。パターンメモリ５には、被試験マイ
クロコンピュータ７11〜７mnの内部回路全体を動作させ
るプログラムが記憶されており、パターン信号発生回路
４はこのパターンメモリ５からパターンプログラム信号
ＳpCを受けて、プログラムパタン信号ＳpDを発生させ、
全マイクロコンピュータ７11〜７mnを動作させる。
【０００６】このように所定時間のバーン・イン試験ま
たはダイナミック・バーン・イン試験を行ない、製品の
初期故障に対するスクリーニングを実施している。
たはダイナミック・バーン・イン試験を行ない、製品の
初期故障に対するスクリーニングを実施している。
【０００７】
【発明が解決しようとする課題】上述した従来のマイク
ロコンピュータにおいては、製品の初期故障に対し十分
なスクリーニング効果を得るために、ダイナミック・バ
ーン・イン試験を実施しているが、このダイナミック・
バーン・イン試験には、専用のダイナミック・バーン・
イン試験装置が必要で、装置自体が非常に高価で複雑な
構成となっている。そのため製品検査工程でのコストが
非常に高くなり、また装置が複雑であるため装置自体の
信頼性に欠けるという問題点を有していた。
ロコンピュータにおいては、製品の初期故障に対し十分
なスクリーニング効果を得るために、ダイナミック・バ
ーン・イン試験を実施しているが、このダイナミック・
バーン・イン試験には、専用のダイナミック・バーン・
イン試験装置が必要で、装置自体が非常に高価で複雑な
構成となっている。そのため製品検査工程でのコストが
非常に高くなり、また装置が複雑であるため装置自体の
信頼性に欠けるという問題点を有していた。
【０００８】本発明の目的は、このような問題を解決
し、安価にダイナミック・バーン・イン試験と同等の効
果を得ることができるマイクロコンピュータを提供する
ことにある。
し、安価にダイナミック・バーン・イン試験と同等の効
果を得ることができるマイクロコンピュータを提供する
ことにある。
【０００９】
【課題を解決するための手段】本発明の構成は、マイク
ロ命令を格納するマイクロメモリ装置と、このマイクロ
メモリ装置のアドレスを生成するアドレス生成回路と、
前記マイクロメモリ装置な格納されたマイクロ命令によ
り動作が制御されるＣＰＵとを含むマイクロコンピュー
タにおいて、所定のクロックを計数してアドレスとする
と共に、ジャンプ指定の時前記アドレス生成回路の出力
アドレスに変更されるカウンタと、テスト動作および通
常動作の各モード設定を入力する入力モード端子と、こ
の入力モード端子に印加された値により前記アドレス生
成回路の出力または前記カウンタのカウント値を選択的
に切換えて前記マイクロメモリ装置のアドレスとして出
力する切換え回路とを備えることを特徴とする。
ロ命令を格納するマイクロメモリ装置と、このマイクロ
メモリ装置のアドレスを生成するアドレス生成回路と、
前記マイクロメモリ装置な格納されたマイクロ命令によ
り動作が制御されるＣＰＵとを含むマイクロコンピュー
タにおいて、所定のクロックを計数してアドレスとする
と共に、ジャンプ指定の時前記アドレス生成回路の出力
アドレスに変更されるカウンタと、テスト動作および通
常動作の各モード設定を入力する入力モード端子と、こ
の入力モード端子に印加された値により前記アドレス生
成回路の出力または前記カウンタのカウント値を選択的
に切換えて前記マイクロメモリ装置のアドレスとして出
力する切換え回路とを備えることを特徴とする。
【００１０】図１は本発明に関連するマイクロコンピュ
ータのブロック図である。このマイクロコンピュータ
は、外部クロック入力端子１８から外部クロックを入力
することによりマイクロコンピュータの内部システムク
ロック２５を出力ある発振回路（以下ＯＳＣという）２
５，ＣＰＵ，周辺回路等を含んだ内部回路１２，この内
部回路１２の動作を規定するマイクロプログラムを保持
するマイクロＲＯＭ１１，内部システムクロック２５に
従って１つづつインクリメントしつづけるカウンタ１
４，マイクロコンピュータの内部バス２１，通常動作時
のマイクロＲＯＭ１１のアドレスを生成するアドレス生
成回路１６，マイクロＲＯＭ１１に対するアドレスとし
てアドレス生成回路１６のデータを印加するかカウンタ
１４のカウント値を印加するかを切換える切換え回路１
３を備えている。
ータのブロック図である。このマイクロコンピュータ
は、外部クロック入力端子１８から外部クロックを入力
することによりマイクロコンピュータの内部システムク
ロック２５を出力ある発振回路（以下ＯＳＣという）２
５，ＣＰＵ，周辺回路等を含んだ内部回路１２，この内
部回路１２の動作を規定するマイクロプログラムを保持
するマイクロＲＯＭ１１，内部システムクロック２５に
従って１つづつインクリメントしつづけるカウンタ１
４，マイクロコンピュータの内部バス２１，通常動作時
のマイクロＲＯＭ１１のアドレスを生成するアドレス生
成回路１６，マイクロＲＯＭ１１に対するアドレスとし
てアドレス生成回路１６のデータを印加するかカウンタ
１４のカウント値を印加するかを切換える切換え回路１
３を備えている。
【００１１】ここで、内部回路１２はマイクロＲＯＭ１
１に格納してあるマイクロプログラムに従って動作を規
定されており、このマイクロプログラムに従いマイクロ
ＲＯＭ１１はマイクロデータ２４を出力する。また、１
９は通常動作とテスト動作を切換えるための外部入力端
子、２７はマイクロデータ２５の内、次のステップのマ
イクロＲＯＭのアドレスを修飾するデータ、２２はマイ
クロＲＯＭ１１のアドレス、２３はカウンタ１４のカウ
ント値、２８はアドレス生成回路１６の出力信号であ
り、これらマイクロアドレス２２・カウント出力２３・
内部バス２１・アドレス生成回路の出力２８は簡単の為
に４ビットの信号とする。
１に格納してあるマイクロプログラムに従って動作を規
定されており、このマイクロプログラムに従いマイクロ
ＲＯＭ１１はマイクロデータ２４を出力する。また、１
９は通常動作とテスト動作を切換えるための外部入力端
子、２７はマイクロデータ２５の内、次のステップのマ
イクロＲＯＭのアドレスを修飾するデータ、２２はマイ
クロＲＯＭ１１のアドレス、２３はカウンタ１４のカウ
ント値、２８はアドレス生成回路１６の出力信号であ
り、これらマイクロアドレス２２・カウント出力２３・
内部バス２１・アドレス生成回路の出力２８は簡単の為
に４ビットの信号とする。
【００１２】以下、このマイクロコンピュータの動作に
ついて述べる。マイクロコンピュータの内部動作は、マ
イクロＲＯＭより出力されるマイクロデータに従い動作
している。マイクロＲＯＭは特定のアドレスに従い内部
動作制御のためのコード化されたマイクロデータを保持
しており、与えられたアドレスに従ったコード化された
マイクロデータを内部回路に対し印加することにより内
部動作を制御する構成となっている。
ついて述べる。マイクロコンピュータの内部動作は、マ
イクロＲＯＭより出力されるマイクロデータに従い動作
している。マイクロＲＯＭは特定のアドレスに従い内部
動作制御のためのコード化されたマイクロデータを保持
しており、与えられたアドレスに従ったコード化された
マイクロデータを内部回路に対し印加することにより内
部動作を制御する構成となっている。
【００１３】マイクロＲＯＭの内部は、図２に示すよう
に、００００〜１１１１のアドレスに対応しマイクロデ
ータＡ０〜Ｚｎが割り振られている。ここで、Ａn ，Ｂ
n ，Ｃn ，…Ｙn ，Ｚnの各ステップは、それぞれの命
令Ａ，Ｂ，Ｃ，…，Ｙ，Ｚ，を保持するためのマイクロ
プログラムを示し、ＪＵＭＰと記してあるステップは次
のマイクロアドレスが跳ぶ事を示し、ＥＮＤと記してあ
るステップはそれぞれの命令のマイクロプログラムの最
終ステップを示す。本実施例によるマイクロコンピュー
タは、通常動作時とテスト動作時で異なったアドレスを
マイクロＲＯＭに印加する。
に、００００〜１１１１のアドレスに対応しマイクロデ
ータＡ０〜Ｚｎが割り振られている。ここで、Ａn ，Ｂ
n ，Ｃn ，…Ｙn ，Ｚnの各ステップは、それぞれの命
令Ａ，Ｂ，Ｃ，…，Ｙ，Ｚ，を保持するためのマイクロ
プログラムを示し、ＪＵＭＰと記してあるステップは次
のマイクロアドレスが跳ぶ事を示し、ＥＮＤと記してあ
るステップはそれぞれの命令のマイクロプログラムの最
終ステップを示す。本実施例によるマイクロコンピュー
タは、通常動作時とテスト動作時で異なったアドレスを
マイクロＲＯＭに印加する。
【００１４】切換え回路１３は、図３に示すような構成
となっており、外部入力端子１９に印加されたレベルに
よりアドレス生成回路の出力２８か、カウント出力２３
をマイクロアドレス２２として選択出力する回路であ
る。つまり、通常、命令をマイクロＲＯＭ１１のマイク
ロアドレス２２として、アドレス生成回路１６の出力２
８を切換え回路１３を通してマイクロＲＯＭに対し印加
して内部回路の動作を規定する。
となっており、外部入力端子１９に印加されたレベルに
よりアドレス生成回路の出力２８か、カウント出力２３
をマイクロアドレス２２として選択出力する回路であ
る。つまり、通常、命令をマイクロＲＯＭ１１のマイク
ロアドレス２２として、アドレス生成回路１６の出力２
８を切換え回路１３を通してマイクロＲＯＭに対し印加
して内部回路の動作を規定する。
【００１５】例えば、Ａという命令を実行する際には、
内部バス２１にＡ命令に対するマイクロプログラムアド
レスの基本データ（例えば命令の先頭アドレス０００
０）が流れ、アドレス生成回路１６においてこの基本デ
ータを修飾データ２７により修飾し、アドレス生成回路
１６の出力２８からマイクロアドレス２２には順次００
００→０００１→００１１のアドレスが印加されること
により、マイクロＲＯＭは内部回路に対しＡ０→Ａ１→
Ａ２のコードを与え、Ａ０，Ａ１，Ａ２のコードにより
内部回路の動作を規定することによりＡの命令を実行す
る。
内部バス２１にＡ命令に対するマイクロプログラムアド
レスの基本データ（例えば命令の先頭アドレス０００
０）が流れ、アドレス生成回路１６においてこの基本デ
ータを修飾データ２７により修飾し、アドレス生成回路
１６の出力２８からマイクロアドレス２２には順次００
００→０００１→００１１のアドレスが印加されること
により、マイクロＲＯＭは内部回路に対しＡ０→Ａ１→
Ａ２のコードを与え、Ａ０，Ａ１，Ａ２のコードにより
内部回路の動作を規定することによりＡの命令を実行す
る。
【００１６】これに対し、テスト動作時には外部入力端
子に印加するレベルを切換えることにより、カウンタ１
４のカウント出力２３をマイクロアドレス２２として切
換え回路１３を通してマイクロＲＯＭに対し印加して内
部回路の動作を規定する。
子に印加するレベルを切換えることにより、カウンタ１
４のカウント出力２３をマイクロアドレス２２として切
換え回路１３を通してマイクロＲＯＭに対し印加して内
部回路の動作を規定する。
【００１７】この関連技術では、テスト動作時のマイク
ロアドレスは、図２に示すように、００００→０００１
→００１０→００１１→…と印加されるため、マイクロ
ＲＯＭ１１は内部回路に対してＡ０→Ａ１→Ｂ０→Ａ２
→Ｃ０→…のコードを順次印加する。従って、内部デー
タは流れ等が通常動作時と異なるため通常の命令は実行
しないが、００００〜１１１１のアドレスをすべて実行
することにより、通常の命令で使用するマイクロデータ
による動作はすべて網羅することになる。
ロアドレスは、図２に示すように、００００→０００１
→００１０→００１１→…と印加されるため、マイクロ
ＲＯＭ１１は内部回路に対してＡ０→Ａ１→Ｂ０→Ａ２
→Ｃ０→…のコードを順次印加する。従って、内部デー
タは流れ等が通常動作時と異なるため通常の命令は実行
しないが、００００〜１１１１のアドレスをすべて実行
することにより、通常の命令で使用するマイクロデータ
による動作はすべて網羅することになる。
【００１８】図４は図１のマイクロコンピュータを実装
したバーン・イン試験装置のブロック図で、ｎ個のマイ
クロコンピュータ７11〜７1nが実装されたｍ個の供試ボ
ード８1 〜８m をヒータ２で加熱した恒温槽１に入れ、
電源３とクロック源６からのクロックＣＬＫを全被試験
マイクロコンピュータ７11〜７mnに並列に供給してい
る。
したバーン・イン試験装置のブロック図で、ｎ個のマイ
クロコンピュータ７11〜７1nが実装されたｍ個の供試ボ
ード８1 〜８m をヒータ２で加熱した恒温槽１に入れ、
電源３とクロック源６からのクロックＣＬＫを全被試験
マイクロコンピュータ７11〜７mnに並列に供給してい
る。
【００１９】図５は本発明の一実施例を示すマイクロコ
ンピュータのブロック図であり、図１と同等な部分の説
明は省略する。１４ａは本実施例のカウンタ、２３はカ
ウンタ１４ａのカウント出力で、カウンタ１４ａは内部
クロック２５により１づつインクリメントするが、次ス
テップの修飾データ２７による修飾をうける。従って、
マイクロＲＯＭ１１より出力される命令のアドレスがジ
ャンプする時には、マイクロデータのジャンプ指定によ
る修飾をカウンタ１４ａが受けるため、そのカウント値
をジャンプ先のアドレスに変更することを特徴とする。
ンピュータのブロック図であり、図１と同等な部分の説
明は省略する。１４ａは本実施例のカウンタ、２３はカ
ウンタ１４ａのカウント出力で、カウンタ１４ａは内部
クロック２５により１づつインクリメントするが、次ス
テップの修飾データ２７による修飾をうける。従って、
マイクロＲＯＭ１１より出力される命令のアドレスがジ
ャンプする時には、マイクロデータのジャンプ指定によ
る修飾をカウンタ１４ａが受けるため、そのカウント値
をジャンプ先のアドレスに変更することを特徴とする。
【００２０】図６は、図５のテスト動作時におけるマイ
クロデータの流れ図を示している。つまり、本実施例で
は通常動作状態と同様のシャンプを実行するため、フロ
ーではＡ０→Ａ１→Ａ２→…のように通常状態と同様の
実際の命令を実行することが可能となり、通常状態の動
作により近い動作を継続できることができる。
クロデータの流れ図を示している。つまり、本実施例で
は通常動作状態と同様のシャンプを実行するため、フロ
ーではＡ０→Ａ１→Ａ２→…のように通常状態と同様の
実際の命令を実行することが可能となり、通常状態の動
作により近い動作を継続できることができる。
【００２１】
【発明の効果】以上説明したように本発明のマイクロコ
ンピュータは、バーン・イン試験実行時に被試験マイク
ロコンピュータに対し電源とクロックだけを供給するこ
とによりダイナミックバーンイン装置で得られるのと同
等のテスト動作が、安価にできるという効果がある。
ンピュータは、バーン・イン試験実行時に被試験マイク
ロコンピュータに対し電源とクロックだけを供給するこ
とによりダイナミックバーンイン装置で得られるのと同
等のテスト動作が、安価にできるという効果がある。
【図１】本発明に関連するマイクロコンピュータのブロ
ック図
ック図
【図２】図１のテスト動作時のマイクロＲＯＭの内部に
おけるアドレスとデータの対応を示すフロー図
おけるアドレスとデータの対応を示すフロー図
【図３】図１の切換回路１３の詳細回路図
【図４】本実施例をバーン・イン装置に用いた場合のブ
ロック図
ロック図
【図５】本発明の一実施例のマイクロコンピュータのブ
ロック図
ロック図
【図６】図５のテスト動作時のマイクロプログラムのフ
ロー図
ロー図
【図７】従来のマイクロコンピュータにおけるバーン・
イン装置のブロック図
イン装置のブロック図
【図８】従来のマイクロコンピュータにおけるダイナミ
ック・バーン・イン装置のブロック図
ック・バーン・イン装置のブロック図
１ 恒温槽 ２ ヒータ ３ 電源 ４ パターン信号発生回路 ５ パターンメモリ ６ クロック源 ７11〜７mn マイクロコンピュータ ８1 〜８m 供試ボード ９ バスデータ線 １１ マイクロＲＯＭ １２ 内部回路 １３ 切換回路 １４，１４ａ カウンタ １５ 発振源 １６ アドレス生成回路 １８ 外部クロック入力端子 １９ モード切換端子 ２１ 内部バス ２２ アドレスバス ２３ カウンタ出力線 ２４ マイクロデータ ２５ システムクロック ２７ データ線 ２８ アドレス出力線
Claims (1)
- 【請求項１】 マイクロ命令を格納するマイクロメモリ
装置と、このマイクロメモリ装置のアドレスを生成する
アドレス生成回路と、前記マイクロメモリ装置な格納さ
れたマイクロ命令により動作が制御されるＣＰＵとを含
むマイクロコンピュータにおいて、所定のクロックを計
数してアドレスとすると共に、ジャンプ指定の時前記ア
ドレス生成回路の出力アドレスに変更されるカウンタ
と、テスト動作および通常動作の各モード設定を入力す
る入力モード端子と、この入力モード端子に印加された
値により前記アドレス生成回路の出力または前記カウン
タのカウント値を選択的に切換えて前記マイクロメモリ
装置のアドレスとして出力する切換え回路とを備えるこ
とを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00613691A JP3151834B2 (ja) | 1991-01-23 | 1991-01-23 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00613691A JP3151834B2 (ja) | 1991-01-23 | 1991-01-23 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04238543A JPH04238543A (ja) | 1992-08-26 |
| JP3151834B2 true JP3151834B2 (ja) | 2001-04-03 |
Family
ID=11630091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00613691A Expired - Lifetime JP3151834B2 (ja) | 1991-01-23 | 1991-01-23 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3151834B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3198997B2 (ja) | 1997-08-28 | 2001-08-13 | 日本電気株式会社 | マイクロコンピュータ及びそのバーンインテスト方法 |
-
1991
- 1991-01-23 JP JP00613691A patent/JP3151834B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04238543A (ja) | 1992-08-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR910017301A (ko) | 제어 집중 시스템 | |
| JPH0434110B2 (ja) | ||
| KR960003365B1 (ko) | Lsi의 시험방법 및 lsi | |
| JPH0682147B2 (ja) | 階層テスト・シ−ケンサ | |
| JP3151834B2 (ja) | マイクロコンピュータ | |
| JPH06180342A (ja) | Ｉｃ評価装置 | |
| JPH04238279A (ja) | Ｌｓｉテスト方法 | |
| JP3978285B2 (ja) | 不揮発性メモリ内蔵半導体装置テスト方法 | |
| KR100277770B1 (ko) | 시퀀스 제어회로 | |
| JP3198997B2 (ja) | マイクロコンピュータ及びそのバーンインテスト方法 | |
| JP2596355B2 (ja) | マイクロコンピュータ | |
| JPH1069396A (ja) | チップ検査システム及び制御装置 | |
| JPH0232620A (ja) | プログラマブル・ロジック・アレイ | |
| JPH04313079A (ja) | 半導体試験装置 | |
| JPH1019999A (ja) | Ｉｃ試験装置 | |
| JPH04188336A (ja) | マイクロコンピュータ | |
| JPH0575985B2 (ja) | ||
| KR100557918B1 (ko) | 조인트 테스트 액세스 그룹을 이용한 오류수정장치 | |
| JP2705359B2 (ja) | トレース回路 | |
| JPH1026655A (ja) | Ｌｓｉの試験装置 | |
| JPS62259145A (ja) | アルゴリズミツク・パタ−ン発生装置 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPS6468673A (en) | Semiconductor tester | |
| JPH1078886A (ja) | テスト装置 | |
| JPH04373028A (ja) | バーンインパターン供給方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080126 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090126 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100126 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110126 Year of fee payment: 10 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |