JPH0232620A - プログラマブル・ロジック・アレイ - Google Patents
プログラマブル・ロジック・アレイInfo
- Publication number
- JPH0232620A JPH0232620A JP18289788A JP18289788A JPH0232620A JP H0232620 A JPH0232620 A JP H0232620A JP 18289788 A JP18289788 A JP 18289788A JP 18289788 A JP18289788 A JP 18289788A JP H0232620 A JPH0232620 A JP H0232620A
- Authority
- JP
- Japan
- Prior art keywords
- logic array
- information
- logical operation
- logic
- information memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003745 diagnosis Methods 0.000 claims abstract description 22
- 230000004044 response Effects 0.000 claims description 3
- 239000000872 buffer Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000006399 behavior Effects 0.000 description 1
- 238000007664 blowing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
行なうべき論理動作を任意に変更設定できる構成のプロ
グラマブル・ロジック・アレイに関し、ロジック・アレ
イが実際に行なう論理動作がプログラムされた論理動作
と一致するか否かを診断可能とすることを目的とし、 対応する入力線と出力線とに接続されたスイッチング素
子のアレイからなるロジック・アレイと、ロジック・7
レイが行なうべき論理動作に応じて各スイッチング素子
のオン/オフ情報を記憶しておりロジック・アレイの論
理動作を決定する情報メモリとを有し、情報メモリに記
憶されている各スイッチング素子のオン/オフ情報は所
望の論理動作に応じて書き換え可能であるプログラマブ
ル0ロジツク・アレイにおいて、ロジック・アレイが情
報メモリに記憶されているオン/オフ情報通りの論理動
作を行なうか否かを診断する診断時に、診断を指示する
診断指示信号に応答して人力線を全て同一の論理値に固
定する固定手段と、診断時に、ロジック・アレイの出力
線より出力されるデータのパリティチェック結果と情報
メモリから出力されるオン/オフ情報のパリティチェッ
ク結果とを比較して診断結果を出力する診断手段とを備
えるように構成する。
グラマブル・ロジック・アレイに関し、ロジック・アレ
イが実際に行なう論理動作がプログラムされた論理動作
と一致するか否かを診断可能とすることを目的とし、 対応する入力線と出力線とに接続されたスイッチング素
子のアレイからなるロジック・アレイと、ロジック・7
レイが行なうべき論理動作に応じて各スイッチング素子
のオン/オフ情報を記憶しておりロジック・アレイの論
理動作を決定する情報メモリとを有し、情報メモリに記
憶されている各スイッチング素子のオン/オフ情報は所
望の論理動作に応じて書き換え可能であるプログラマブ
ル0ロジツク・アレイにおいて、ロジック・アレイが情
報メモリに記憶されているオン/オフ情報通りの論理動
作を行なうか否かを診断する診断時に、診断を指示する
診断指示信号に応答して人力線を全て同一の論理値に固
定する固定手段と、診断時に、ロジック・アレイの出力
線より出力されるデータのパリティチェック結果と情報
メモリから出力されるオン/オフ情報のパリティチェッ
ク結果とを比較して診断結果を出力する診断手段とを備
えるように構成する。
本発明はプログラマブル・ロジック・アレイ、特に行な
うべき論理動作を任意に変更設定できる構成のプログラ
マブル・ロジック・7レイに関する。
うべき論理動作を任意に変更設定できる構成のプログラ
マブル・ロジック・7レイに関する。
(従来の技術〕
従来のプログラマブル・ロジック・アレイ(progr
auable logic Array:以下PLA
と言う)は、配線内部にあるヒユーズを外部から電圧を
加えて溶断することにより任意の論理動作を行なうよう
に構成される。この様なPLAは、特別な装置を用いて
ヒユーズを溶断して任意の論理動作を行なう論理回路を
得る構成であるため、例えば利用者がPLAを所定の装
置に組み込む前でなければ自由に論理を設定することが
できない。
auable logic Array:以下PLA
と言う)は、配線内部にあるヒユーズを外部から電圧を
加えて溶断することにより任意の論理動作を行なうよう
に構成される。この様なPLAは、特別な装置を用いて
ヒユーズを溶断して任意の論理動作を行なう論理回路を
得る構成であるため、例えば利用者がPLAを所定の装
置に組み込む前でなければ自由に論理を設定することが
できない。
又、ヒユーズの溶断後はPLAの論理を変更することが
できない。
できない。
そこで、PLAのヒユーズを半導体スイッチング素子に
置き換え、各スイッチング素子のオン/オフ情報を情報
メモリに記憶することにより任意の論理動作を行ない得
るフィールド・プログラマブル・ロジック・アレイ(F
1eld P rograIllmab−1e
L oaic A rray :以下FPLAと言う
〉が提案されている。FPLAは、物理的にヒユーズを
溶断する構成ではないため、情報メモリの内容を変更す
ることにより繰り返し行なうべき論理動作を変更設定で
きる。これにより、1個のFPLAに用途に応じて複数
種類の論t!動作をプログラムすることが可能である。
置き換え、各スイッチング素子のオン/オフ情報を情報
メモリに記憶することにより任意の論理動作を行ない得
るフィールド・プログラマブル・ロジック・アレイ(F
1eld P rograIllmab−1e
L oaic A rray :以下FPLAと言う
〉が提案されている。FPLAは、物理的にヒユーズを
溶断する構成ではないため、情報メモリの内容を変更す
ることにより繰り返し行なうべき論理動作を変更設定で
きる。これにより、1個のFPLAに用途に応じて複数
種類の論t!動作をプログラムすることが可能である。
しかし、FPLAに所定の論理動作を行なわせるための
プログラム内容が情報メモリに正しく記憶されていても
、何らかの叩出でスッチング素子のオン/オフ情報がプ
ログラム内容と一致しない場合も起こり得る。この場合
、FPLAが実際に行なう論理動作がプログラムされた
所定の論理動作と異なってしまう。ところが、従来のF
PLAは、FPLAが実際に行なう論理動作がプログラ
ムされた所定の論理動作と一致するか否かを診断する機
能は付いていない。
プログラム内容が情報メモリに正しく記憶されていても
、何らかの叩出でスッチング素子のオン/オフ情報がプ
ログラム内容と一致しない場合も起こり得る。この場合
、FPLAが実際に行なう論理動作がプログラムされた
所定の論理動作と異なってしまう。ところが、従来のF
PLAは、FPLAが実際に行なう論理動作がプログラ
ムされた所定の論理動作と一致するか否かを診断する機
能は付いていない。
FPLAにテスト用データを入力してその結果得られる
出力データから上記診断を行なうことも考えられるが、
FPLAの論理は情報メモリの記憶内容を書き換えるこ
とにより自由に変更設定できるものであり、この方法で
は各論理に合わせたテスト用データと各テスト用データ
によって専られるべき比較用テストデータとを予め用意
する必要があり、実用的ではない。又、この方法ではF
PLA自体には診断i能がないため、簡単に診断を行な
うことができない。
出力データから上記診断を行なうことも考えられるが、
FPLAの論理は情報メモリの記憶内容を書き換えるこ
とにより自由に変更設定できるものであり、この方法で
は各論理に合わせたテスト用データと各テスト用データ
によって専られるべき比較用テストデータとを予め用意
する必要があり、実用的ではない。又、この方法ではF
PLA自体には診断i能がないため、簡単に診断を行な
うことができない。
従来、ロジック・アレイが実際に行なう論理動作がプロ
グラムされた論理動作と一致するが否かを診断すること
ができないという問題が生じていた。
グラムされた論理動作と一致するが否かを診断すること
ができないという問題が生じていた。
本発明は、ロジック・アレイが実際に行なう論理動作が
プログラムされた論理動作と一致するか否かを診断可能
とすることのできるプログラマブル・ロジック・アレイ
を提供することを目的とする。
プログラムされた論理動作と一致するか否かを診断可能
とすることのできるプログラマブル・ロジック・アレイ
を提供することを目的とする。
(課題を解決するための手段)
第1図は、本発明の原理説明図である。同図中、1は対
応する入力線と出力線とに接続されたスイッチング素子
のアレイからなるロジック・アレイ、2はロジック・ア
レイ1が行なうべぎ論理動作に応じた各スイッチング素
子のオン/オフ情報を記憶しておりロジック・アレイ1
の論理動作を決定する情報メモリである。この情報メモ
リ2に記憶されている各スイッチング素子のオン/オフ
情報は所望の論理動作に応じて書き換え可能である。
応する入力線と出力線とに接続されたスイッチング素子
のアレイからなるロジック・アレイ、2はロジック・ア
レイ1が行なうべぎ論理動作に応じた各スイッチング素
子のオン/オフ情報を記憶しておりロジック・アレイ1
の論理動作を決定する情報メモリである。この情報メモ
リ2に記憶されている各スイッチング素子のオン/オフ
情報は所望の論理動作に応じて書き換え可能である。
3は固定手段、4は診断手段である。
固定手段3は、ロジック・アレイ1が情報メモリ2に記
憶されているオン/オフ情報通りの論理動作を行なうか
否かを診断する診断時に、診断を指示する診断指示信号
に応答して入力線を全て同一の論理値に固定し、診断手
段4は、診断時にロジック・アレイ1の出力線より出力
されるデータのパリティチェック結果と情報メモリから
出力されるオン/オフ情報のパリティチェック結果とを
比較して診断結果を出力する。
憶されているオン/オフ情報通りの論理動作を行なうか
否かを診断する診断時に、診断を指示する診断指示信号
に応答して入力線を全て同一の論理値に固定し、診断手
段4は、診断時にロジック・アレイ1の出力線より出力
されるデータのパリティチェック結果と情報メモリから
出力されるオン/オフ情報のパリティチェック結果とを
比較して診断結果を出力する。
従って、プログラマブル・ロジック・アレイは診断機能
を有し、ロジック・アレイが実際に行なう論理動作がプ
ログラムされた論理動作と一致するか否かを診断可能と
なる。
を有し、ロジック・アレイが実際に行なう論理動作がプ
ログラムされた論理動作と一致するか否かを診断可能と
なる。
(実施例)
第2図は、本発明の一実施例を示す。同図中、プログラ
マブル・ロジック・アレイ(PLA)はロジック・アレ
イ11と、情報メモリ12と、パリティチェック部13
.14と、比較回路15とからなる。
マブル・ロジック・アレイ(PLA)はロジック・アレ
イ11と、情報メモリ12と、パリティチェック部13
.14と、比較回路15とからなる。
通常は、入力線31より入力データが入来すると、ロジ
ック・アレイ11内の各スイッチング素子が情報メモリ
12より情報線41を介して供給されるロジック・アレ
イ11が行なうべき論理動作に応じたオン/オフ情報に
基づいて制御され、入力データに対して論理動作を行な
った結果である出力データが出力線32から出力される
。なお、情報メモリ12に記憶されているオン/オフ情
報を書き換えることにより、ロジック・アレイ11が行
なうべき論理動作を任意に変更設定できる。
ック・アレイ11内の各スイッチング素子が情報メモリ
12より情報線41を介して供給されるロジック・アレ
イ11が行なうべき論理動作に応じたオン/オフ情報に
基づいて制御され、入力データに対して論理動作を行な
った結果である出力データが出力線32から出力される
。なお、情報メモリ12に記憶されているオン/オフ情
報を書き換えることにより、ロジック・アレイ11が行
なうべき論理動作を任意に変更設定できる。
他方、ロジック・アレイ11が情報メモリ12に記憶さ
れているオン/オフ情報通り、即ち、プログラムされた
通りの論理動作を行なうか否かを診断する診断時には、
診断指示信号が信号線37を介してロジック・アレイ1
1の固定回路16に供給される。固定回路16は、診断
指示信号を供給されるとロジック・アレイ11の人力線
を全てハイレベルに固定する。これにより、ロジック・
アレイ11は情報I!41を介して供給されるオン/オ
フ情報に基づいてハイレベルの情報を診断出力線42を
介してパリティチェック部13へ出力する。つまり、診
断出力線42からは、実質的にロジック・アレイ11の
入力データを全てハイレベル(rLl)に固定した場合
の出力データが得られる。
れているオン/オフ情報通り、即ち、プログラムされた
通りの論理動作を行なうか否かを診断する診断時には、
診断指示信号が信号線37を介してロジック・アレイ1
1の固定回路16に供給される。固定回路16は、診断
指示信号を供給されるとロジック・アレイ11の人力線
を全てハイレベルに固定する。これにより、ロジック・
アレイ11は情報I!41を介して供給されるオン/オ
フ情報に基づいてハイレベルの情報を診断出力線42を
介してパリティチェック部13へ出力する。つまり、診
断出力線42からは、実質的にロジック・アレイ11の
入力データを全てハイレベル(rLl)に固定した場合
の出力データが得られる。
パリティチェック部13は、診断出力線42を介して得
た出力データのパリティチェックを行ない、そのパリテ
ィチェック結果を比較回路15に供給する。他方、パリ
ティチェック部14は、情報141を介して得たオン/
オフ情報のパリティチェックを行ない、そのパリティチ
ェック結果を比較回路15に供給する。これにより、比
較回路15はパリティチェック部13よりロジック・ア
レイ11が実際に行なった論理動作に対するパリティチ
ェック結果を供給され、パリティチェック部14より情
報メモリ12にプログラムされたロジック・アレイ11
が行なうべき論理動作に対するパリティチェック結果を
供給される。従って、比較回路15にて比較されるパリ
ティチェック結果が一致すればロジック・アレイ11は
プログラムされた通りの論理動作を行なっていることが
わかる。比較回路15の出力信号は診断結果として出力
される。
た出力データのパリティチェックを行ない、そのパリテ
ィチェック結果を比較回路15に供給する。他方、パリ
ティチェック部14は、情報141を介して得たオン/
オフ情報のパリティチェックを行ない、そのパリティチ
ェック結果を比較回路15に供給する。これにより、比
較回路15はパリティチェック部13よりロジック・ア
レイ11が実際に行なった論理動作に対するパリティチ
ェック結果を供給され、パリティチェック部14より情
報メモリ12にプログラムされたロジック・アレイ11
が行なうべき論理動作に対するパリティチェック結果を
供給される。従って、比較回路15にて比較されるパリ
ティチェック結果が一致すればロジック・アレイ11は
プログラムされた通りの論理動作を行なっていることが
わかる。比較回路15の出力信号は診断結果として出力
される。
第3図に示す如く、ロジック・アレイ11は対応する入
力a31+〜31nと出力線321〜321とに接続さ
れたスイッチング素子33n〜33η1のアレイからな
る。なお、入力線311〜31Tlの入力側にはバッフ
ァ351〜35Tlが設けられ、出力線321〜32η
の出力側にはバッファ361〜36Tlが設けられてい
る。
力a31+〜31nと出力線321〜321とに接続さ
れたスイッチング素子33n〜33η1のアレイからな
る。なお、入力線311〜31Tlの入力側にはバッフ
ァ351〜35Tlが設けられ、出力線321〜32η
の出力側にはバッファ361〜36Tlが設けられてい
る。
固定回路16は、オア回路38+〜38Tlとがらなり
、通常は端子37にローレベルの信号が印加されている
。このため、入力線311〜311のレベルは入力デー
タによって決定される。しかし、診断時には、端子37
にハイレベルの信号が診断指示信号として印加される。
、通常は端子37にローレベルの信号が印加されている
。このため、入力線311〜311のレベルは入力デー
タによって決定される。しかし、診断時には、端子37
にハイレベルの信号が診断指示信号として印加される。
これにより、診断時には入力線311〜31Tlのレベ
ルが入力データにかかわらず仝てハイレベルに固定され
てしまう。
ルが入力データにかかわらず仝てハイレベルに固定され
てしまう。
各スイッチング素子33n〜3311は、対応する入力
線と出力線とに接続されたトランジスタTrからなり、
−例としてスイッチング素子33?lT+の構成を第4
図に示す。情報線41Tlには情報メモリ12からのオ
ン/オフ情報が供給され、診断時には診断出力線42T
lより入力vfj31Tlのハイレベル情報がオン/オ
フ情報に応じて出力される。Ilち、オン情報が供給さ
れると診断出力線42ηはハイレベルとなり、オフ情報
が供給されると診断出力1i142nはローレベルとな
る。
線と出力線とに接続されたトランジスタTrからなり、
−例としてスイッチング素子33?lT+の構成を第4
図に示す。情報線41Tlには情報メモリ12からのオ
ン/オフ情報が供給され、診断時には診断出力線42T
lより入力vfj31Tlのハイレベル情報がオン/オ
フ情報に応じて出力される。Ilち、オン情報が供給さ
れると診断出力線42ηはハイレベルとなり、オフ情報
が供給されると診断出力1i142nはローレベルとな
る。
なお、固定回路16及びスイッチング素子3311〜3
3nt+の構成は実施例のそれに限定されないことは言
うまでもない。
3nt+の構成は実施例のそれに限定されないことは言
うまでもない。
以上本発明の実施例により説明したが、本発明は本発明
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
の主旨に従い種々の変形が可能であり、本発明からこれ
らを排除するものではない。
本発明によれば、診断時にロジック・アレイの入力線を
全て同一の論理値に固定する固定手段と診断時にロジッ
ク・アレイの入り線より出力されるデータのパリティチ
ェック結果と情報メモリから出力される各スイッチング
素子のオン/オフ情報のパリティチェック結果とを比較
して診断結果を出力する診断手段とを設けているので、
ロジック・アレイが実際に行なう論理動作がプログラム
された論理動作と一致するか否かを診断することができ
、プログラム・ロジック・アレイ自体に診rrrm能を
持たせることができるので、実用的には極めて有用であ
る。
全て同一の論理値に固定する固定手段と診断時にロジッ
ク・アレイの入り線より出力されるデータのパリティチ
ェック結果と情報メモリから出力される各スイッチング
素子のオン/オフ情報のパリティチェック結果とを比較
して診断結果を出力する診断手段とを設けているので、
ロジック・アレイが実際に行なう論理動作がプログラム
された論理動作と一致するか否かを診断することができ
、プログラム・ロジック・アレイ自体に診rrrm能を
持たせることができるので、実用的には極めて有用であ
る。
第1図は本発明の原理説明図、
第2図は本発明の一実施例、を示すブロック図、第3図
はロジック・アレイの構成を示す回路系統図、 第4図はスイッチング素子の構成を示す回路図である。 3311〜3311はスイッチング素子、35+〜35
η、361〜361はバッファ、37は端子、 381〜381はオア回路、 41.41+〜411は情報線、 42.42+〜42Tlは診断出力線 を示す。 図において、 1はロジック・アレイ、 2は情報メモリ、 3は固定手段、 4は診断手段、 11はロジック・アレイ、 12は情報メモリ、 13.14はパリティチェック部、 15は比較回路、 16は固定回路、 31.31+〜31Tlは入力線、 32.32+〜3211は出力線、 特許出願人 富 士 通 株式会社 ど−−
はロジック・アレイの構成を示す回路系統図、 第4図はスイッチング素子の構成を示す回路図である。 3311〜3311はスイッチング素子、35+〜35
η、361〜361はバッファ、37は端子、 381〜381はオア回路、 41.41+〜411は情報線、 42.42+〜42Tlは診断出力線 を示す。 図において、 1はロジック・アレイ、 2は情報メモリ、 3は固定手段、 4は診断手段、 11はロジック・アレイ、 12は情報メモリ、 13.14はパリティチェック部、 15は比較回路、 16は固定回路、 31.31+〜31Tlは入力線、 32.32+〜3211は出力線、 特許出願人 富 士 通 株式会社 ど−−
Claims (1)
- 【特許請求の範囲】 対応する入力線と出力線とに接続されたスイッチング素
子のアレイからなるロジック・アレイ(1)と、該ロジ
ック・アレイが行なうべき論理動作に応じて各スイッチ
ング素子のオン/オフ情報を記憶しており該ロジック・
アレイの論理動作を決定する情報メモリ(2)とを有し
、該情報メモリに記憶されている各スイッチング素子の
オン/オフ情報は所望の論理動作に応じて書き換え可能
であるプログラマブル・ロジック・アレイにおいて、 該ロジック・アレイ(1)が該情報メモリ(2)に記憶
されているオン/オフ情報通りの論理動作を行なうか否
かを診断する診断時に、診断を指示する診断指示信号に
応答して該入力線を全て同一の論理値に固定する固定手
段(3)と、 診断時に、該ロジック・アレイの該出力線より出力され
るデータのパリテイチェック結果と該情報メモリから出
力されるオン/オフ情報のパリテイチェック結果とを比
較して診断結果を出力する診断手段(4)とを備えたこ
とを特徴とするプログラマブル・ロジック・アレイ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18289788A JPH0232620A (ja) | 1988-07-22 | 1988-07-22 | プログラマブル・ロジック・アレイ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18289788A JPH0232620A (ja) | 1988-07-22 | 1988-07-22 | プログラマブル・ロジック・アレイ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0232620A true JPH0232620A (ja) | 1990-02-02 |
Family
ID=16126298
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18289788A Pending JPH0232620A (ja) | 1988-07-22 | 1988-07-22 | プログラマブル・ロジック・アレイ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0232620A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007007822A (ja) * | 2005-07-01 | 2007-01-18 | Horkos Corp | 工作機械の測定履歴表示装置および測定値判定処理方法 |
JP2011014005A (ja) * | 2009-07-03 | 2011-01-20 | Ricoh Co Ltd | 制御装置と画像形成装置 |
US7987398B2 (en) | 2007-07-02 | 2011-07-26 | Renesas Electronics Corporation | Reconfigurable device |
JP2013149290A (ja) * | 2001-10-11 | 2013-08-01 | Altera Corp | プログラマブルロジックリソース上のエラー検出 |
-
1988
- 1988-07-22 JP JP18289788A patent/JPH0232620A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013149290A (ja) * | 2001-10-11 | 2013-08-01 | Altera Corp | プログラマブルロジックリソース上のエラー検出 |
JP2007007822A (ja) * | 2005-07-01 | 2007-01-18 | Horkos Corp | 工作機械の測定履歴表示装置および測定値判定処理方法 |
US7987398B2 (en) | 2007-07-02 | 2011-07-26 | Renesas Electronics Corporation | Reconfigurable device |
JP2011014005A (ja) * | 2009-07-03 | 2011-01-20 | Ricoh Co Ltd | 制御装置と画像形成装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0433850A2 (en) | Method of organizing programmable logic array devices for board testability | |
KR19980028174A (ko) | 선형 궤환 쉬프트레지스터, 다중 입력기호 레지스터 및 이들을 이용한 내장 자기 진단회로 | |
KR960002370A (ko) | 반도체 메모리 장치의 리던던시 회로 | |
US4682330A (en) | Hierarchical test system architecture | |
CN1870178B (zh) | 半导体器件 | |
KR910007276A (ko) | 직접회로소자용 테스트 회로와 집적회로의 테스트중 구성 비트를 프로그래밍하는 방법 | |
US20050122142A1 (en) | Circuit for controlling internal supply voltage driver | |
JPH0232620A (ja) | プログラマブル・ロジック・アレイ | |
JP4090988B2 (ja) | デジタルシステム及び該デジタルシステムのエラー検出方法 | |
JPH1144741A (ja) | プログラマブルロジックデバイス及びその試験方法並びに試験用データ作成方法 | |
KR100277770B1 (ko) | 시퀀스 제어회로 | |
KR100249435B1 (ko) | 반도체 집적 회로 장치 | |
US5402018A (en) | Semiconductor integrated circuit | |
JP4435915B2 (ja) | パターン発生方法・パターン発生器・メモリ試験装置 | |
RU2216796C2 (ru) | Электронное запоминающее устройство | |
JP3042103B2 (ja) | 半導体記憶装置 | |
US6590414B2 (en) | Circuit architecture for performing a trimming operation on integrated circuits | |
US6581171B1 (en) | Circuit configuration for the burn-in test of a semiconductor module | |
US6479310B1 (en) | Method for testing a semiconductor integrated circuit device | |
JP3241302B2 (ja) | 半導体記憶装置 | |
JP2002139552A (ja) | 集積回路のテスト構成 | |
JP2760333B2 (ja) | 半導体装置 | |
JPH10253707A (ja) | 集積回路試験装置 | |
JP3151834B2 (ja) | マイクロコンピュータ | |
JP2720761B2 (ja) | 半導体集積回路試験装置 |