KR960002370A - 반도체 메모리 장치의 리던던시 회로 - Google Patents

반도체 메모리 장치의 리던던시 회로 Download PDF

Info

Publication number
KR960002370A
KR960002370A KR1019940015542A KR19940015542A KR960002370A KR 960002370 A KR960002370 A KR 960002370A KR 1019940015542 A KR1019940015542 A KR 1019940015542A KR 19940015542 A KR19940015542 A KR 19940015542A KR 960002370 A KR960002370 A KR 960002370A
Authority
KR
South Korea
Prior art keywords
address
memory cell
normal
decoder
redundancy
Prior art date
Application number
KR1019940015542A
Other languages
English (en)
Other versions
KR960016807B1 (ko
Inventor
김재철
곽충근
Original Assignee
김광호
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김광호, 삼성전자 주식회사 filed Critical 김광호
Priority to KR1019940015542A priority Critical patent/KR960016807B1/ko
Priority to US08/491,348 priority patent/US5576999A/en
Publication of KR960002370A publication Critical patent/KR960002370A/ko
Application granted granted Critical
Publication of KR960016807B1 publication Critical patent/KR960016807B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781—Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/48—Arrangements in static stores specially adapted for testing by means external to the store, e.g. using direct memory access [DMA] or using auxiliary access paths
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • G11C29/787—Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes using a fuse hierarchy
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability

Abstract

본 발명은 데이타를 저장하는 노멀 메모리 셀 어레이와, 상기 노멀 메모리 셀 어레이 내의 결함 셀을 대체하기 위한 리던던트 메모리 셀과, 어드레스를 입력하여 상기 노멀 메모리 셀 어레이 내의 상기 노멀 메모리 셀을 지정하기 위한 노멀 디코더와, 상기 리던던트 메모리 셀을 선택하기 위한 리던던시 디코더를 가지는 반도체 메모리 장치의 리던던시 회로에 있어서, 제어 클럭에 제어되며 상기 어드레스를 입력하여 상기 어드레스 중결함 어드레스를 프로그램하기 위하여 상기 결함 어드레스에 입력하여 상기 어드레스와 동일한 위상을 가지는 상기 어드레스를 출력하는 제1경로와 상기 어드레스와 반대 위상을 가지는 상기 어드레스를 출력하는 제2경로를 가지는 전송부를 구비하여, 리페어 이전에는 상기 제1경로를 선택하여 상기 노멀 디코더와 상기 결함 어드레스의 입력에 대응하여 상기 퓨즈를 컷팅하여 상기 제2경로를 선택하여 상기 리던던시 디코더에 의해 상기 리던 던트 메모리 셀이 선택하므로서 번-인 테스트시 상기 노멀 메모리 셀 및 상기 리던던트 메모리 셀을 동시에 번-인할 수 있음을 특징으로 한다. 본 발명에 의한 반도체 메모리 장치의 리던던시 회로에 의하여 번-인테스트 후 결함 셀을 패키지 상태에서 리페어할 수 있는 리던던시 회로에 있어서, 번-인 테스트시 특정 어드레스에 대하여 노멀 메모리 셀과 리던던시 메모리 셀을 동시에 번-인할 수 있으며, 또한, 번-인 테스트 결과 단일 비트성 결함에 의한 결함 셀 구제를 용이하게 할 수 있을 뿐만 아니라, 효율적으로 퓨즈 컷팅을 수행하여 신뢰성있는 리던던시 동작을 수행할 수 있는 효과가 있다.

Description

반도체 메모리 장치의 리던던시 회로
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제4도는 본 발명에 따른 리던던시 회로를 보이는 도면.
제5도는 본 발명에 따른 리던던시 디코더의 구성을 보이는 도면.
제6도는 제4도에 따른 제어클럭 발생회로를 보이는 도면.

Claims (4)

  1. 데이타를 저장하는 노멀 메모리 셀 어레이와, 상기 노멀 메모리 셀 어레이 내의 결함 셀을 대체하기 위한 리던던트 메모리 셀과, 어드레스를 입력하여 상기 노멀 메모리 셀 어레이 내의 상기 노멀 메모리 셀을 지정하기 위한 노멀 디코더와, 상기 리던던트 메모리 셀을 선택하기 위한 리던던시 디코더를 가지며 번-인 테스트 후 감지되는 결함 셀을 패키지 상태에서 리페어할 수 있는 반도체 메모리 장치의 리던던시 회로에 있어서, 제어 클럭에 제어되며 상기 어드레스를 입력하여 상기 어드레스 중 결함 어드레스를 프로그램하기 위하여 상기 결함 어드레스에 상응하여 컷팅 여부가 결정되는 퓨즈를 가지는 제어부와, 상기 제어부의 출력 신호에 제어되며 상기 어드레스를 입력하여 상기 어드레스와 동일한 위상을 가지는 상기 어드레스를 출력하는 제1경로와 상기 어드레스와 반대 위상을 가지는 상기 어드레스를 출력하는 제2경로를 가지는 전송부를 구비하여, 리페어 이전에는 상기 제1경로를 선택하여 상기 노멀 디코더와 상기 리던던시 디코더에 의해 상기 노멀 메모리 셀과 상기 리던던트 메모리 셀을 동시에 선택하며, 리페어시 상기 결함 어드레스의 입력에 대응하여 상기 퓨즈를 컷팅하여 상기 제2경로를 선택하여 상기 리던던시 디코더에 의해 상기 리던던트 메모리 셀이 선택하므로서 번-인 테스트시 상기 노멀 메모리 셀 및 상기 리던던트 메모리 셀을 동시에 번-인 할 수 있음을 특징으로 하는 리던던시 회로.
  2. 제2항에 있어서, 상기 퓨즈는 상기 제어 클럭과 상기 어드레스의 입력에 따라 방전 여부가 결정되는 출력 노드와 전원전압 사이에 형성됨을 특징으로 하는 리던던시 회로.
  3. 제3항에 있어서, 상기 어드레스의 각각 프로그램하기 위해 상기 어드레스의 각각에 상응하는 하나의 퓨즈만을 구비함을 특징으로 하는 리던던시 회로.
  4. 제4항에 있어서, 상기 결함 어드레스중 어느 하나의 특정 논리 상태를 기준으로 하여 상기 퓨즈를 컷팅함을 특징으로 하는 리던던시 회로.
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019940015542A 1994-06-30 1994-06-30 반도체 메모리 장치의 리던던시 회로 KR960016807B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940015542A KR960016807B1 (ko) 1994-06-30 1994-06-30 반도체 메모리 장치의 리던던시 회로
US08/491,348 US5576999A (en) 1994-06-30 1995-06-30 Redundancy circuit of a semiconductor memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940015542A KR960016807B1 (ko) 1994-06-30 1994-06-30 반도체 메모리 장치의 리던던시 회로

Publications (2)

Publication Number Publication Date
KR960002370A true KR960002370A (ko) 1996-01-26
KR960016807B1 KR960016807B1 (ko) 1996-12-21

Family

ID=19386918

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940015542A KR960016807B1 (ko) 1994-06-30 1994-06-30 반도체 메모리 장치의 리던던시 회로

Country Status (2)

Country Link
US (1) US5576999A (ko)
KR (1) KR960016807B1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278086B1 (ko) * 1995-10-31 2001-01-15 박세광 퓨즈 수를 줄인 메모리 장치
KR100383259B1 (ko) * 2000-11-23 2003-05-09 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 프로그램된 불량어드레스 확인 방법
KR20030093410A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 반도체 메모리 장치에서의 리던던시 메모리 셀의 번인제어 회로 및 그 제어 방법
KR100443508B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 메모리 모듈
KR100468315B1 (ko) * 2002-07-15 2005-01-27 주식회사 하이닉스반도체 리페어 회로
KR100490666B1 (ko) * 1998-12-15 2005-09-12 윈본드 일렉트로닉스 코포레이션 리던던트메모리블럭을가지는메모리장치

Families Citing this family (34)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970001564U (ko) * 1995-06-21 1997-01-21 자동차용 후부차체의 보강구조
KR100192574B1 (ko) * 1995-10-04 1999-06-15 윤종용 디코디드 퓨즈를 사용한 반도체 메모리 장치의 컬럼 리던던시 회로
KR0172382B1 (ko) * 1995-12-21 1999-03-30 김광호 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치
US5825697A (en) * 1995-12-22 1998-10-20 Micron Technology, Inc. Circuit and method for enabling a function in a multiple memory device module
US6240535B1 (en) * 1995-12-22 2001-05-29 Micron Technology, Inc. Device and method for testing integrated circuit dice in an integrated circuit module
KR0170271B1 (ko) * 1995-12-30 1999-03-30 김광호 리던던트셀 테스트 제어회로를 구비하는 반도체 메모리장치
US5699307A (en) * 1996-06-28 1997-12-16 Intel Corporation Method and apparatus for providing redundant memory in an integrated circuit utilizing a subarray shuffle replacement scheme
JPH1064294A (ja) * 1996-08-20 1998-03-06 Advantest Corp メモリデバイスの不良救済解析方法
US6009536A (en) * 1996-09-20 1999-12-28 Micron Electronics, Inc. Method for using fuse identification codes for masking bad bits on memory modules
US5841710A (en) * 1997-02-14 1998-11-24 Micron Electronics, Inc. Dynamic address remapping decoder
JP3244031B2 (ja) * 1997-08-20 2002-01-07 日本電気株式会社 半導体記憶装置
JPH11144497A (ja) * 1997-11-13 1999-05-28 Mitsubishi Electric Corp 同期型半導体記憶装置
JPH11250692A (ja) * 1998-02-27 1999-09-17 Oki Micro Design:Kk 冗長回路
US6332183B1 (en) 1998-03-05 2001-12-18 Micron Technology, Inc. Method for recovery of useful areas of partially defective synchronous memory components
US6314527B1 (en) 1998-03-05 2001-11-06 Micron Technology, Inc. Recovery of useful areas of partially defective synchronous memory components
US6381707B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. System for decoding addresses for a defective memory array
US6381708B1 (en) 1998-04-28 2002-04-30 Micron Technology, Inc. Method for decoding addresses for a defective memory array
KR100333720B1 (ko) * 1998-06-30 2002-06-20 박종섭 강유전체메모리소자의리던던시회로
US6134176A (en) * 1998-11-24 2000-10-17 Proebsting; Robert J. Disabling a defective element in an integrated circuit device having redundant elements
US6496876B1 (en) 1998-12-21 2002-12-17 Micron Technology, Inc. System and method for storing a tag to identify a functional storage location in a memory device
US6115302A (en) * 1999-04-07 2000-09-05 Proebsting; Robert J. Disabling a decoder for a defective element in an integrated circuit device having redundant elements
US6574763B1 (en) 1999-12-28 2003-06-03 International Business Machines Corporation Method and apparatus for semiconductor integrated circuit testing and burn-in
US8164362B2 (en) * 2000-02-02 2012-04-24 Broadcom Corporation Single-ended sense amplifier with sample-and-hold reference
US6745354B2 (en) * 2000-02-02 2004-06-01 Broadcom Corporation Memory redundancy implementation
US7173867B2 (en) * 2001-02-02 2007-02-06 Broadcom Corporation Memory redundancy circuit techniques
US6578157B1 (en) 2000-03-06 2003-06-10 Micron Technology, Inc. Method and apparatus for recovery of useful areas of partially defective direct rambus rimm components
US7269765B1 (en) 2000-04-13 2007-09-11 Micron Technology, Inc. Method and apparatus for storing failing part locations in a module
KR100389040B1 (ko) * 2000-10-18 2003-06-25 삼성전자주식회사 반도체 집적 회로의 퓨즈 회로
JP4002749B2 (ja) * 2001-11-14 2007-11-07 富士通株式会社 半導体装置
KR100462877B1 (ko) * 2002-02-04 2004-12-17 삼성전자주식회사 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법
KR100505702B1 (ko) * 2003-08-20 2005-08-02 삼성전자주식회사 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
US7913141B2 (en) * 2006-08-16 2011-03-22 Taiwan Semiconductor Manufacturing Co., Ltd. Power gating in integrated circuits for leakage reduction
US7609579B2 (en) * 2007-11-21 2009-10-27 Etron Technology Inc. Memory module with failed memory cell repair function and method thereof
KR20160043711A (ko) * 2014-10-14 2016-04-22 에스케이하이닉스 주식회사 리페어 회로 및 이를 포함하는 반도체 메모리 장치

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920010347B1 (ko) * 1989-12-30 1992-11-27 삼성전자주식회사 분할된 워드라인을 가지는 메모리장치의 리던던시 구조
JPH04222998A (ja) * 1990-12-25 1992-08-12 Nec Corp 半導体メモリ装置
JPH06275094A (ja) * 1993-03-23 1994-09-30 Mitsubishi Electric Corp 半導体装置および半導体メモリ装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100278086B1 (ko) * 1995-10-31 2001-01-15 박세광 퓨즈 수를 줄인 메모리 장치
KR100490666B1 (ko) * 1998-12-15 2005-09-12 윈본드 일렉트로닉스 코포레이션 리던던트메모리블럭을가지는메모리장치
KR100383259B1 (ko) * 2000-11-23 2003-05-09 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 프로그램된 불량어드레스 확인 방법
KR100443508B1 (ko) * 2001-12-21 2004-08-09 주식회사 하이닉스반도체 반도체 메모리 모듈
KR20030093410A (ko) * 2002-06-03 2003-12-11 삼성전자주식회사 반도체 메모리 장치에서의 리던던시 메모리 셀의 번인제어 회로 및 그 제어 방법
KR100468315B1 (ko) * 2002-07-15 2005-01-27 주식회사 하이닉스반도체 리페어 회로

Also Published As

Publication number Publication date
KR960016807B1 (ko) 1996-12-21
US5576999A (en) 1996-11-19

Similar Documents

Publication Publication Date Title
KR960002370A (ko) 반도체 메모리 장치의 리던던시 회로
US6940765B2 (en) Repair apparatus and method for semiconductor memory device to be selectively programmed for wafer-level test or post package test
JP3645296B2 (ja) 半導体メモリ装置のバーンイン制御回路とそれを利用したバーンインテスト方法
US8315116B2 (en) Repair circuit and repair method of semiconductor memory apparatus
US5748543A (en) Self repairing integrated circuit memory devices and methods
KR100265765B1 (ko) 빌트인 셀프 테스트 회로를 구비한 결함구제회로 및 이를 사용한 결함구제방법
GB2296583B (en) Defective cell repairing circuits and methods
KR950030164A (ko) 반도체 메모리장치의 결함구제방법 및 그 회로
US20080186783A1 (en) Redundancy circuit semiconductor memory device
KR970010645B1 (ko) 집적반도체 기억장치의 용장성 디코더
KR960019319A (ko) 반도체 메모리 장치의 리던던시 회로 및 그 방법
JP2004005912A (ja) 半導体メモリ装置、及びその不良セルアドレスプログラム回路及び方法
US7924646B2 (en) Fuse monitoring circuit for semiconductor memory device
US6178124B1 (en) Integrated memory having a self-repair function
US6601194B1 (en) Circuit configuration for repairing a semiconductor memory
KR20020074511A (ko) 데이터 메모리 용장 로직용 테스트가능 롬 칩
JPH06295594A (ja) 半導体記憶装置
US6288939B1 (en) Circuit configuration for monitoring states of a memory device
US6954399B2 (en) Column repair circuit
JP2004087103A (ja) 不良セル救済機能を有するｒｏｍメモリ装置及び不良セル救済方法
KR940008212B1 (ko) 리던던트 셀의 테스트 수단이 내장된 반도체 메모리 장치
KR100338812B1 (ko) 반도체 메모리 장치
KR20020064014A (ko) 번-인 테스트 기능을 구비한 반도체 메모리 장치
KR20030093410A (ko) 반도체 메모리 장치에서의 리던던시 메모리 셀의 번인제어 회로 및 그 제어 방법
KR19980014817A (ko) 반도체 메모리 장치의 리페어 정보 저장 및 검출 회로

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071203

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee