KR20160043711A - 리페어 회로 및 이를 포함하는 반도체 메모리 장치 - Google Patents

리페어 회로 및 이를 포함하는 반도체 메모리 장치 Download PDF

Info

Publication number
KR20160043711A
KR20160043711A KR1020140138225A KR20140138225A KR20160043711A KR 20160043711 A KR20160043711 A KR 20160043711A KR 1020140138225 A KR1020140138225 A KR 1020140138225A KR 20140138225 A KR20140138225 A KR 20140138225A KR 20160043711 A KR20160043711 A KR 20160043711A
Authority
KR
South Korea
Prior art keywords
repair
address
column
signal
input address
Prior art date
Application number
KR1020140138225A
Other languages
English (en)
Inventor
윤태식
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140138225A priority Critical patent/KR20160043711A/ko
Priority to US14/627,875 priority patent/US9384859B2/en
Priority to TW104114083A priority patent/TWI653635B/zh
Priority to CN201510543235.XA priority patent/CN105513646B/zh
Publication of KR20160043711A publication Critical patent/KR20160043711A/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/781Masking faults in memories by using spares or by reconfiguring using programmable devices combined in a redundant decoder
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/76Masking faults in memories by using spares or by reconfiguring using address translation or modifications
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/14Implementation of control logic, e.g. test mode decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24Accessing extra cells, e.g. dummy cells or redundant cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44Indication or identification of errors, e.g. for repair
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C8/00Arrangements for selecting an address in a digital store
    • G11C8/10Decoders
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C2029/1802Address decoder
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50Marginal testing, e.g. race, voltage or current testing

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

제1제어신호에 응답하여 입력 어드레스의 부분 입력 어드레스를 디코딩하는 노멀 디코더; 제2제어신호에 응답하여 상기 부분 입력 어드레스와, 리페어 어드레스의 부분 리페어 어드레스를 비교하고, 상기 부분 입력 어드레스와 상기 부분 리페어 어드레스가 일치하는 경우에 컬럼 리페어 신호를 생성하는 비교부;및 상기 컬럼 리페어 신호에 응답하여 상기 리페어 어드레스를 디코딩하는 리던던시 디코더를 포함하는 리페어 회로가 제공되며, 더블 컬럼 라인 테스트에서 최상위 비트만 상이한 제1 및 제2노멀 컬럼라인 중 제1노멀 컬럼라인이 리페어된 경우에 제2노멀 컬럼라인에 대해서도 테스트를 수행할 수 있다.

Description

리페어 회로 및 이를 포함하는 반도체 메모리 장치{REPAIR CIRCUIT AND SEMICONDUCTOR MEMORY DEVICE INCLUDING THE SAME}
본 특허문헌은 반도체 설계 기술에 관한 것으로, 구체적으로 결함 메모리 셀의 구제를 위한 리페어 회로를 포함하는 반도체 메모리 장치에 관한 것이다.
도 1은 일반적인 반도체 메모리 장치를 도시한 도면이다.
도 1을 참조하면, 반도체 메모리 장치는 노멀 셀 어레이(110)와, 리던던시 셀 어레이(120)와, 비교부(130)와, 제어부(140)와, 노멀 디코더(150) 및 리던던시 디코더(160)를 포함한다.
노멀 셀 어레이(110)는 다수의 로우(row) 어드레스(미도시)와 컬럼(column) 어드레스(CADD)에 대응하는 다수의 로우 라인(미도시) 및 컬럼 라인으로 구성되는 다수의 메모리 셀을 포함한다.
리던던시 셀 어레이(120)는 결함이 발생한 메모리 셀을 대체하기 위한 다수의 메모리 셀을 포함한다.
노멀 셀 어레이(110)는 다수의 노멀 컬럼신호에 대응하는 노멀 컬럼라인(BL1~BLN)을 포함하며, 리던던시 셀 어레이(120)는 다수의 리던던시 컬럼신호에 대응하는 리던던시 컬럼라인(RBL1~RBLM)를 포함한다.
비교부(130)는 외부로부터 컬럼 어드레스(CADD) 및 리페어 어드레스(YRA)를 수신받는다. 리페어 어드레스(YRA)는 도시되지 않았으나, 결함 정보를 저장하는 저장부로부터 수신받은 다수의 어드레스이다. 비교부(130)는 컬럼 어드레스(CADD)와 다수의 리페어 어드레스(YRA)를 비교하여, 비교 결과를 다수의 컬럼 리페어 신호(SYEB)로서 출력할 수 있다.
제어부(140)는 다수의 컬럼 리페어 신호(SYEB)를 수신받아 하나라도 활성화되어 있는 경우, 외부로부터 인가된 컬럼 어드레스(CADD)가 결함 어드레스인 것을 의미하는 것으로 차단 신호(YIKILLB)를 활성화한다.
노멀 디코더(150)는 컬럼 어드레스(CADD)와, 테스트 신호(TDBLEYI) 및 차단 신호(YIKILLB)를 수신받는다. 테스트 신호(TDBLEYI)는 단일 컬럼 라인이 아닌 더블(double) 컬럼 라인을 구동시켜 테스트 동작을 수행하기 위해 활성화된 테스트 신호이다. 노멀 디코더(150)는 차단 신호(YIKILLB)가 비활성화되고, 테스트 신호(TDBLEYI)가 활성화된 경우, 컬럼 어드레스(CADD) 중 최상위 비트를 돈 케어(don't care) 상태로 유지하며, 수신받은 컬럼 어드레스(CADD)를 디코딩하여 출력한다. 노멀 디코더(150)는 디코딩된 신호에 대응하는 노멀 컬럼라인(BL<1:N>)을 활성화시킨다. 노멀 디코더(150)는 차단 신호(YIKILLB)가 활성화된 경우 컬럼 어드레스(CADD)의 디코딩 동작을 중단한다.
리던던시 디코더(160)는 다수의 컬럼 리페어 신호(SYEB)를 수신받아 이를 디코딩하여, 활성화된 컬럼 리페어 신호(SYEB)에 대응하는 리던던시 셀 어레이(120)의 리던던시 컬럼라인(RBL<1:M>)을 활성화시킨다.
다음으로 동작에 대해 설명하면, 더블 컬럼 라인을 구동시켜 테스트 동작을 수행하기 위해 활성화된 테스트 신호(TDBLEYI)가 노멀 디코더(150)로 수신된다. 컬럼 어드레스(CADD)와 리페어 어드레스(YRA)를 비교하여, 비교 결과 컬럼 어드레스(CADD)와 리페어 어드레스(YRA)가 일치하지 않게 되면 컬럼 리페어 신호(SYEB)는 비활성화되고, 이에 따라 제어부(140)의 차단 신호(YIKILLB)는 비활성화된다. 노멀 디코더(150)는 컬럼 어드레스(CADD) 및 테스트 신호(TDBLEYI)가 인에이블된 경우 컬럼 어드레스(CADD>) 중 최상위 비트를 돈 케어 상태로 유지하며, 수신받은 컬럼 어드레스(CADD)를 디코딩하여 출력할 수 있다. 노멀 디코더(150)는 디코딩된 신호에 대응하는 노멀 컬럼라인(BL<1:N>)을 활성화시킬 수 있다. 이때, 테스트 신호(TDBLEYI)에 응답하여 노멀 디코더(150)는 최상위 비트를 돈 케어시키기 때문에 최종적으로 활성화되는 노멀 컬럼라인(BL<1:N>)은 제1 및 제2 노멀 컬럼라인이 될 수 있다.
반면에, 비교 결과 컬럼 어드레스(CADD)와 리페어 어드레스(YRA)가 일치하게 되면 컬럼 리페어 신호(SYEB)를 활성화시킨다. 리던던시 디코더(160)는 컬럼 리페어 신호(SYEB)를 수신받아 디코딩하여 활성화된 컬럼 리페어 신호(SYEB)에 대응하는 리던던시 셀 어레이(120)의 리던던시 컬럼라인(RBL<1:M>)을 활성화시킬 수 있다. 컬럼 리페어 신호(SYEB)를 수신받는 제어부(140)는 활성화된 차단 신호(KILLB)를 생성하고, 노멀 디코더(150)는 차단 신호(KILLB)에 응답하여 디코딩 동작이 차단된다. 즉, 노멀 디코더(150)는 더블 컬럼 테스트 모드를 위한 테스트 신호(TDBLEYI)가 활성화된 경우라도 차단 신호(YIKILLB)에 응답하여 디코딩 동작을 수행하지 못하기 때문에 노멀 컬럼라인(BL<1:N>)은 활성화되지 못한다.
따라서, 더블 컬럼 테스트 모드에서 컬럼 어드레스(CADD)에 대응하는 제1노멀 컬럼라인이 결함이 발생하지 않은 경우에는 제1노멀 컬럼라인과 제2노멀 컬럼라인을 동시에 활성화시킴으로써 테스트를 수행할 수 있으나, 제1노멀 컬럼라인이 결함이 발생한 경우에는 리페어 동작을 통해 리던던시 컬럼라인이 활성화되고, 컬럼 어드레스(CADD)와 최상위 비트를 제외한 나머지 어드레스가 동일한 제2노멀 컬럼라인은 비활성화된다. 즉, 더블 컬럼 테스트 모드에서 최상위 비트만 상이한 제1 및 제2노멀 컬럼라인 중 제1노멀 컬럼라인이 결함이 발생되어 리페어를 수행한 상태라면, 나머지 제2노멀 컬럼라인에 대한 테스트를 동시에 수행하지 못한다.
본 발명의 실시예가 해결하고자 하는 기술적 과제는 리페어 동작 이후에 더블 컬럼 라인을 이용한 테스트 동작이 가능한 반도체 메모리 장치를 제공한다.
본 발명의 일 실시예에 따른 리페어 회로는, 제1제어신호에 응답하여 입력 어드레스의 부분 입력 어드레스를 디코딩하는 노멀 디코더; 제2제어신호에 응답하여 상기 부분 입력 어드레스와, 리페어 어드레스의 부분 리페어 어드레스를 비교하고, 상기 부분 입력 어드레스와 상기 부분 리페어 어드레스가 일치하는 경우에 컬럼 리페어 신호를 생성하는 비교부;및 상기 컬럼 리페어 신호에 응답하여 상기 리페어 어드레스를 디코딩하는 리던던시 디코더를 포함할 수 있다.
바람직하게, 상기 노멀 디코더는 상기 입력 어드레스를 더 디코딩하고, 상기 비교부는 상기 입력 어드레스와 상기 리페어 어드레스를 더 비교하고, 상기 입력 어드레스와 상기 리페어 어드레스가 일치하는 경우에 상기 컬럼 리페어 신호를 생성하며, 상기 컬럼 리페어 신호에 응답하여 상기 노멀 디코더를 비활성화시키되, 상기 제2제어신호에 응답하여 비활성화되는 중복 제어부를 더 포함할 수 있다.
바람직하게, 상기 제1제어신호는 더블 테스트 모드신호이며, 상기 제2제어신호는 상기 더블 테스트 모드신호가 활성화된 이후 라이트 동작을 위한 신호일 수 있다.
바람직하게, 상기 비교부는 상기 입력 어드레스와 상기 리페어 어드레스의 최상위 비트를 제외한 상기 부분 입력 어드레스 및 상기 부분 리페어 어드레스를 각각 비교하여, 비교 결과를 출력하기 위한 제1서브 비교부; 상기 입력 어드레스와 상기 리페어 어드레스의 최상위 비트를 각각 비교하여 비교 결과를 출력하되, 상기 제2제어신호에 응답하여 상기 입력 어드레스 및 상기 리페어 어드레스의 최상위 비트가 서로 일치하는 것으로 설정하여 비교 결과를 출력하는 제2서브 비교부;및 상기 제1서브 비교부 및 상기 제2서브 비교부로부터 출력된 상기 비교 결과에 기초하여 상기 컬럼 리페어 신호를 생성하기 위한 병합부를 포함할 수 있다.
바람직하게, 상기 중복 제어부는 상기 컬럼 리페어 신호에 응답하여 상기 노멀 디코더를 비활성화시키기 위한 차단 신호를 생성할 수 있다.
바람직하게, 상기 노멀 디코더는 상기 차단 신호가 비활성화된 경우 상기 입력 어드레스를 디코딩하여 컬럼 디코딩 신호를 생성하는 프리 디코더;및 상기 컬럼 디코딩 신호에 대응하는 노멀 컬럼라인을 선택하기 위한 메인 디코더를 포함할 수 있다.
바람직하게, 상기 프리 디코더는 상기 제1제어신호에 응답하여 상기 입력 어드레스의 최상위 비트를 돈 케어(don't care) 상태로 유지할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 메모리 장치는, 노멀 컬럼라인 및 리던던시 컬럼라인을 포함하는 메모리 셀 어레이; 제1제어신호에 응답하여 입력 어드레스를 디코딩하며, 상기 입력 어드레스 중 소정 비트는 돈 케어(don't care) 상태를 유지하여 상기 노멀 컬럼라인을 억세스하기 위한 노멀 디코더; 상기 입력 어드레스 및 리페어 어드레스를 비교하여 상기 리던던시 컬럼라인을 억세스하기 위한 컬럼 리페어 신호를 생성하는 비교부;및 상기 컬럼 리페어 신호가 활성화되면 상기 노멀 컬럼라인의 억세스를 막는 차단 신호를 생성하는 중복 제어부를 포함하고, 제2제어신호에 응답하여 상기 비교부는 상기 입력 어드레스 및 상기 리페어 어드레스의 소정 비트를 비교 대상에서 제외하고, 상기 중복 제어부는 상기 차단 신호를 예정된 레벨로 고정할 수 있다.
바람직하게, 상기 제1제어신호는 더블 테스트 모드신호이며, 상기 제2제어신호는 상기 더블 테스트 모드신호가 활성화된 이후 라이트 동작을 위한 신호일 수 있다.
바람직하게, 상기 비교부는 상기 입력 어드레스와 상기 리페어 어드레스의 최상위 비트를 제외한 부분 입력 어드레스 및 부분 리페어 어드레스를 각각 비교하여, 비교 결과를 출력하기 위한 제1서브 비교부; 상기 입력 어드레스와 상기 리페어 어드레스의 최상위 비트를 각각 비교하여 비교 결과를 출력하되, 상기 제2제어신호에 응답하여 상기 입력 어드레스 및 상기 리페어 어드레스의 최상위 비트가 서로 일치하는 것으로 설정하여 비교 결과를 출력하는 제2서브 비교부;및 상기 제1서브 비교부 및 상기 제2서브 비교부로부터 출력된 상기 비교 결과에 기초하여 상기 컬럼 리페어 신호를 생성하기 위한 병합부를 포함할 수 있다.
바람직하게, 상기 노멀 디코더는 상기 차단 신호가 비활성화된 경우 상기 입력 어드레스를 디코딩하여 컬럼 디코딩 신호를 생성하는 프리 디코더;및 상기 컬럼 디코딩 신호에 대응하는 노멀 컬럼라인을 선택하기 위한 메인 디코더를 포함할 수 있다.
바람직하게, 상기 반도체 메모리 장치는 상기 컬럼 리페어 신호에 응답하여 상기 리던던시 컬럼라인 중 상기 컬럼 리페어 신호에 대응하는 리던던시 컬럼라인을 선택하기 위한 리던던시 디코더를 더 포함할 수 있다.
또한, 본 발명의 일 실시예에 따른 반도체 메모리 장치의 동작방법은, 노멀 컬럼라인 및 리던던시 컬럼라인을 포함하는 반도체 메모리 장치의 동작방법에 있어서, 입력 어드레스 및 리페어 어드레스를 비교하되, 더블 테스트 모드 중 라이트 동작시 상기 입력 어드레스 및 리페어 어드레스의 소정 비트가 제외된 나머지 비트들을 비교하는 단계; 상기 비교하는 단계의 비교 결과 상기 입력 어드레스 및 상기 리페어 어드레스가 일치한 경우 상기 리던던시 컬럼라인을 억세스하는 단계;및 상기 비교하는 단계의 비교 결과와 관계없이 상기 입력 어드레스에 대응하는 제1노멀 컬럼라인 및 상기 컬럼 어드레스 중 최상위 비트만 상이한 제2노멀 컬럼라인을 억세스하는 단계를 포함할 수 있다.
바람직하게, 상기 입력 어드레스 및 리페어 어드레스의 소정 비트가 제외된 나머지 비트들을 비교하는 단계는 상기 입력 어드레스 및 리페어 어드레스의 최상위 비트가 서로 일치하는 것으로 설정하는 단계를 포함할 수 있다.
바람직하게, 상기 반도체 메모리 장치의 동작방법은 상기 라이트 동작이 아닌 경우에는 상기 입력 어드레스 및 상기 리페어 어드레스를 비교하는 단계;및 상기 비교하는 단계의 비교 결과 상기 입력 어드레스 및 상기 리페어 어드레스가 일치한 경우 상기 리던던시 컬럼라인을 억세스하고, 그렇지 않은 경우 상기 입력 어드레스에 대응하는 제1노멀 컬럼라인 및 상기 입력 어드레스 중 최상위 비트를 제외한 나머지 비트가 동일한 제2노멀 컬럼라인을 억세스하는 단계를 더 포함할 수 있다.
제안된 실시예에 따른 반도체 메모리 장치는 더블 컬럼 라인 테스트모드에서 최상위 비트만 상이한 제1 및 제2노멀 컬럼라인 중 제1노멀 컬럼라인이 리페어된 경우에 제2노멀 컬럼라인에 대해서도 테스트를 수행할 수 있다.
도 1은 일반적인 반도체 메모리 장치를 도시한 도면.
도 2는 본 발명의 일 실시예를 도시한 블록도.
도 3은 도 2에 도시된 제1비교부를 도시한 블록도.
도 4는 도 3에 도시된 제1서브 비교부의 회로도.
도 5는 도 3에 도시된 제2서브 비교부의 회로도.
도 6은 도 2에 도시된 중복 제어부의 회로도.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예들을 첨부 도면을 참조하여 설명하고자 한다.
도 2는 본 발명의 일 실시예를 도시한 블록도이다.
도 2를 참조하면, 반도체 메모리 장치는 제1내지 제N비교부(210A,210B,210C,210D)와, 리던던시 디코더(220)와, 중복 제어부(230) 및 노멀 디코더(240)를 포함할 수 있다. 이하, 7비트의 컬럼 어드레스(CADD<0:6>)를 통해 128개의 노멀 컬럼라인 및 N개의 리던던시 컬럼라인을 포함하는 메모리 셀 어레이를 일례로서 설명하기로 한다.
상기 반도체 메모리 장치는 상기 노멀 컬럼라인 중 2개의 노멀 컬럼라인을 구동시켜 테스트 동작을 수행하기 위한 더블 컬럼라인 테스트모드인 경우에 더블 테스트 모드신호(TDBLEYI)가 활성화될 수 있다. 상기 더블 테스트 모드신호(TDBLEYI)는 모드 레지스터 셋(Mode Register Set)을 통해 생성된 신호 및 테스트 모드의 진입 여부 및 다양한 테스트 모드 중 더블 테스트 모드를 선택하기 위한 특정 어드레스를 수신받아 설정될 수 있다.
상기 제1비교부(210A)는 외부로부터 컬럼 어드레스(CADD<0:6>)와 제1리페어 어드레스(YRA0<0:6>) 및 더블 테스트 라이트 신호(TDBLEYI_WT)를 수신받을 수 있다. 상기 제1리페어 어드레스(YRA0<0:6>)는 도시되지 않았으나, 상기 반도체 메모리 장치에 포함되는 리페어 동작을 위한 결함 정보가 저장된 저장부로부터 수신받은 어드레스를 의미할 수 있다. 상기 더블 테스트 라이트신호(TDBLEYI_WT)는 상기 더블 테스트 모드신호(TDBLEYI)가 활성화된 이후 라이트(write) 모드에서 활성화되며, 리드(read) 모드에서는 비활성화되는 신호일 수 있다. 상기 제1비교부(210A)는 상기 컬럼 어드레스(CADD<0:6>)와 상기 제1리페어 어드레스(YRA0<0:6>)를 비교하여 제1컬럼 리페어 신호(SYEB<0>)를 출력할 수 있다.
상기 제1비교부(210A)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)에 응답하여 상기 컬럼 어드레스(CADD<0:6>)와 상기 제1리페어 어드레스(YRA0<0:6>)를 비교하되, 최상위 비트를 제외한 나머지 비트들에 대해서 비교동작을 수행할 수 있다. 다시 말해, 상기 제1비교부(210A)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)에 응답하여 상기 컬럼 어드레스(CADD<0:6>)와 상기 제1리페어 어드레스(YRA0<0:6>)의 최상위 비트가 서로 일치하는 것으로 설정하고, 상기 컬럼 어드레스(CADD<0:6>)와 상기 제1리페어 어드레스(YRA0<0:6>)의 최상위 비트를 제외하는 나머지 비트들이 모두 일치하는 경우에 상기 제1컬럼 리페어 신호(SYEB<0>)를 출력할 수 있다.
상기 제2비교부(210B)는 상기 컬럼 어드레스(CADD<0:6>)와 제2리페어 어드레스(YRA1<0:6>) 및 상기 더블 테스트 라이트신호(TDBLEYI_WT)를 수신받을 수 있다. 상기 제2비교부(210B)는 상기 컬럼 어드레스(CADD<0:6>)와 상기 제2리페어 어드레스(YRA1<0:6>)를 비교하여 제2컬럼 리페어 신호(SYEB<1>)를 출력할 수 있다. 상기 제2비교부(210B)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)에 응답하여 상기 컬럼 어드레스(CADD<0:6>)와 상기 제2리페어 어드레스(YRA1<0:6>)를 비교하되, 최상위 비트를 제외한 나머지 비트들에 대해서 비교동작을 수행할 수 있다. 다시 말해, 상기 제2비교부(210B)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)에 응답하여 상기 컬럼 어드레스(CADD<0:6>)와 상기 제2리페어 어드레스(YRA1<0:6>)의 최상위 비트가 서로 일치하는 것으로 설정하고, 상기 컬럼 어드레스(CADD<0:6>)와 상기 제2리페어 어드레스(YRA1<0:6>)의 최상위 비트를 제외하는 나머지 비트들이 모두 일치하는 경우에 상기 제2컬럼 리페어 신호(SYEB<1>)를 출력할 수 있다.
이하, 상기 제3내지 제N비교부(210,210D)는 각각 비교부로 수신되는 제3내지 제N리페어 어드레스(YRA2<0:6> ~ YRAN-1<0:6>)만 상이할 뿐 구성 요소 및 동작은 상기 제1비교부(210A) 및 제2비교부(210B)와 동일할 수 있다.
상기 리던던시 디코더(220)는 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>)를 디코딩하여 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>)에 대응하는 N개의 리던던시 컬럼 선택신호(SYI<0:N-1>)를 출력할 수 있다.
상기 리던던시 디코더(220)로부터 출력된 상기 리던더시 컬럼 선택신호(SYI<0:N-1>)에 응답하여 이에 대응하는 상기 리던던시 컬럼라인이 활성화될 수 있다.
상기 중복 제어부(230)는 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>) 및 상기 더블 테스트 라이트신호(TDBLEYI_WT)를 수신받을 수 있다. 상기 중복 제어부(230)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)에 응답하여 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>)의 활성화 여부와 관계없이 차단 신호(YIKILLB)를 예정된 레벨로 고정시킬 수 있다. 예컨대, 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>) 중 하나라도 활성화되면 상기 중복 제어부(230)는 상기 차단 신호(YIKILLB)를 활성화할 수 있다. 하지만, 상기 더블 테스트 라이트신호(TDBLEYI_WT)가 활성화되면 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>)의 활성화여부와 관계없이 상기 차단 신호(YIKILLB)를 예정된 레벨 즉, 비활성화시킬 수 있다.
상기 노멀 디코더(240)는 제1내지 제3프리 디코더(241,242,243)와 메인 디코더(244)를 포함할 수 있다.
상기 제1프리 디코더(241)는 상기 차단 신호(YIKILLB)에 응답하여 7개 비트의 컬럼 어드레스(CADD<0:6>) 중 2개 비트의 컬럼 어드레스(CADD<0:1>)를 인가받아 이를 디코딩하여 제1컬럼 디코딩 신호(LAY01<0:3>)를 출력할 수 있다.
상기 제2프리 디코더(242)는 상기 차단 신호(YIKILLB)에 응답하여 7개 비트의 컬럼 어드레스(CADD<<0:6>) 중 2개 비트의 컬럼 어드레스(CADD<2:3>)를 인가받아 이를 디코딩하여 제2컬럼 디코딩 신호(LAY23<0:3>)를 출력할 수 있다.
상기 제3프리 디코더(243)는 상기 차단 신호(YIKILLB) 및 상기 더블 테스트 모드신호(TDBLEYI)에 응답하여 7개 비트의 컬럼 어드레스(CADD<0:6>) 중 3개 비트의 컬럼 어드레스(CADD<4:6>)를 인가받아 이를 디코딩하여 제3컬럼 디코딩 신호(LAY456<0:7>)를 출력할 수 있다. 상기 더블 테스트 모드신호(TDBLEYI)는 전술하였듯이, 더블 컬럼라인을 이용한 테스트 모드를 수행하는 경우에 활성화되는 신호일 수 있다. 상기 제3프리 디코더(243)는 상기 더블 테스트 모드신호(TDBLEYI)에 응답하여 상기 3개 비트의 컬럼 어드레스(CADD<4:6>) 중 최상위 비트를 돈 케어(don't care) 상태로 유지할 수 있다.
상기 메인 디코더(244)는 상기 제1내지 제3프리 디코더(241,242,243)에서 출력된 상기 제1내지 제3컬럼 디코딩 신호(LAY01<0:3>,LAY23<0:3>,LAY456<0:7>)에 응답하여 노멀 컬럼 선택신호(YI<0:127>)를 출력할 수 있다.
상기 메인 디코더(244)로부터 출력된 상기 노멀 컬럼 선택신호(YI<0:127>)에 응답하여 이에 대응하는 상기 노멀 컬럼라인이 활성화될 수 있다. 상기 메인 디코더(244)로부터 활성화된 상기 노멀 컬럼라인은 상기 제3프리 디코더(243)로부터 최상위 비트가 돈 케어되어 최종적으로 최상위 비트를 제외한 나머지 비트가 동일한 2개의 상기 노멀 컬럼라인이 활성화될 수 있다.
다음으로는 반도체 메모리 장치의 동작에 대해 설명하기로 한다.
먼저, 상기 더블 테스트 모드신호(TDBLEYI)가 활성화되고, 상기 더블 테스트 라이트신호(TDBLEYI_WT)가 비활성화된 경우를 설명하기로 한다.
상기 더블 테스트 라이트신호(TDBLEYI_WT)가 비활성화됨에 따라 상기 제1내지 제N 비교부(210A,210B,210C,210D)는 외부로부터 수신받은 상기 컬럼 어드레스(CADD<0:6>) 및 상기 제1내지 제N리페어 어드레스(YRA0<0:6> ~ YRAN-1<0:6>)를 비교하여 비교 결과를 상기 제1내지 제N컬럼 리페어 신호(SYEB<0>~ SYEB<N-1>)로서 출력할 수 있다.
예컨대, 상기 컬럼 어드레스(CADD<0:6>)가 상기 제1리페어 어드레스(YRA0<0:6>)와 동일하다고 가정하면, 상기 제1비교부(210A)는 활성화된 상기 제1컬럼 리페어 신호(SYEB<0>)를 출력할 수 있다. 상기 제1컬럼 리페어 신호(SYEB<0>)에 응답하여 상기 리던던시 디코더(220)는 상기 제1컬럼 리페어 신호(SYEB<0>)를 디코딩하여 상기 제1리던던시 컬럼 선택신호(SYI<0>)를 출력할 수 있다. 출력된 상기 제1리던던시 컬럼 선택신호(SYI<0>)에 대응하는 제1리던던시 컬럼라인을 활성화 시킬 수 있다. 상기 중복 제어부(230)는 상기 제1내지 제N컬럼 리페어 신호(SYEB<0>~ SYEB<N-1>) 중 활성화된 상기 제1컬럼 리페어 신호(SYEB<0>)에 응답하여 활성화된 상기 차단신호(YIKILLB)를 출력할 수 있다. 상기 제1프리 디코더 내지 제3프리 디코더(241,242,243)는 상기 차단 신호(YIKILLB)에 응답하여 비활성화될 수 있다. 또한, 제1내지 제3프리 디코더(241,242,243)가 비활성화됨에 따라 상기 메인 디코더(244)는 유효하지 않는 컬럼 디코딩 신호를 수신받음으로써, 상기 노멀 컬럼라인은 구동되지 않을 수 있다.
반면에, 상기 더블 테스트 모드신호(TDBLEYI)가 활성화되고, 특히, 상기 더블 테스트 라이트 신호(TDBLEYI_WT)가 활성화되어 라이트 동작을 수행하는 경우를 설명하기로 한다.
상기 더블 테스트 라이트신호(TDBLEYI_WT)가 활성화됨에 따라 상기 제1 내지 제N비교부(210A,210B,210C,210D)는 외부로부터 수신받은 7비트의 컬럼 어드레스(CADD<0:6>) 및 7비트의 제1내지 제N 리페어 어드레스(YRA0<0:6>~YRAN-1<0:6>) 중 최상위 비트를 제외하고 나머지 비트들을 각각 비교할 수 있다. 즉, 상기 제1내지 제N비교부(210A,210B,210C,210D)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)에 응답하여 상기 최상위 비트는 비교 결과 일치하는 것으로 설정되어, 나머지 6비트를 서로 비교하여 비교 결과를 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>)로써 출력할 수 있다.
예컨대, 상기 컬럼 어드레스(CADD<0:6>)의 최상위 비트(CADD<6>)를 제외한 나머지 비트의 상기 컬럼 어드레스(CADD<0:5>)와 상기 제1리페어 어드레스(YRA0<0:6>)의 최상위 비트(YRA0<6>)를 제외한 나머지 비트의 상기 제1리페어 어드레스(YRA0<0:5>)가 일치한다고 하면, 상기 더블 테스트 라이트신호(TDBLEYI_WT)에 응답하여 상기 제1컬럼 리페어 신호(SYEB<0>)는 활성화될 수 있다. 또한, 상기 제2내지 제N비교부(210B,210C,210D)는 상기 컬럼 어드레스(CADD<0:5>)와 상기 제2내지 제N리페어 어드레스(YRA1<0:5> ~ YRAN-1<0:5>)를 비교한 결과 일치하지 않게 되어 상기 제2내지 제N컬럼 리페어 신호(SYEB<0:N-1>)는 비활성화될 수 있다. 상기 제1컬럼 리페어 신호(SYEB<0>)에 응답하여 상기 리던던시 디코더(220)는 상기 제1컬럼 리페어 신호(SYEB<0>)를 디코딩하며, 디코딩된 신호(SYEB<0>)에 대응하는 리던던시 컬럼라인을 활성화시킬 수 있다.
상기 중복 제어부(230)는 상기 더블 테스트 라이트신호(TDBLEYI_WT) 및 활성화된 상기 제1컬럼 리페어 신호(SYEB<0>)를 수신받을 수 있다. 상기 중복 제어부(230)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)에 응답하여 상기 제1컬럼 리페어 신호(SYEB<0>)와 관계없이 상기 차단 신호(YIKILLB)를 비활성화시킬 수 있다. 상기 제1내지 제3프리 디코더(241,242,243)는 상기 차단 신호(YIKILLB) 및 외부로부터 컬럼 어드레스(CADD<0:6>)를 수신받을 수 있다. 상기 제1프리 디코더(241)는 상기 차단 신호(YIKIIB) 및 상기 컬럼 어드레스 중 1번째 및 2번째 비트의 컬럼 어드레스(CADD<0:1>)를 수신받아 디코딩할 수 있다. 상기 제2프리 디코더(242)는 상기 차단 신호(YIKILLB) 및 상기 컬럼 어드레스 중 3번째 및 4번째 비트의 컬럼 어드레스(CADD<2:3>)를 수신받아 디코딩할 수 있다. 상기 제3프리 디코더(243)는 상기 차단 신호(YIKILLB) 및 상기 컬럼 어드레스 중 5 내지 7번째 비트의 컬럼 어드레스(CADD<4:6>)를 수신받아 디코딩할 수 있다.
또한, 상기 제3프리 디코더는 상기 더블 테스트 모드신호(TDBLEYI)를 수신받아, 5 내지 7번째 비트의 컬럼 어드레스(CADD<4:6>) 중 최상위 비트인 7번째 비트는 돈 케어 상태를 유지할 수 있다. 상기 메인 디코더(244)는 제1내지 제3프리 디코더(241,242,243)로부터 제1내지 제3컬럼 디코딩 신호(LAY01<0:3>, LAY23<0:3>, LAY456<0:7>)를 수신받아 이에 대응하는 상기 노멀 컬럼라인을 활성화시킬 수 있다. 따라서, 상기 제3프리 디코더(243)로부터 최상위 비트는 돈 케어됨에 따라 상기 메인 디코더(244)는 2개의 노멀 컬럼라인을 활성화시킬 수 있다.
따라서, 본 발명의 일 실시에에 따른 반도체 메모리 장치는 최종적으로 제1컬럼 리페어 신호(SYEB<0>)에 대응하는 리던던시 컬럼라인 및 최상위 비트만 상이한 제1 및 제2 노멀 컬럼라인을 구동시킬 수 있다. 즉, 상기 반도체 메모리 장치는 더블 컬럼 테스트 모드에서 컬럼 어드레스에 대응하는 제1노멀 컬럼라인이 결함인 경우에 리던던시 컬럼라인을 활성화시키며, 이와 동시에 상기 제1노멀 컬럼라인과 최상이 비트만 상이한 제2노멀 컬럼라인을 활성화시킴으로써 리페어 이후에도 더블 테스트 동작을 수행하는 것이 가능하다.
도 3은 도 2에 도시된 제1비교부(210A)의 상세 블록도이다.
도 3을 참조하면, 상기 제1비교부(210A)는 6개의 제1서브 비교부(211_1,211_2 ~ 211_6)와, 제2서브 비교부(212) 및 병합부(213)를 포함할 수 있다. 상기 제1서브 비교부(211_1,211_2 ~ 211_6) 및 상기 제2서브 비교부(212)는 외부로부터 수신받은 컬럼 어드레스(CADD<0:6>)와 상기 제1리페어 어드레스(YRA0<0:6>)를 각각 비교하여, 비교 결과(YRHIT<0:6>)를 출력할 수 있다. 다시 말해, 6개의 제1서브 비교부(211_1,211_2~211_6)는 1번째 비트의 컬럼 어드레스(CADD<0>) 및 제1리페어 어드레스(YRA0<0>)부터 6번째 비트의 컬럼 어드레스(CADD<5>) 및 제1리페어 어드레스(YRA0<5>)를 각각 비교하여, 그 비교 결과(YRHIT<0:5>)를 출력할 수 있다. 또한, 상기 제2서브 비교부(212)는 더블 테스트 라이트신호(TDBLEYI_WT)와 7번째 비트의 컬럼 어드레스(CADD<6>) 및 제1리페어 어드레스(YRA0<6>)를 수신받을 수 있다. 상기 제2서브 비교부(212)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)에 응답하여, 7번째 비트의 컬럼 어드레스(CADD<6>) 및 제1리페어 어드레스(YRA0<6>)를 비교하여 비교 결과를 출력하거나, 또는 7번째 비트의 컬럼 어드레스(CADD<6>) 및 제1리페어 어드레스(YRA0<6>)가 일치하는 것으로 설정하여 비교 결과(YRHIT<6>)를 출력할 수 있다. 상기 병합부(213)는 6개의 제1서브 비교부(211_1,211_2 ~ 211_6)로부터 출력된 비교 결과 (YRHIT<0:5>)및 제2서브 비교부(212)로부터 출력된 비교 결과(YRHIT<6>)를 수신받아 이를 병합하여 제1컬럼 리페어 신호(SYEB<0>)를 출력할 수 있다.
도 4는 도 3에서 도시된 제1서브 비교부(211_1)의 상세 회로도이다.
도 4를 참조하면, 상기 제1서브 비교부(211_1)는 제1리페어 어드레스 중 1번째 비트(YRA0<0>)가 '하이' 레벨인 경우 컬럼 어드레스 중 1번째 비트(CADD<0>)를 논리 레벨의 변화 없이 그대로 비교 결과(YHIT<0>)로서 전달하기 위한 전송 게이트(T1)와, 상기 제1리페어 어드레스(YRA0<0>)가 '로우'레벨인 경우 상기 컬럼 어드레스(CADD<0>)의 논리 레벨을 반전시켜 비교 결과(YHIT<0>)로서 전달하기 위한 인버터부(INT1)를 포함할 수 있다. 또한, 상기 제1서브 비교부(211_1)는 상기 컬럼 어드레스(CADD<0>)와 상기 제1리페어 어드레스(YRA0<0>) 및 상기 인버터부(INT1)로부터 출력된 신호에 응답하여 구동되는 제1내지 제4트랜지스터(MP1,MP2,MN1,MN2)를 포함할 수 있다.
동작을 설명하면, 상기 제1리페어 어드레스(YRA0<0>)가 '하이' 레벨이라면 상기 전송 게이트(T1)는 활성화됨으로써, 상기 컬럼 어드레스(CADD<0>)의 논리 레벨을 그래도 출력할 수 있다. 반면에, 상기 제1리페어 어드레스(YRA<0>)가 '로우' 레벨이라면 상기 전송 게이트(T1)는 비활성화됨으로써, 상기 컬럼 어드레스(CADD<0>)가 '하이' 레벨이라면 제3 및 제4 트랜지스터(MN1,MN2)가 구동되어 '로우' 레벨을 출력하며, 상기 컬럼 어드레스(CADD<0>)가 '로우'레벨이라면 제1 및 제2 트랜지스터(MP1,MP2)가 구동되어 '하이' 레벨을 출력할 수 있다.
즉, 상기 컬럼 어드레스트(CADD<0>)가 상기 제1리페어 어드레스(YRA0<0>)와 동일한 경우 '하이' 레벨을 갖는 상기 비교 결과(YRHIT<0>)를 출력하지만, 동일하지 않은 경우 '로우' 레벨을 갖는 상기 비교 결과(YRHIT<0>)를 출력할 수 있다.
도 5는 도 3에서 도시된 제2서브 비교부(212)의 상세 회로도이다.
도 5를 참조하면, 상기 제2서브 비교부(212)는 더블 테스트 라이트신호(TDBLEYI_WT)가 '로우' 레벨로 비활성화된 경우에 제1리페어 어드레스 중 7번째 비트(YRA0<6>)가 '하이'레벨이면 컬럼 어드레스 중 7번째 비트(CADD<6>)를 논리 레벨의 변화 없이 그대로 비교 결과(YHIT<6>)로서 전달하기 위한 전송 게이트(T1)와, 상기 제1리페어 어드레스(YRA0<6>)가 '로우'레벨이면 상기 컬럼 어드레스(CADD<6>)의 논리 레벨을 반전시켜 비교 결과(YHIT<6>)로서 전달하기 위한 제1인버터부(INV1)를 포함할 수 있다. 또한, 제2서브 비교부(212)는 상기 컬럼 어드레스(CADD<6>)와 상기 제1인버터부(INT1)로부터 출력된 신호 및 상기 더블 테스트 라이트신호(TDBLEYI_WT)와 상기 제1리페어 어드레스(YRA0<6>)가 조합된 신호에 응답하여 구동되는 제1내지 제4트랜지스터(MP1,MP2,MN1,MN2)를 포함할 수 있다. 상기 제2서브 비교부(212)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)가 '하이'레벨로 활성화된 경우, '하이' 레벨의 비교 결과(YRHIT<6>)를 출력하기 위한 풀업 트랜지스터(MP3)를 포함할 수 있다.
동작을 설명하면, 상기 더블 테스트 라이트신호(TDBLEYI_WT)가 '로우' 레벨인 경우, 상기 도4의 제1서브 비교부(211_1)의 동작과 동일하게, 상기 제1리페어 어드레스(YRA0<6>)가 '하이' 레벨이라면 상기 전송 게이트(T1)는 활성화됨으로써, 상기 컬럼 어드레스(CADD<6>)의 논리 레벨을 그래도 출력할 수 있다. 반면에, 상기 제1리페어 어드레스(YRA<6>)가 '로우' 레벨이라면 상기 전송 게이트(T1)는 비활성화됨으로써, 상기 상기 컬럼 어드레스(CADD<6>)가 '하이' 레벨이라면 제3 및 제4 트랜지스터(MN1,MN2)가 구동되어 '로우' 레벨을 출력하며, 상기 상기 컬럼 어드레스(CADD<6>)가 '로우'레벨이라면 제1 및 제2 트랜지스터(MP1,MP2)가 구동되어 '하이' 레벨을 출력할 수 있다.
반면에, 상기 더블 테스트 라이트신호(TDBLEYI_WT)가 '하이'레벨인 경우, 상기 컬럼 어드레스(CADD<6>) 및 리페어 어드레스(YRA0<6>)와 관계없이 상기 풀업 트랜지스터(MP3)가 구동됨으로써, '하이' 레벨인 비교 결과(YRHIT<6>)를 출력할 수 있다.
도 6은 도 2에서 도시된 중복 제어부(230)의 상세 회로도이다.
도 6을 참조하면, 상기 중복 제어부(230)는 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>) 및 더블 테스트 라이트신호(TDBLEYI_WT)를 수신받을 수 있다. 상기 중복 제어부(230)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)가 '로우' 레벨인 경우 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>)의 활성화 여부에 따라 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>) 중 하나라도 활성화되면 '로우'레벨의 신호를 차단 신호(YIKILLB)로서 출력하기 위한 제1전송 게이트(T1)를 포함할 수 있다. 상기 중복 제어부(230)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)가 '하이'레벨인 경우 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>)와 관계없이 전원전압(VDD) 레벨인 '하이'레벨의 신호를 차단 신호(YIKILLB)로서 출력하기 위한 제2전송 게이트(T2)를 포함할 수 있다.
따라서, 상기 중복 제어부(230)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)가 '로우'레벨인 경우에 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>) 중 하나라도 활성화되면, 리던던시 컬럼 라인을 활성화하기 위한 것으로써 '로우'레벨을 가지는 상기 차단 신호(YIKILLB)를 출력하여 노멀 디코더의 디코딩 동작을 차단시킬 수 있다. 또한, 상기 중복 제어부(230)는 상기 더블 테스트 라이트신호(TDBLEYI_WT)가 '하이'레벨인 경우 상기 제1내지 제N컬럼 리페어 신호(SYEB<0:N-1>)와 관계없이 '하이'레벨을 가지는 상기 차단 신호(YIKILLB)를 출력함으로써 상기 노멀 디코더를 활성화시키도록 제어함으로써 디코딩 동작을 수행하도록 할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기록되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
예컨대, 전술한 실시예에서 예시한 논리 게이트 및 트랜지스터는 입력되는 신호의 극성에 따라 그 위치 및 종류가 다르게 구현되어야 할 것이다.
210A:제1비교부 210B:제2비교부
210C:제3비교부 210D:제N비교부
220:리던던시 디코더 230:중복 제어부
240:노멀 디코더 241:제1프리 디코더
242:제2프리 디코더 243:제3프리 디코더
244:메인 디코더

Claims (15)

  1. 제1제어신호에 응답하여 입력 어드레스의 부분 입력 어드레스를 디코딩하는 노멀 디코더;
    제2제어신호에 응답하여 상기 부분 입력 어드레스와, 리페어 어드레스의 부분 리페어 어드레스를 비교하고, 상기 부분 입력 어드레스와 상기 부분 리페어 어드레스가 일치하는 경우에 컬럼 리페어 신호를 생성하는 비교부;및
    상기 컬럼 리페어 신호에 응답하여 상기 리페어 어드레스를 디코딩하는 리던던시 디코더
    를 포함하는 리페어 회로.
  2. 제1항에 있어서,
    상기 노멀 디코더는 상기 입력 어드레스를 더 디코딩하고,
    상기 비교부는 상기 입력 어드레스와 상기 리페어 어드레스를 더 비교하고, 상기 입력 어드레스와 상기 리페어 어드레스가 일치하는 경우에 상기 컬럼 리페어 신호를 생성하며,
    상기 컬럼 리페어 신호에 응답하여 상기 노멀 디코더를 비활성화시키되, 상기 제2제어신호에 응답하여 비활성화되는 중복 제어부
    를 더 포함하는 리페어 회로.
  3. 제1항에 있어서,
    상기 제1제어신호는 더블 테스트 모드신호이며, 상기 제2제어신호는 상기 더블 테스트 모드신호가 활성화된 이후 라이트 동작을 위한 신호인 것을 특징으로 하는 리페어 회로.
  4. 제1항에 있어서,
    상기 비교부는,
    상기 입력 어드레스와 상기 리페어 어드레스의 최상위 비트를 제외한 상기 부분 입력 어드레스 및 상기 부분 리페어 어드레스를 각각 비교하여, 비교 결과를 출력하기 위한 제1서브 비교부;
    상기 입력 어드레스와 상기 리페어 어드레스의 최상위 비트를 각각 비교하여 비교 결과를 출력하되, 상기 제2제어신호에 응답하여 상기 입력 어드레스 및 상기 리페어 어드레스의 최상위 비트가 서로 일치하는 것으로 설정하여 비교 결과를 출력하는 제2서브 비교부;및
    상기 제1서브 비교부 및 상기 제2서브 비교부로부터 출력된 상기 비교 결과에 기초하여 상기 컬럼 리페어 신호를 생성하기 위한 병합부
    를 포함하는 리페어 회로.
  5. 제2항에 있어서,
    상기 중복 제어부는,
    상기 컬럼 리페어 신호에 응답하여 상기 노멀 디코더를 비활성화시키기 위한 차단 신호를 생성하는 리페어 회로.
  6. 제5항에 있어서,
    상기 노멀 디코더는,
    상기 차단 신호가 비활성화된 경우 상기 입력 어드레스를 디코딩하여 컬럼 디코딩 신호를 생성하는 프리 디코더;및
    상기 컬럼 디코딩 신호에 대응하는 노멀 컬럼라인을 선택하기 위한 메인 디코더
    를 포함하는 리페어 회로.
  7. 제6항에 있어서,
    상기 프리 디코더는,
    상기 제1제어신호에 응답하여 상기 입력 어드레스의 최상위 비트를 돈 케어(don't care) 상태로 유지하는 것을 특징으로 하는 리페어 회로.
  8. 노멀 컬럼라인 및 리던던시 컬럼라인을 포함하는 메모리 셀 어레이;
    제1제어신호에 응답하여 입력 어드레스를 디코딩하며, 상기 입력 어드레스 중 소정 비트는 돈 케어(don't care) 상태를 유지하여 상기 노멀 컬럼라인을 억세스하기 위한 노멀 디코더;
    상기 입력 어드레스 및 리페어 어드레스를 비교하여 상기 리던던시 컬럼라인을 억세스하기 위한 컬럼 리페어 신호를 생성하는 비교부;및
    상기 컬럼 리페어 신호가 활성화되면 상기 노멀 컬럼라인의 억세스를 막는 차단 신호를 생성하는 중복 제어부를 포함하고,
    제2제어신호에 응답하여 상기 비교부는 상기 입력 어드레스 및 상기 리페어 어드레스의 소정 비트를 비교 대상에서 제외하고, 상기 중복 제어부는 상기 차단 신호를 예정된 레벨로 고정하는
    반도체 메모리 장치.
  9. 제8항에 있어서,
    상기 제1제어신호는 더블 테스트 모드신호이며, 상기 제2제어신호는 상기 더블 테스트 모드신호가 활성화된 이후 라이트 동작을 위한 신호인 것을 특징으로 하는 반도체 메모리 장치.
  10. 제8항에 있어서,
    상기 비교부는,
    상기 입력 어드레스와 상기 리페어 어드레스의 최상위 비트를 제외한 부분 입력 어드레스 및 부분 리페어 어드레스를 각각 비교하여, 비교 결과를 출력하기 위한 제1서브 비교부;
    상기 입력 어드레스와 상기 리페어 어드레스의 최상위 비트를 각각 비교하여 비교 결과를 출력하되, 상기 제2제어신호에 응답하여 상기 입력 어드레스 및 상기 리페어 어드레스의 최상위 비트가 서로 일치하는 것으로 설정하여 비교 결과를 출력하는 제2서브 비교부;및
    상기 제1서브 비교부 및 상기 제2서브 비교부로부터 출력된 상기 비교 결과에 기초하여 상기 컬럼 리페어 신호를 생성하기 위한 병합부
    를 포함하는 반도체 메모리 장치.
  11. 제8항에 있어서,
    상기 노멀 디코더는,
    상기 차단 신호가 비활성화된 경우 상기 입력 어드레스를 디코딩하여 컬럼 디코딩 신호를 생성하는 프리 디코더;및
    상기 컬럼 디코딩 신호에 대응하는 노멀 컬럼라인을 선택하기 위한 메인 디코더
    를 포함하는 반도체 메모리 장치.
  12. 제8항에 있어서,
    상기 컬럼 리페어 신호에 응답하여 상기 리던던시 컬럼라인 중 상기 컬럼 리페어 신호에 대응하는 리던던시 컬럼라인을 선택하기 위한 리던던시 디코더
    를 더 포함하는 반도체 메모리 장치.
  13. 노멀 컬럼라인 및 리던던시 컬럼라인을 포함하는 반도체 메모리 장치의 동작방법에 있어서,
    입력 어드레스 및 리페어 어드레스를 비교하되, 더블 테스트 모드 중 라이트 동작시 상기 입력 어드레스 및 리페어 어드레스의 소정 비트가 제외된 나머지 비트들을 비교하는 단계;
    상기 비교하는 단계의 비교 결과 상기 입력 어드레스 및 상기 리페어 어드레스가 일치한 경우 상기 리던던시 컬럼라인을 억세스하는 단계;및
    상기 비교하는 단계의 비교 결과와 관계없이 상기 입력 어드레스에 대응하는 제1노멀 컬럼라인 및 상기 컬럼 어드레스 중 최상위 비트만 상이한 제2노멀 컬럼라인을 억세스하는 단계
    를 포함하는 반도체 메모리 장치의 동작방법.
  14. 제13항에 있어서,
    상기 입력 어드레스 및 리페어 어드레스의 소정 비트가 제외된 나머지 비트들을 비교하는 단계는,
    상기 입력 어드레스 및 리페어 어드레스의 최상위 비트가 서로 일치하는 것으로 설정하는 단계
    를 포함하는 반도체 메모리 장치의 동작방법.
  15. 제13항에 있어서,
    상기 라이트 동작이 아닌 경우에는 상기 입력 어드레스 및 상기 리페어 어드레스를 비교하는 단계;및
    상기 비교하는 단계의 비교 결과 상기 입력 어드레스 및 상기 리페어 어드레스가 일치한 경우 상기 리던던시 컬럼라인을 억세스하고, 그렇지 않은 경우 상기 입력 어드레스에 대응하는 제1노멀 컬럼라인 및 상기 입력 어드레스 중 최상위 비트를 제외한 나머지 비트가 동일한 제2노멀 컬럼라인을 억세스하는 단계
    를 더 포함하는 반도체 메모리 장치의 동작방법.
KR1020140138225A 2014-10-14 2014-10-14 리페어 회로 및 이를 포함하는 반도체 메모리 장치 KR20160043711A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140138225A KR20160043711A (ko) 2014-10-14 2014-10-14 리페어 회로 및 이를 포함하는 반도체 메모리 장치
US14/627,875 US9384859B2 (en) 2014-10-14 2015-02-20 Repair circuit and semiconductor memory device including the same
TW104114083A TWI653635B (zh) 2014-10-14 2015-05-01 修復電路及包含該修復電路的半導體記憶體裝置
CN201510543235.XA CN105513646B (zh) 2014-10-14 2015-08-28 修复电路及包括修复电路的半导体存储器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140138225A KR20160043711A (ko) 2014-10-14 2014-10-14 리페어 회로 및 이를 포함하는 반도체 메모리 장치

Publications (1)

Publication Number Publication Date
KR20160043711A true KR20160043711A (ko) 2016-04-22

Family

ID=55655915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140138225A KR20160043711A (ko) 2014-10-14 2014-10-14 리페어 회로 및 이를 포함하는 반도체 메모리 장치

Country Status (4)

Country Link
US (1) US9384859B2 (ko)
KR (1) KR20160043711A (ko)
CN (1) CN105513646B (ko)
TW (1) TWI653635B (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102290032B1 (ko) * 2016-09-06 2021-08-19 삼성전자주식회사 컬럼 리던던시를 포함하는 메모리 장치
CN107799155B (zh) * 2016-09-06 2022-11-01 三星电子株式会社 包括列冗余的存储装置
CN112634960B (zh) 2019-09-24 2024-10-15 长鑫存储技术有限公司 存储器及其寻址方法
CN112583259B (zh) 2019-09-27 2022-03-18 长鑫存储技术有限公司 电源模块和存储器
KR20220169849A (ko) * 2021-06-21 2022-12-28 에스케이하이닉스 주식회사 반도체장치

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2577724B2 (ja) * 1986-07-31 1997-02-05 三菱電機株式会社 半導体記憶装置
KR960016807B1 (ko) * 1994-06-30 1996-12-21 삼성전자 주식회사 반도체 메모리 장치의 리던던시 회로
JP2956634B2 (ja) * 1997-01-27 1999-10-04 日本電気株式会社 半導体記憶装置の冗長アドレス選択方式および半導体記憶装置
KR100295688B1 (ko) 1999-05-25 2001-07-12 김영환 에스디램의 칼럼 어드레스 구동기
JP3892678B2 (ja) * 2001-03-30 2007-03-14 富士通株式会社 半導体記憶装置
KR100462877B1 (ko) * 2002-02-04 2004-12-17 삼성전자주식회사 반도체 메모리 장치, 및 이 장치의 불량 셀 어드레스프로그램 회로 및 방법
KR100505702B1 (ko) * 2003-08-20 2005-08-02 삼성전자주식회사 웨이퍼 테스트와 포스트 패키지 테스트에서 선택적으로프로그램 가능한 반도체 메모리 장치의 리페어 장치 및 그리페어 방법
US7006393B2 (en) * 2004-06-07 2006-02-28 Micron Technology, Inc. Method and apparatus for semiconductor device repair with reduced number of programmable elements
KR100614200B1 (ko) 2004-11-03 2006-08-21 삼성전자주식회사 리얼 억세스 타임 측정을 위한 의사 스태틱 램의 셀프리프레쉬 회로 및 이를 위한 셀프 리프레쉬 회로의 동작방법
JP4929783B2 (ja) 2006-03-27 2012-05-09 富士通株式会社 電源監視装置
KR102031661B1 (ko) 2012-10-23 2019-10-14 삼성전자주식회사 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법

Also Published As

Publication number Publication date
CN105513646A (zh) 2016-04-20
CN105513646B (zh) 2020-12-08
US9384859B2 (en) 2016-07-05
US20160104546A1 (en) 2016-04-14
TWI653635B (zh) 2019-03-11
TW201614672A (en) 2016-04-16

Similar Documents

Publication Publication Date Title
US6249467B1 (en) Row redundancy in a content addressable memory
US10916327B1 (en) Apparatuses and methods for fuse latch and match circuits
US20150043288A1 (en) Semiconductor memory device having fuse cell array
US7421636B2 (en) Semiconductor memory device having a test control circuit
KR20160043711A (ko) 리페어 회로 및 이를 포함하는 반도체 메모리 장치
US9251912B2 (en) Semiconductor memory device and method of wafer burn-in test for the same
US7724592B2 (en) Internal data comparison for memory testing
KR20180033670A (ko) 반도체 메모리 장치 및 그의 동작 방법
US9142325B2 (en) Semiconductor memory device for performing repair operation
KR20120005826A (ko) 반도체 메모리 장치 및 이의 동작 방법
US9324460B1 (en) Repair circuit, semiconductor memory device and method of operating the same
US20130135953A1 (en) Semiconductor memory device
US9135969B2 (en) Semiconductor device
US7904767B2 (en) Semiconductor memory testing device and method of testing semiconductor using the same
US7099209B2 (en) Semiconductor memory device having repair circuit
US8068381B2 (en) Cache memory
KR20160044850A (ko) 어드레스 디코딩 회로 및 그것을 포함하는 반도체 장치
US7782706B2 (en) Semiconductor memory device having a word line activation circuit and/or a bit line activation circuit and a redundant word line activation circuit and/or a redundant bit line acitvation circuit
JP2009003983A (ja) 半導体記憶装置
US20150302902A1 (en) Write/read priority blocking scheme using parallel static address decode path
WO2013080309A1 (ja) 半導体記憶装置、及び試験方法
KR100904465B1 (ko) 웨이퍼 번인 테스트 제어회로
KR20090072813A (ko) 셀프리프레시 회로
JPWO2013080309A1 (ja) 半導体記憶装置、及び試験方法
JP2007004855A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid