JP4929783B2 - 電源監視装置 - Google Patents

電源監視装置 Download PDF

Info

Publication number
JP4929783B2
JP4929783B2 JP2006085830A JP2006085830A JP4929783B2 JP 4929783 B2 JP4929783 B2 JP 4929783B2 JP 2006085830 A JP2006085830 A JP 2006085830A JP 2006085830 A JP2006085830 A JP 2006085830A JP 4929783 B2 JP4929783 B2 JP 4929783B2
Authority
JP
Japan
Prior art keywords
power supply
monitoring
voltage
supply voltage
monitored circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006085830A
Other languages
English (en)
Other versions
JP2007264767A (ja
Inventor
孝司 海賀
昇 清水
幸男 片柳
研一 矢島
隆二 萱山
勉 近沢
幸一 須釜
Original Assignee
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 富士通株式会社 filed Critical 富士通株式会社
Priority to JP2006085830A priority Critical patent/JP4929783B2/ja
Publication of JP2007264767A publication Critical patent/JP2007264767A/ja
Application granted granted Critical
Publication of JP4929783B2 publication Critical patent/JP4929783B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30Marginal testing, e.g. by varying supply voltage
    • G01R31/3004Current or voltage test
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317Testing of digital circuits
    • G01R31/31721Power aspects, e.g. power supplies for test circuits, power saving during test

Description

本発明は、電源監視装置に関し、特に被監視回路に供給される電源電圧を監視し、電源電圧の低下等により発生する動作異常から被監視回路を保護する電源監視装置に関するものである。

上記のような電源監視装置としては、下記の従来例[1]及び[2]が知られている。

従来例[1]:図14
図14(1)に示す電源監視装置10は、グランドGNDに接続され且つ装置全体に対する入力電圧Vin(例えば“−48V”)が供給されるヒューズ/電磁波フィルタ100と、このヒューズ/電磁波フィルタ100からの出力電圧Voutを入力電圧Vinとして、それぞれ例えば、“+1.2V”、“+1.8V”、“+3.3V”の電源電圧Vcc_1〜Vcc_3(以下、符号Vccで総称することがある。)を供給するオンボード電源200_1〜200_3(以下、符号200で総称することがある。)と、電源電圧Vcc_1〜Vcc_3をそれぞれ監視する電源電圧監視部300_1〜300_3と、電源電圧Vcc_1及びVcc_3により動作する被監視回路400_1と、電源電圧Vcc_2及びVcc_3により動作する被監視回路400_2と、電源電圧Vcc_3により動作する被監視回路400_3と、電源電圧監視部300_1〜300_3に共通接続されるプルアップ抵抗600とで構成されている。

また、オンボード電源200_1〜200_3、電源電圧監視部300_1〜300_3、及び被監視回路400_1〜400_3は、互いにシグナルグランドSGに接続されており、被監視回路400_1〜400_3のリセット入力RSTは、電源電圧監視部300_1〜300_3から共通して与えれらるように接続されている。

動作において、電源電圧監視部300は、同図(2)に示すように、電源電圧Vcc_1〜Vcc_3のいずれか一つが被監視回路400の動作を保証する電圧V1より低い電圧V4まで低下した時、被監視回路400に動作異常が発生している虞れがあるとして、全被監視回路400に対するリセット処理を行う。

これにより、電源電圧Vccの低下により発生する動作異常から被監視回路400を保護することを可能にしている。

従来例[2]:(図示せず)
また、図14を用いて説明すると、電源電圧Vccが、上記の従来例[1]で示した被監視回路400の動作を保証する電圧V1より高く設定した電圧まで低下した時、被監視回路400の動作を停止して異常処理(動作中のデータをメモリへ退避する等)を行い、さらに、電源電圧Vccが電圧V1まで低下した時、被監視回路400に対するリセット処理を行うような電圧監視装置もある(例えば、特許文献1参照。)。
特開平7-93066号公報

図14に示した従来例[1]のような電源電圧監視部としては一般的にIC回路等が用いられるが、その回路毎の電源電圧の検出精度にはバラツキ(検出誤差)がある。

このような検出誤差を考慮し、上記の従来例[1]では、電源電圧監視部が被監視回路の異常を検出する電圧を、被監視回路の動作を保証する電圧より余裕を持たせて設定しているため、電源電圧の低下により被監視回路に動作異常が発生していることを即座に検出できず、装置が提供するサービスを長時間停止させてしまうという課題があった。

また、上記の従来例[2]では、電源電圧が被監視回路の動作を保証する電圧より高く設定した電圧まで低下した時点で被監視回路の動作を停止させているため、電源電圧の瞬断や急激な低下等が起きた場合(すなわち、電源電圧が被監視回路の動作を停止させるための電圧まで低下したが、被監視回路に対してリセット処理を行うための電圧まで低下せずに回復した場合)、被監視回路は、動作異常発生の有無に関わらず動作を停止したままとなる。従って、装置が提供するサービスを停止する必要の無い時にも、停止させてしまうという課題がある。

従って、本発明は、電源電圧の瞬断や急激な低下等により被監視回路に発生する動作異常を、装置が提供するサービスを長時間停止すること無く正確又は迅速に検出することが可能な電源監視装置を提供することを目的とする。

[1]上記の目的を達成するため、本発明の一態様に係る電源監視装置は、被監視回路に供給される電源電圧を監視し、該電源電圧が予め定めた閾値より低下したことを検出した時、電圧低下信号を出力する電源電圧監視部と、該電圧低下信号を受けて、該被監視回路に動作異常が発生しているか否かを、該被監視回路の運用データを自己の保持している基準データと比較することにより判定する監視制御部とを備え、該閾値が、該被監視回路の正常動作保証電圧よりは高いが定格電圧よりは低い電圧値であり、該監視制御部が、該動作異常と判定した時、該被監視回路に対して、予め記憶している該被監視回路に固有の復旧処理種別に応じてリセット処理又は該被監視回路を制御するための該運用データに対する該基準データの上書処理を行う手段を含むことを特徴とする。

このような電源監視装置を、図1(1)に太実線で示す原理を用いて説明する(但し、これに限定されるものではない。) 。

電源電圧監視部300は、被監視回路400に供給される電源電圧Vccを常に監視している。電源電圧監視部300は、電源電圧Vccが予め定めた閾値より低下したことを検出した時、電圧低下信号S_Vを出力する。

この電圧低下信号S_Vを受けた監視制御部500(より詳細には、監視制御部500内の回路検査部510)は、被監視回路400に動作異常が発生しているか否かを、被監視回路400の運用データを自己の保持している基準データと比較することにより判定する。

すなわち、電源電圧Vccの瞬断や急激な低下等により被監視回路400に動作異常が発生した場合、その動作異常の影響によって被監視回路400内の運用データの内容は失われるか又はビット化け(変化)する。監視制御部500は、これを利用すること(すなわち該運用データと自分が保持する基準データとを比較して両者の不一致を認識すること)により、被監視回路400に動作異常が発生していることを検出する。該運用データと該基準データとが一致している場合、監視制御部500は、被監視回路400を動作異常とは見なさない。換言すると、監視制御部500は、電圧低下信号S_Vを受けた時、被監視回路400の運用データと自己の保持する基準データとを比較し、一致であれば被監視回路400は正常動作していると判断し、不一致であれば異常動作していると判断する。

このように、本発明の一態様による電源監視装置においては、電源電圧の瞬断や急激な低下等により被監視回路に発生する動作異常を、装置が提供するサービスを停止すること無く正確に検出することが可能である。

そして、該閾値、該被監視回路の正常動作を保証する第1の電圧よりは高いが定格電圧よりは低い第2の電圧であ

すなわち、該閾値は、例えば同1(2)に示すように、被監視回路400の正常動作を保証する電圧V1よりは高いが定格電圧よりは低い電圧V2とする

これにより、電源電圧Vccが電圧V1に達する前に電圧V2に達するので、被監視回路に発生する動作異常をより迅速に検出することが可能である。

た、監視制御部、該動作異常と判定した時、該被監視回路に対して、予め記憶している該被監視回路に固有の復旧処理種別に応じてリセット処理又は該被監視回路を制御するための該運用データに対する該基準データの上書処理を行う手段を含む

すなわち、図1に太点線で示すように、監視制御部500内の回路設定部520では、回路検査部510が被監視回路400の動作異常を検出した時、被監視回路400に適した復旧処理を実行するため、例えばメモリ(図示せず)に予め記憶している被監視回路400に固有の復旧処理種別を参照する。

この結果、例えば、被監視回路400がリセット処理を行うことにより復旧可能な回路であることを知った場合、回路設定部520は、被監視回路400に対してリセット処理を実行する。また、被監視回路400が、その制御を指定する基準データを書き換えることにより復旧可能な回路である場合、回路設定部520は、被監視回路400の運用データに対して該基準データの上書処理を実行する。

このように、被監視回路400の動作異常を検出した際には、その回路に適した復旧処理を行うことが可能である。

[2]また、上記[1]において、該電源電圧が該第1の電圧よりも低い第3の電圧まで低下したことを検出した時、該監視制御部に対してリセット信号を出力する第2の電源電圧監視部をさらに備え、該監視制御部が、該リセット信号を受けた時、自分に対してリセット処理を行う手段を含むようにしても良い。

すなわち、図2の原理図[2]に示すように、同図(1)に示す電源監視装置10は、図1に示した構成に加えて、電源電圧Vccが被監視回路400の正常動作を保証する電圧V1より低い電圧V3(同図(2)参照。)まで低下したか否かを監視する電源電圧監視部300_2を備えている。

電源電圧監視部300_2は、電源電圧Vccが電圧V3まで低下したことを検出した時、監視制御部500に対してリセット信号S_Rを出力する。これは、電源電圧Vccが電圧V3まで低下した場合、この電圧低下が被監視回路400のみならず監視制御部500自体に動作異常を発生させる虞れがあるためである。

リセット信号S_Rを受けた監視制御部500は、自分に対してリセット処理を行い、自律的に動作異常を復旧させる。これにより、監視制御部500に動作異常が発生した場合であっても、監視制御部500は、被監視回路400に発生する動作異常の検出を再開して継続することが可能である。

[3]また、本発明の一態様に係る電源監視装置は、被監視回路に供給される電源電圧を監視し、該電源電圧が予め定めた閾値より低下したことを検出した時、電圧低下信号を出力する電源電圧監視部と、該電圧低下信号を受けて、該被監視回路に動作異常が発生しているか否かを、該被監視回路の運用データを自己の保持している基準データと比較することにより判定する監視制御部とを備え、該閾値が、該被監視回路の正常動作保証電圧よりは高いが定格電圧よりは低い電圧値であり、該電源電圧監視部が複数個設けられ、該電源電圧が複数個存在し、該電源電圧の各々に対して該電源電圧監視部の各々が設けられており、該監視制御部が、該電源電圧監視部のいずれか一つから該電圧低下信号を受けた時、該被監視回路に動作異常が発生しているか否かを判定するようにしても良い。

すなわち、図3の原理図[3]に示すように、n個の電源電圧Vcc_1〜Vcc_nが一つの被監視回路400に供給される場合、電源電圧Vcc_1〜Vcc_nの各々に対して上記[1]と同様の電源電圧監視部300_1〜300_nをそれぞれ設置する。

そして、電源電圧監視部300_1〜300_nのいずれか一つから電圧低下信号S_Vを受けた監視制御部500は、上記[1]と同様にして被監視回路400に動作異常が発生しているか否かを判定する。

このように、複数の電圧電源が被監視回路に供給されるような場合であっても、いずれかの電源電圧の瞬断や急激な低下等により被監視回路に発生する動作異常を、装置が提供するサービスを停止すること無く検出することが可能である。

[4]また、本発明の一態様に係る電源監視装置は、被監視回路に供給される電源電圧を監視し、該電源電圧が予め定めた閾値より低下したことを検出した時、電圧低下信号を出力する電源電圧監視部と、該電圧低下信号を受けて、該被監視回路に動作異常が発生しているか否かを、該被監視回路の運用データを自己の保持している基準データと比較することにより判定する監視制御部とを備え、該閾値が、該被監視回路の正常動作保証電圧よりは高いが定格電圧よりは低い電圧値であり、該電源電圧監視部及び該被監視回路が共に1対1で複数個設けられ、各電源電圧監視部が、対応する該被監視回路を並列に監視するように設けられており、該監視制御部が、該電源電圧監視部のいずれか一つから該電圧低下信号を受けた時、該被監視回路の各々に対して、動作異常が発生しているか否かをそれぞれ判定するようにしても良い。

すなわち、図4の原理図[4]に示すように、1個の共通の電圧電源Vccがn個の被監視回路400_1〜400_nの各々に並列して供給される場合、上記[1]と同様の電源電圧監視部300_1〜300_nが被監視回路400_1〜400_nを並列に監視するよう設置する。これは、共通の電源電圧Vccを被監視回路400_1〜400_nにそれぞれ供給したとしても、被監視回路400_1〜400_nに実際に供給される電圧値が、被監視回路400_1〜400_nの各々の設置条件(すなわち、電源から被監視回路400までの距離相違による電圧降下や、被監視回路400の前後に設置される他の回路(図示せず)による電力消費量の相違等の種々の条件)により異なる虞れがあるためである。

電源電圧監視部300_1〜300_nのいずれか一つから電圧低下信号S_Vを受けた監視制御部500は、上記[1]と同様にして被監視回路400_1〜400_nの各々に対し、動作異常が発生しているか否かを判定する。

このように、共通の電圧電源が複数の被監視回路に供給されるような場合であっても、いずれかの電源電圧監視部が電源電圧の瞬断や急激な低下等を検出することにより、各被監視回路に発生する動作異常を、装置が提供するサービスを停止すること無く検出することが可能である。

[5]また、上記[1]において、該監視制御部に対して該被監視回路に動作異常が発生しているか否かを定期的に判定するよう指示するタイマ部をさらに備えるようにしても良い。

すなわち、図5の原理図[5]に示すように、同図(1)に示す電源監視装置10は、図1に示した構成に加えて、監視制御部500に対してタイマアウトを通知するタイマ部530を備えている。

そして、図5(2)に示すように、監視制御部500は、初期立ち上げ時、タイマ部500に対してタイマ開始を要求する(ステップS1)。

電源電圧監視部300からの電圧低下信号S_Vを受けた場合(ステップS2)、監視制御部500は、上記[1]と同様にして被監視回路400に動作異常が発生しているか否かを判定する(ステップS3)。

一方、タイマ部530からのタイマアウトを受けた場合(ステップS4)、監視制御部500は、上記[1]と同様にして被監視回路400に動作異常が発生しているか否かを判定する(ステップS3)と共に、タイマ部500に対してタイマ再開を要求する(ステップS5)。

以降、監視制御部500は、電圧低下信号S_V又はタイマアウトを受ける度毎に、上記のステップS2〜S5を繰り返し実行する。

これにより、電源電圧Vccの低下が検出されない場合であっても、被監視回路400に発生する動作異常を定期的に監視して検出することが可能である。

[6]また、上記[1]において、該監視制御部が、初期立ち上げ時、予め記憶している該被監視回路を制御するための該基準データを該被監視回路のレジスタに書き込む手段と、該電源電圧監視部から該電圧低下信号を受けた時、該レジスタから該基準データを該運用データとして読み出すと共に、該読み出した運用データと該記憶している該基準データとを比較して両者が不一致の時、該動作異常と判定する手段とを含むようにしても良い。

[7]また、上記[1]において、該監視制御部が、初期立ち上げ時、予め記憶している該被監視回路を制御するための該基準データを該被監視回路のレジスタに書き込む度毎に、該基準データのチェックサム又はCRCを算出して内部に記憶する手段と、該電源電圧監視部から該電圧低下信号を受けた時、該レジスタから該基準データを該運用データとして読み出すと共に、該読み出した運用データから算出したチェックサム又はCRCと該記憶しているチェックサム又はCRCとを比較して両者が不一致の時、該動作異常と判定する手段とを含むようにしても良い。

[8]また、上記[1]において、該監視制御部が、初期立ち上げ時、予め記憶している該被監視回路を制御するための該基準データからパリティビットを算出し、該算出したパリティビット及び該基準データを該被監視回路のレジスタに書き込む手段と、該電源電圧監視部から該電圧低下信号を受けた時、該レジスタから該パリティビット及び該運用データとしての該基準データを読み出すと共に、該読み出したパリティビットを用いて該読み出した運用データを確認してパリティエラーを検出した時、該動作異常と判定する手段とを含むようにしても良い。

本発明によれば、電源電圧の瞬断や急激な低下等により被監視回路に発生する動作異常を、装置が提供するサービスを長時間に亘って停止すること無く正確且つ迅速に検出することができ、以て装置全体の信頼性を向上させることができる。

また、被監視回路の動作異常を検出した際に復旧処理を行うことができるようにしたので、以て装置全体の稼働率を向上させることができる。

さらに、複数の電圧電源が被監視回路に供給されるような場合や、共通の電圧電源が複数の被監視回路に供給されるような場合においても、被監視回路に発生する動作異常を検出できるようにしたので、大規模な装置の開発等に適用することも可能である。

以下、本発明に係る電源監視装置の実施例[1]〜[5]を、それぞれ、図6〜13を参照して以下に説明する。なお、実施例[1]〜[3]は、図1の原理図に含まれるものであり、実施例[4]は、図1〜3の原理図を組み合わせたものであり、さらに実施例[5]は、図1、3、及び4の原理図を組み合わせたものである。

実施例[1]:図1及び6
図6に示す電源監視装置10は、図1と同様、電源電圧Vccと、電源電圧監視部300と、被監視回路400と、回路検査部510及び回路設定部520を備えた監視制御部500とで構成されている。

さらに、図1に示した構成に加えて、被監視回路400は、その運用中に運用データとなる基準データを書き込むためのレジスタRGを備えている。

また、回路検査部510は、被監視回路400の運用データと自己の基準データとを比較する比較部511と、この比較部511の比較結果に基づき被監視回路400の動作異常の有無を判定する判定部512とを備え、回路設定部520は、基準データを記憶している基準データベースDB_1とメモリMEMとを備えている。

動作において、回路設定部520は、初期立ち上げ時、基準データベースDB_1に記憶している被監視回路400を制御するための基準データを内部のメモリMEM及び被監視回路400のレジスタRGに書き込む。

運用中、電源電圧監視部300は、被監視回路400に供給される電源電圧Vccを常に監視する。電源電圧監視部300は、電源電圧Vccが被監視回路400の正常動作を保証する電圧V1よりは高いが定格電圧よりは低い電圧V2まで低下したことを検出した時、電圧低下信号S_Vを回路検査部510に与える。

そして、電圧低下信号S_Vを受けた回路検査部510内の比較部511は、被監視回路400のレジスタRGに書き込まれている基準データを運用データとして読み出すと共に、メモリMEMに書き込まれている基準データを読み出し、読み出した運用データと基準データとを比較する。

その比較結果が不一致である場合、判定部512は、被監視回路400に動作異常が発生していると判定する。

実施例[2]:図1及び7
図7に示す電源監視装置10は、上記の実施例[1]の構成に加えて、回路検査部510が、被監視回路400の運用データからチェックサム又はCRCを算出するチェックサム(又はCRC)算出部513を含み、回路設定部520が、基準データベースDB_1に記憶している基準データからチェックサム又はCRCを算出するチェックサム(又はCRC)算出部521を含むよう構成されている。

動作において、チェックサム(又はCRC)算出部521は、初期立ち上げ時、基準データベースDB_1に記憶している被監視回路400を制御するための基準データを被監視回路400のレジスタRGに書き込む度毎に、その基準データのチェックサム又はCRCを算出してメモリMEMに記憶する。

そして、運用中に電源電圧監視部300から上述した電圧低下信号S_Vを受けた時、回路検査部510内のチェックサム(又はCRC)算出部513は、被監視回路400のレジスタRGに書き込まれている基準データを運用データとして読み出すと共に、読み出した運用データからチェックサム又はCRCを算出する。

比較部511は、チェックサム(又はCRC)算出部513で算出されたチェックサム又はCRCとメモリMEMに記憶されているチェックサム又はCRCとを比較する。

その比較結果が不一致である場合、判定部512は、被監視回路400に動作異常が発生していると判定する。

実施例[3]:図1及び8
図8に示す電源監視装置10は、上記の実施例[1]の構成に加えて、回路設定部520が、基準データベースDB_1に記憶している基準データからパリティビットを算出するパリティビット算出部522と、パリティビット算出部522により算出されたパリティビットと基準データとを多重化して被監視回路400のレジスタRGに書き込む多重部523とを含み、回路検査部510が、被監視回路400の多重化データを運用データとパリティビットとに分離する分離部514と、分離部514から与えられる運用データからパリティビットを算出するパリティビット算出部515とを含むように構成されている。

また、上記の実施例[1]とは異なり、回路設定部520はメモリMEMを備えていない。

動作において、パリティビット算出部522は、初期立ち上げ時、基準データベースDB_1に記憶している被監視回路400を制御するための基準データからパリティビットを算出して多重部523に与える。多重部523は、これらのパリティビット及び基準データを多重化して被監視回路400のレジスタRGに書き込む。

そして、運用中に電源電圧監視部300から上述した電圧低下信号S_Vを受けた時、監視制御部500に設けられた回路検査部510内の分離部514は、被監視回路400のレジスタRGに書き込まれている多重化データを、パリティビット及び運用データとしての基準データに分離し、この内、パリティビットを比較部511に与え、運用データをパリティビット算出部515に与える。

また、運用データを受けたパリティビット算出部515は、この運用データからパリティビットを算出して比較部511に与える。

比較部511は、分離部514から受けたパリティビットとパリティビット算出部515から受けたパリティビットとを比較する。

その比較結果が不一致である場合、判定部512は、被監視回路400に動作異常が発生していると判定する。

実施例[4]:図1〜3及び9〜12
[4]-1 構成例:図9,10
全体の構成例:図9
図9に示す電源監視装置10は、グランドGNDに接続され且つ装置全体に対する入力電圧Vin(例えば“−48V”)が供給されるヒューズ/電磁波フィルタ100と、このヒューズ/電磁波フィルタ100からの出力電圧Voutを入力電圧Vinとして、それぞれ例えば、“+1.2V”、“+1.8V”、“+3.3V”の電源電圧Vcc_1〜Vcc_3を供給するオンボード電源200_1〜200_3と、電源電圧Vcc_1〜Vcc_3の各々に対して図1(2)に示した電圧V2をそれぞれ監視する電源電圧監視部300_11〜300_13と、電源電圧Vcc_1〜Vcc_3の各々に対して図2(2)に示した電圧V3をそれぞれ監視する電源電圧監視部300_21〜300_23と、電源電圧Vcc_1及びVcc_3により動作する被監視回路400_1と、電源電圧Vcc_2及びVcc_3により動作する被監視回路400_2と、電源電圧Vcc_3により動作する被監視回路400_3と、被監視回路400_1〜400_3の動作異常検出及び被監視回路400_1〜400_3に対する復旧処理を行う監視制御部500と、電源電圧監視部300_21〜300_23に共通接続されるプルアップ抵抗600とで構成されている。

また、オンボード電源200_1〜200_3、電源電圧監視部300_11〜300_13及び300_21〜300_23、及び被監視回路400_1〜400_3は、互いにシグナルグランドSGに接続されており、監視制御部500、被監視回路400_1〜400_3、及び被監視回路400_1〜400_3の各リセット入力RSTは、互いにバスBUSで接続されている。

監視制御部の構成例:図10
図10(1)に示す監視制御部500は、図9に示した電源電圧監視部300_11〜300_13からの電圧低下信号S_V及び電源電圧監視部300_21〜300_23からのリセット信号S_Rを受信するプロセッサCPUと、プロセッサCPUから参照できるようバスBUSで接続された基準データベースDB_1及び復旧処理データベースDB_2とで構成されている。

ここで、上記の基準データベースDB_1には、例えば同図(2)に示すように、被監視回路400_1〜400_3の各々に対応する基準データ書込先アドレスA1_1〜A3_2(すなわち、図7に示したような被監視回路400_1〜400_3内のレジスタRGのアドレス)及びそれらのアドレスに書き込むべき基準データD1_1〜D3_2が記憶されている。監視制御部500は、初期立ち上げ時、これらの基準データD1_1〜D3_2を対応するレジスタRGのアドレスA1_1〜A3_2にそれぞれ書き込む。

また、上記の復旧処理データベースDB_2には、例えば同図(3)に示すように、被監視回路400_1〜400_3の各々に対応する復旧処理種別としてリセット処理又は基準データ上書処理のいずれかが記憶されている。

[4]-2 動作例:図11,12
全体の動作例:図11
図11は、図9に示した電源電圧Vcc(Vcc_1〜Vcc_3)の時間推移をグラフで示している。以下、このグラフを用いて電源監視装置10の全体動作を説明する。

例えば時間T1において、電源電圧Vcc_1(電源電圧Vcc_2及びVcc_3についても同様。)が被監視回路400_1の正常動作を保証する電圧V1よりは高いが定格電圧(電源電圧Vcc_1〜Vcc_3の定格電圧は、それぞれ“+1.2V”、“+1.8V”、“+3.3V”である。)よりは低い電圧V2まで低下したとすると、電源電圧監視部300_11(電源電圧監視部300_12及び300_13についても同様。)は、これを検出して電圧低下信号S_Vを監視制御部500に与える。

この電圧低下信号S_Vを受けた監視制御部500は、後述する動作異常検出処理を実行する。

また、例えば時間T2において、電源電圧Vcc_1が電圧V1より低い監視制御部500の正常動作を保証する電圧V3まで低下したとすると、電源電圧監視部300_21(電源電圧監視部300_22及び300_23についても同様。)は、これを検出してリセット信号S_Rを監視制御部500に与える。

このリセット信号S_Rを受けた監視制御部500は、自分自身に対してリセット処理を実行して自律的に動作異常を復旧させる。

動作異常検出処理例:図12
まず、例えば電源電圧監視部300_11から電圧低下信号S_Vを受けた監視制御部500内のプロセッサCPUは、図10に示した基準データベースDB_1から被監視回路400_1に対応する基準データD1_1〜D1_3を読み出す(ステップS10)。

そして、プロセッサCPUは、被監視回路400_1内のレジスタRGの基準データ書込先アドレスA1_1〜A1_3から初期立ち上げ時に書き込んでいる基準データD1_1〜D1_3を運用データとして読み出す(ステップS11)。

プロセッサCPUは、基準データベースDB_1から読み出した基準データと被監視回路400_1から読み出した運用データとを比較する(ステップS13)。その比較結果が一致である場合、プロセッサCPUは、被監視回路400_1を動作異常とは見なさないが、比較結果が不一致である場合、プロセッサCPUは、被監視回路400_1に動作異常が発生していると判定して復旧処理を実行する(ステップS20)。

被監視回路400_1に対する復旧処理に先立って、プロセッサCPUは、図10に示した復旧処理データベースDB_2から被監視回路400_1に対応する復旧処理種別を読み出し(ステップS21)、リセット処理又は基準データ上書処理のいずれであるかを認識する(ステップS22)。

この例では、被監視回路400_1に対応する復旧処理種別には「リセット処理」が設定されているため、プロセッサCPUは、被監視回路400_1のリセット入力RSTにリセット信号を送出し、被監視回路400_1に対するリセット処理を実行する(ステップS23)。

そして、プロセッサCPUは、再立ち上げを行うため、初期立ち上げ時と同様、基準データベースDB_1から被監視回路400_1に対応する基準データD1_1〜D1_3を読み出す(ステップS24)と共に、これらの基準データD1_1〜D3_2を対応する被監視回路400_1の基準データ書込先アドレスA1_1〜A3_2にそれぞれ書き込む(ステップS25)。

また、上記のステップS22において、復旧処理種別が基準データ上書処理であると認識した時、プロセッサCPUは、上記のステップS24及びS25と同様にして基準データの上書処理を実行する。

そして、被監視回路400_1に対する復旧処理が完了した後、プロセッサCPUは、全被監視回路400に対する動作異常検出処理が完了したか否かを判定する(ステップS26)。今、被監視回路400_2及び400_3に対する動作異常検出処理が未実行であるため、以降、プロセッサCPUは、被監視回路400_2及び400_3に対して順次、上述したステップS10〜S25を繰り返し実行する。

実施例[5]:図1,3,4,及び13
図13に示す電源監視装置10は、ヒューズ/電磁波フィルタ100と、それぞれ例えば、“+1.2V”及び“+3.3V”の電源電圧Vcc_1及びVcc_3を供給するオンボード電源200_1及び200_3と、電源電圧Vcc_1及びVcc_3により動作する被監視回路400_1及び400_3と、電源電圧Vcc_1が並列に供給される被監視回路400_1及び400_3に対する電圧V2を並列に監視する電源電圧監視部300_111及び300_131と、電源電圧Vcc_3が並列に供給される被監視回路400_1及び400_3に対する電圧V2を並列に監視する電源電圧監視部300_112及び300_132と、電源電圧Vcc_1及びVcc_3の各々に対して電圧V3をそれぞれ監視する電源電圧監視部300_21及び300_23と、被監視回路400_1及び400_3の動作異常検出及び被監視回路400_1及び400_3に対する復旧処理を行う監視制御部500と、電源電圧監視部300_21及び300_23に共通接続されるプルアップ抵抗600とで構成されている。

また、オンボード電源200_1及び200_3、電源電圧監視部300_111及び300_131、300_112及び300_132、並びに300_21及び300_23、並びに被監視回路400_1及び400_3は、互いにシグナルグランドSGに接続されており、監視制御部500、被監視回路400_1及び400_3、並びに被監視回路400_1及び400_3の各リセット入力RSTは、互いにバスBUSで接続されている。

この電源監視装置10では、上記の実施例[4]の構成に加えて、電源電圧監視部300_112及び300_131が、被監視回路400_1に供給される電源電圧Vcc_3及び被監視回路400_3に供給される電源電圧Vcc_1をそれぞれ監視するように構成している。これらの電源電圧監視部300_112及び300_131から電圧低下信号S_Vを受けた場合の監視制御部500の動作は、上記の実施例[4]と同様である。

この電源監視装置10において、上記の実施例[4]と同様、電源電圧監視部300_111及び300_131は、電源電圧Vcc_1が電圧V2まで低下した時、電圧低下信号S_Vを監視制御部500に与え、また、電源電圧監視部300_111及び300_131は、電源電圧Vcc_3が電圧V2まで低下した時、電圧低下信号S_Vを監視制御部500に与える。

電源電圧監視部300_111、300_112、300_131、及び300_132のいずれか一つから電圧低下信号S_Vを受けた監視制御部500は、上記の実施例[4]と同様に被監視回路400_1及び400_3に対する動作異常検出処理を実行する。

また、上記の実施例[4]と同様、電源電圧監視部300_21は、電源電圧Vcc_1が電圧V3まで低下した時、リセット信号S_Rを監視制御部500に与え、また、電源電圧監視部300_23は、電源電圧Vcc_3が電圧V3まで低下した時、リセット信号S_Rを監視制御部500に与える。

電源電圧監視部300_21又は300_23からリセット信号S_Rを受けた監視制御部500は、上記の実施例[4]と同様に自分自身に対してリセット処理を実行し、自律的に動作異常を復旧させる。

なお、上記の実施例[1]〜[5]において、図5に示したような監視制御部500に対してタイマアウトを通知するタイマ部530を設けることができる。

なお、上記実施例によって本発明は限定されるものではなく、特許請求の範囲の記載に基づき、当業者によって種々の変更が可能なことは明らかである。

(付記1)
被監視回路に供給される電源電圧を監視し、該電源電圧が予め定めた閾値より低下したことを検出した時、電圧低下信号を出力する電源電圧監視部と、
該電圧低下信号を受けて、該被監視回路に動作異常が発生しているか否かを、該被監視回路の運用データを自己の保持している基準データと比較することにより判定する監視制御部と、
を備えたことを特徴とする電源監視装置。
(付記2)付記1において、
該閾値が、該被監視回路の正常動作を保証する第1の電圧よりは高いが定格電圧よりは低い第2の電圧であることを特徴とする電源監視装置。
(付記3)付記1において、
該監視制御部が、該動作異常と判定した時、該被監視回路に対して、予め記憶している該被監視回路に固有の復旧処理種別に応じてリセット処理又は該被監視回路を制御するための該運用データに対する該基準データの上書処理を行う手段を含むことを特徴とした電源監視装置。
(付記4)付記2において、
該電源電圧が該第1の電圧よりも低い第3の電圧まで低下したことを検出した時、該監視制御部に対してリセット信号を出力する第2の電源電圧監視部をさらに備え、
該監視制御部が、該リセット信号を受けた時、自分に対してリセット処理を行う手段を含むことを特徴とする電源監視装置。
(付記5)付記1において、
該電源電圧監視部が複数個設けられ、該電源電圧が複数個存在し、該電源電圧の各々に対して該電源電圧監視部の各々が設けられており、
該監視制御部が、該電源電圧監視部のいずれか一つから該電圧低下信号を受けた時、該被監視回路に動作異常が発生しているか否かを判定することを特徴とした電源監視装置。
(付記6)付記1において、
該電源電圧監視部が複数個設けられ、その各々が、該被監視回路を並列に監視するように設けられており、
該監視制御部が、該電源電圧監視部のいずれか一つから該電圧低下信号を受けた時、該被監視回路の各々に対して、動作異常が発生しているか否かをそれぞれ判定することを特徴とした電源監視装置。
(付記7)付記1において、
該監視制御部に対して該被監視回路に動作異常が発生しているか否かを定期的に判定するよう指示するタイマ部を、さらに備えたことを特徴とする電源監視装置。
(付記8)付記1において、
該監視制御部が、初期立ち上げ時、予め記憶している該被監視回路を制御するための該基準データを該被監視回路のレジスタに書き込む手段と、該電源電圧監視部から該電圧低下信号を受けた時、該レジスタから該基準データを該運用データとして読み出すと共に、該読み出した運用データと該記憶している該基準データとを比較して両者が不一致の時、該動作異常と判定する手段と、を含むことを特徴とした電源監視装置。
(付記9)付記1において、
該監視制御部が、初期立ち上げ時、予め記憶している該被監視回路を制御するための該基準データを該被監視回路のレジスタに書き込む度毎に、該基準データのチェックサム又はCRCを算出して内部に記憶する手段と、該電源電圧監視部から該電圧低下信号を受けた時、該レジスタから該基準データを該運用データとして読み出すと共に、該読み出した運用データから算出したチェックサム又はCRCと該記憶しているチェックサム又はCRCとを比較して両者が不一致の時、該動作異常と判定する手段と、を含むことを特徴とした電源監視装置。
(付記10)付記1において、
該監視制御部が、初期立ち上げ時、予め記憶している該被監視回路を制御するための該基準データからパリティビットを算出し、該算出したパリティビット及び該基準データを該被監視回路のレジスタに書き込む手段と、該電源電圧監視部から該電圧低下信号を受けた時、該レジスタから該パリティビット及び該運用データとしての該基準データを読み出すと共に、該読み出したパリティビットを用いて該読み出した運用データを確認してパリティエラーを検出した時、該動作異常と判定する手段と、を含むことを特徴とした電源監視装置。

本発明に係る電源監視装置の原理[1]を示したブロック図である。 本発明に係る電源監視装置の原理[2]を示したブロック図である。 本発明に係る電源監視装置の原理[3]を示したブロック図である。 本発明に係る電源監視装置の原理[4]を示したブロック図である。 本発明に係る電源監視装置の原理[5]を示したブロック図である。 本発明に係る電源監視装置の実施例[1]を示したブロック図である。 本発明に係る電源監視装置の実施例[2]を示したブロック図である。 本発明に係る電源監視装置の実施例[3]を示したブロック図である。 本発明に係る電源監視装置の実施例[4]を示したブロック図である。 本発明に係る電源監視装置の実施例[4]に用いる監視制御部の構成例を示したブロック図である。 本発明に係る電源監視装置の実施例[4]の全体動作例を示した電源電圧の時間推移グラフ図である。 本発明に係る電源監視装置の実施例[4]に用いる監視制御部の動作異常検出処理例を示したフローチャート図である。 本発明に係る電源監視装置の実施例[5]を示したブロック図である。 電源監視装置の従来例[1]を示したブロック図である。

符号の説明

10 電源監視装置
100 ヒューズ/電磁波フィルタ
200, 200_1〜200_3 オンボード電源
300, 300_1〜300_n, 300_11〜300_13, 300_21〜300_23, 300_111〜300_112,300_131〜 300_132 電源電圧監視部
400, 400_1〜400_n 被監視回路
500 監視制御部
510 回路検査部
511 比較部
512 判定部
513, 521 チェックサム(又はCRC)算出部
514 分離部
515, 522 パリティビット算出部
520 回路設定部
523 多重部
530 タイマ部
600 プルアップ抵抗
GND グランド
SG シグナルグランド
Vin 入力電圧
Vout 出力電圧
Vcc, Vcc_1〜Vcc_n 電源電圧
RST リセット入力
S_V 電圧低下信号
S_R リセット信号
V1 被監視回路の動作保証電圧
V2 本発明の電源電圧監視部の動作異常検出電圧
V3 監視制御部の動作保証電圧
V4 従来の電源電圧監視部の動作異常検出電圧
RG レジスタ
MEM メモリ
CPU プロセッサ
DB_1 基準データベース
DB_2 復旧処理データベース
A1_1〜A3_2 基準データ書込先アドレス
D1_1〜D3_2 基準データ
T, T1, T2 時間
図中、同一符号は同一又は相当部分を示す。

Claims (3)

  1. 被監視回路に供給される電源電圧を監視し、該電源電圧が予め定めた閾値より低下したことを検出した時、電圧低下信号を出力する電源電圧監視部と、
    該電圧低下信号を受けて、該被監視回路に動作異常が発生しているか否かを、該被監視回路の運用データを自己の保持している基準データと比較することにより判定する監視制御部と、
    を備え、該閾値が、該被監視回路の正常動作保証電圧より高いが定格電圧より低い電圧値であり、
    該監視制御部が、該動作異常と判定した時、該被監視回路に対して、予め記憶している該被監視回路に固有の復旧処理種別に応じてリセット処理又は該被監視回路を制御するための該運用データに対する該基準データの上書処理を行う手段を含むことを特徴とする電源監視装置。
  2. 被監視回路に供給される電源電圧を監視し、該電源電圧が予め定めた閾値より低下したことを検出した時、電圧低下信号を出力する電源電圧監視部と、
    該電圧低下信号を受けて、該被監視回路に動作異常が発生しているか否かを、該被監視回路の運用データを自己の保持している基準データと比較することにより判定する監視制御部と、
    を備え、該閾値が、該被監視回路の正常動作保証電圧より高いが定格電圧より低い電圧値であり、
    該電源電圧監視部が複数個設けられ、該電源電圧が複数個存在し、該電源電圧の各々に対して該電源電圧監視部の各々が設けられており、
    該監視制御部が、該電源電圧監視部のいずれか一つから該電圧低下信号を受けた時、該被監視回路に動作異常が発生しているか否かを判定することを特徴とした電源監視装置。
  3. 被監視回路に供給される電源電圧を監視し、該電源電圧が予め定めた閾値より低下したことを検出した時、電圧低下信号を出力する電源電圧監視部と、
    該電圧低下信号を受けて、該被監視回路に動作異常が発生しているか否かを、該被監視回路の運用データを自己の保持している基準データと比較することにより判定する監視制御部と、
    を備え、該閾値が、該被監視回路の正常動作保証電圧より高いが定格電圧より低い電圧値であり、
    該電源電圧監視部及び該被監視回路が共に1対1で複数個設けられ、各電源電圧監視部が、対応する該被監視回路を並列に監視するように設けられており、
    該監視制御部が、該電源電圧監視部のいずれか一つから該電圧低下信号を受けた時、該被監視回路の各々に対して、動作異常が発生しているか否かをそれぞれ判定することを特徴とした電源監視装置。
JP2006085830A 2006-03-27 2006-03-27 電源監視装置 Active JP4929783B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006085830A JP4929783B2 (ja) 2006-03-27 2006-03-27 電源監視装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006085830A JP4929783B2 (ja) 2006-03-27 2006-03-27 電源監視装置
US11/491,226 US7408475B2 (en) 2006-03-27 2006-07-24 Power supply monitoring device

Publications (2)

Publication Number Publication Date
JP2007264767A JP2007264767A (ja) 2007-10-11
JP4929783B2 true JP4929783B2 (ja) 2012-05-09

Family

ID=38532810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085830A Active JP4929783B2 (ja) 2006-03-27 2006-03-27 電源監視装置

Country Status (2)

Country Link
US (1) US7408475B2 (ja)
JP (1) JP4929783B2 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005060901A1 (de) * 2005-12-20 2007-06-28 Robert Bosch Gmbh Verfahren zur Erkennung einer Versorgungsunterbrechung in einem Datenspeicher und zur Wiederherstellung des Datenspeichers
US7667482B2 (en) * 2007-09-21 2010-02-23 Eaton Corporation Inductively powered power bus apparatus
JP5488012B2 (ja) * 2010-02-04 2014-05-14 株式会社リコー 電圧異常検出機能を有する半導体集積回路
TWI397818B (zh) 2010-07-27 2013-06-01 Transcend Information Inc 儲存裝置及其運作方法
DE102010042328A1 (de) * 2010-10-12 2012-04-12 Robert Bosch Gmbh Verfahren zum Überwachen des Ladebetriebs eines Energiespeichers in einem Fahrzeug und Ladesystem zum Laden eines Energiespeichers in einem Fahrzeug
US20130159792A1 (en) * 2011-01-24 2013-06-20 Robert Brooks Fault detection
JP5917132B2 (ja) * 2011-12-22 2016-05-11 株式会社東芝 電気機器の運転制御システム及び方法
JP5851832B2 (ja) * 2011-12-28 2016-02-03 三菱日立パワーシステムズ株式会社 電力供給装置及び電力供給切替方法
KR102031661B1 (ko) * 2012-10-23 2019-10-14 삼성전자주식회사 데이터 저장 장치 및 컨트롤러, 그리고 데이터 저장 장치의 동작 방법
KR20150090418A (ko) * 2014-01-29 2015-08-06 에스케이하이닉스 주식회사 최소 동작 전원을 사용하는 시스템 및 메모리의 전원전압 설정 방법
KR20160043711A (ko) 2014-10-14 2016-04-22 에스케이하이닉스 주식회사 리페어 회로 및 이를 포함하는 반도체 메모리 장치
WO2017010490A1 (ja) * 2015-07-16 2017-01-19 ジヤトコ株式会社 低電圧異常判定装置及び低電圧異常判定方法
CN109063206B (zh) * 2018-09-17 2020-11-27 北京一点网聚科技有限公司 文章监控方法及装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56111908A (en) * 1980-02-08 1981-09-04 Hitachi Ltd Fault diagnosis circuit
US5196832A (en) * 1990-10-30 1993-03-23 Sundstrand Corporation Electric power system with line failure detection
JP2556442B2 (ja) * 1994-02-25 1996-11-20 株式会社リコー 電源監視装置
JPH09305242A (ja) * 1996-05-20 1997-11-28 Fujitsu General Ltd 電源装置
JPH1131106A (ja) * 1997-07-10 1999-02-02 Canon Inc 記憶データ確認装置
JPH11184569A (ja) * 1997-12-25 1999-07-09 Fujitsu Denso Ltd 半導体メモリのデータバックアップ装置及びデータバックアップ方法
JP2000215112A (ja) * 1998-11-20 2000-08-04 Sony Computer Entertainment Inc 電子機器及び低電圧検出方法
JP2002095161A (ja) * 2000-09-08 2002-03-29 Aiwa Co Ltd 電源装置
JP2004070767A (ja) * 2002-08-08 2004-03-04 Canon Inc 制御装置
JP4296811B2 (ja) * 2003-03-25 2009-07-15 株式会社デンソー 物理量センサ装置
US7091739B2 (en) * 2004-06-25 2006-08-15 General Electric Company System and method for detecting an operational fault condition in a power supply
DE102004060211A1 (de) * 2004-12-14 2006-07-06 Infineon Technologies Ag Integrierte Schaltung mit einem Unterspannungsdetektor
US7148695B2 (en) * 2005-04-22 2006-12-12 Hewlett-Packard Development Company, L.P. Fault detection system

Also Published As

Publication number Publication date
JP2007264767A (ja) 2007-10-11
US20070222630A1 (en) 2007-09-27
US7408475B2 (en) 2008-08-05

Similar Documents

Publication Publication Date Title
US7350088B2 (en) Power management system for UPS attached to external devices
US8843785B2 (en) Collecting debug data in a secure chip implementation
US6701480B1 (en) System and method for providing error check and correction in memory systems
US8468389B2 (en) Firmware recovery system and method of baseboard management controller of computing device
US7412575B2 (en) Data management technique for improving data reliability
US6928560B1 (en) Distributed power control system
US20150153802A1 (en) Power Failure Architecture and Verification
JP4401954B2 (ja) 電源制御装置及び電源制御プログラム
EP1703401B1 (en) Information processing apparatus and control method therefor
US7007191B2 (en) Method and apparatus for identifying one or more devices having faults in a communication loop
US10116542B2 (en) Communication device, communication method, program, and communication system
JP2009503723A (ja) 記憶制御装置スーパーコンデンサ適応寿命モニタ
US9779016B1 (en) Computing system with backup and recovery mechanism and method of operation thereof
US8020053B2 (en) On-line memory testing
US8093868B2 (en) In situ verification of capacitive power support
US20090157931A1 (en) Iic bus communication system, slave device, and method for controlling iic bus communication
JP5722426B2 (ja) 制御用コンピュータシステム、制御用コンピュータシステムを制御する方法、および制御用コンピュータシステムの使用
US9372759B2 (en) Computing system with adaptive back-up mechanism and method of operation thereof
US9007087B2 (en) System and method for automated failure detection of hold-up power storage devices
JP4500063B2 (ja) 電子装置、予測方法および予測プログラム
CN100451967C (zh) 基本输入输出系统文件切换方法及可支持其切换的控制器
US20080151456A1 (en) Automatic Detection of a CMOS Device in Latch-Up and Cycling of Power Thereto
US20090150721A1 (en) Utilizing A Potentially Unreliable Memory Module For Memory Mirroring In A Computing System
US9202591B2 (en) On-line memory testing systems and methods
US8868940B2 (en) Systems apparatus and method for blocking power transition in response to a comparision with present system state

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110705

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110913

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111212

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120130

R150 Certificate of patent or registration of utility model

Ref document number: 4929783

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150224

Year of fee payment: 3