KR910017301A - 제어 집중 시스템 - Google Patents

제어 집중 시스템 Download PDF

Info

Publication number
KR910017301A
KR910017301A KR1019910003509A KR910003509A KR910017301A KR 910017301 A KR910017301 A KR 910017301A KR 1019910003509 A KR1019910003509 A KR 1019910003509A KR 910003509 A KR910003509 A KR 910003509A KR 910017301 A KR910017301 A KR 910017301A
Authority
KR
South Korea
Prior art keywords
circuit
task
continuous
refined
given
Prior art date
Application number
KR1019910003509A
Other languages
English (en)
Other versions
KR100237090B1 (ko
Inventor
즈비하렐
피 커샌 로버트
Original Assignee
에이취. 티. 브렌쨀
아메리칸 텔리폰 앤드 텔레그라프 캄파니
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이취. 티. 브렌쨀, 아메리칸 텔리폰 앤드 텔레그라프 캄파니 filed Critical 에이취. 티. 브렌쨀
Publication of KR910017301A publication Critical patent/KR910017301A/ko
Application granted granted Critical
Publication of KR100237090B1 publication Critical patent/KR100237090B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/32—Circuit design at the digital level
    • G06F30/33—Design verification, e.g. functional simulation or model checking
    • G06F30/3323—Design verification, e.g. functional simulation or model checking using formal methods, e.g. equivalence checking or property checking

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • Debugging And Monitoring (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

내용 없음

Description

제어 집중 시스템
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제2도는 제1도의 블록도의 상세도, 제4도는 프로토콜 장치와 응용될 수 있는 업무 관련 감소의 일예도, 제7도는 제2도의 블록(30)에 의해 발생된 신호 세트와 증명 블록내에 사용된 코드의 구조도.

Claims (30)

  1. 연속회로를 창출하기 위한 방법에 있어서, 상기 연속회로에 대한 업무 및 명세를 수신하는 단계와, 상기 회로가 상기 명세에 따를시에 상기 업무가 상기 연속회로 내에서 수행 가능한가의 여부를 테스팅하는 단계와, 상기 명세에 대한 상세한 정보를 가산시키고, 수행될 새로운 업무를 한정시킴으로써 리파인된(refined) 명세를 형성하는 단계와, 상기 리파인된 명세가 상기 주어진 명세의 운전상태를 보존하는 것과, 상기 회로가 상기 리파인된 명세에 따를시에 입력신호에 대한 상기 회로의 응답이, 상기 회로가 상기 주어진 명세에 따를시에 상기와 동일입력신호에 대한 상기 회로의 응답과 일치하는 것을 형식적으로 증명하는 단계와, 상기 업무를 상기 새로운 업무로 대치하고 상기 명세를 상기 리파인된 명세로 대치하며, 상기 테이팅 단계로 복귀되는 단계 및, 상기 연속회로를 유효하게 하기위해 상기 명세에 기초한 구조 정보를 발생하고 전달하는 단계로 이루어지는 것을 특징으로 하는 연속회로 창출방법.
  2. 주어진 업무를 수행하는 연속회로를 창출하기 위한 방법에 있어서, 상기 연속회로의 명세를 분석기내로 인입시키는 단계와, 상기 명세내에는 없는 상세한 정보를 상기 분석기에 부가시킴으로써 리파인된 명세를 형성하는 단계와, 상기 리파인된 명세가 상기 주어진 명세의 운전상태를 보존하는 것과, 상기 회로가 상기 리파인된 명세에 따를시에 입력신호에 대한 상기 회로의 응답이, 상기 회로가 상기 주어진 명세에 따를시에 상기와 동일 입력신호에 대한 상기 회로의 응답과 일치하는 것을 형식적으로 증명하는 단계와, 상기 명세를 상기 리파인된 명세로 대치하며, 상기 테스팅 단계로 복귀하는 단계 및, 상기 연속회로를 유효하게 하기위해 상기 명세에 기초한 구조 정보를 발생하고 전달하는 단계로 이루어지는 것을 특징으로 하는 연속회로 창출방법.
  3. 제1항에 있어서, 상기 테스팅 단계는 리파인된 명세를 형성하는 것을 중지하는지를 결정하는 테스팅 단계를 포함하는 것을 특징으로 하는 연속회로 창출방법.
  4. 제2항에 있어서, 상기 구조정보를 집적회로의 접속 패턴내로 조합하는 단계를 포함하는 것을 특징으로 하는 연속회로 창출방법.
  5. 제2항에 있어서, 상기 구조정보를 집적회로의 레이아웃 내로 조합하는 단계를 포함하는 것을 특징으로 하는 연속회로 창출방법.
  6. 제2항에 있어서, 상기 구조정보가 상기 연속회로를 유효화시키는 프로세서를 제어하기 위한 연속 제어신호를 구비하는 것을 특징으로 하는 연속회로 창출방법.
  7. 제6항에 있어서, 상기 제어신호가 저장 프로그램 프로세서를 제어하기 위하여 응용되는 것을 특징으로 하는 연속회로 창출방법.
  8. 제7항에 있어서, 상기 제어신호는 다수의 모듈을 형성하고, 각각의 모듈은 상기 저장 프로그램 프로세서의 입력 및 출력 기능을 제어하는 모듈을 제외한 다른 모듈에 관련된 스위치 스테이트먼트 구성을 형성하는 것을 특징으로 하는 연속회로 창출방법.
  9. 주어진 명세에 따라 주어진 업무를 수행하는 연속회로를 창출하기 위한 방법에 있어서, 각각의 업무에 대한 감소된 명세를 형성하도록 상기 주어진 업무 각각에 대하여 주어진 명세의 감소를 한정하는 단계와, 각각의 감소된 명세가 상기 업무에 대하여 상기 주어진 명세를 포함하고 이의 상응 업무 일정분을 남기는 것을 테스팅하는 단계와, 테스트된 업무에 상응하는 감소된 명세에 따르는 회로내에서 수행 가능하다는 것을 결정하도록 각각의 업무를 테스팅하는 단계와, 상기 연속회로를 유효화 하기 위해 상기 주어진 명세에 기초한 회로 구조정보를 발생하고 전달하는 단계로 이루어지는 것을 특징으로 하는 연속회로 창출방법.
  10. 제9항에 있어서, 상기 구조정보를 집적회로의 접속 패턴내로 조합하는 단계를 포함하는 것을 특징으로 하는 연속회로 창출방법.
  11. 제9항에 있어서, 상기 구조정보를 집적회로의 레이아웃내로 조합하는 단계를 포함하는 것을 특징으로 하는 연속회로 창출방법.
  12. 제9항에 있어서, 상기 구조정보는 상기 연속회로를 유효화하는 프로세서를 제어하기 위하여 상기 주어진 멍세에 기초한 연속 제어신호를 구비하는 것을 특징으로 하는 연속회로 창출방법.
  13. 제12항에 있어서, 상기 제어신호는 저장 프로그램 프로세서를 제어하기 위하여 응용되는 것을 특징으로 하는 연속회로 창출방법.
  14. 제13항에 있어서, 상기 제어신호는 다수의 모듈을 형성하고, 각각의 모듈은 상기 저장 프로그램 프로세서의 입력 및 출력기능을 제어하는 모듈을 제외한 다른 모듈에 관련된 스위치 스테이트먼트 구성을 형성하는 것을 특징으로 하는 연속회로 창출방법.
  15. 연속회로를 창출하기 위한 방법에 있어서 회로명세 및 업무를 분석기내로 인입시키는 단계와, 상기 연속 회로가 상기 명세에 따를시에 상기 업무가 상기 연속회로내에서 수행 가능한가의 여부를 테스팅하는 단계와, 상기 명세에 대한 상세한 정보를 상기 분석기내로 가산시키고 수행될 새로운 업무를 인입시킴으로써 리파인된 명세를 형성하는 단계와, 상기 리파인된 명세가 상기 명세의 운전상태를 보존하는 것과 상기 회로가 상기 리파인된 명세에 따를시에 입력신호에 대한 상기 회로의 응답이, 상기 회로가 상기 명세에 따를시에 상기와 동일 입력신호에 대한 상기 회로의 응답과 일치하는 것을 형식적으로 증명하는 단계와, 상기 업무를 상기 새로운 업무로 대치하고 상기 명세를 상기 리파인된 명세를 대치하며, 상기 테스팅하는 단계로 복귀하는 단계와, 각각의 업무에 대한 감소한 명세를 형성하도록 상기 각각의 업무에 대한 상기 명세의 감소를 한정하는 단계와, 각각의 감소된 명세가 상기 명세를 포함하고 이의 상응 업무 일정분을 남기는 것을 테스팅하는 단계와, 테스트된 업무에 상응하는 감소된 명세에 따르는 회로내에서 수행 가능하는 것을 결정하도록 각각의 업무를 테스팅하는 단계와, 상기 연속회로를 유효화 하기 위해 상기 명세에 기초한 구조정보를 상기 분석기 밖으로 발생하고 전달하는 단계로 이루어지는 것을 특징으로 하는 연속회로 창출방법.
  16. 주어진 명세에 따르면서 업무를 수행하는 연속장치를 창출하기 위한 방법에 있어서, 리파인된 후보 명세를 형성하도록 상기 연속회로의 리파인먼트 명세를 발생하고, 상기 연속장치에 의해 수행될 업무를 한정하는 단계와, 리파인된 후보 명세가 상기 주어진 명세에 의해 포함되며, 상기 장치가 상기 리파인된 후보 명세에 따를시에 상기 연속장치에 의해 수행된다는 단정을 테스팅하는 단계와, 상기 테스팅 단계가 상기 단정의 거부를 표시할때 상기 리파인된 후보 명세 및 상기 업무를 교정하는 단계와, 상기 주어진 명세를 상기 리파인된 후보 명세로 대치하고, 상기 테스팅단계가 상기 단정의 수락을 표시할 때 리파인먼트를 발생하는 상기 단계로 복귀하는 단계로 이루어진 것을 특징으로 하는 연속회로 창출방법.
  17. 제16항에 있어서, 상기 테스팅 및 교정 단계는, 상기 리파인먼트가 상기 리파인된 후보 명세에 의해 포함되는 것을 따르도록 리파인먼트 테스팅하는 단계와, 상기 리파인먼트 테스팅 단계가 리파인먼트 테스팅 단정의 거부를 표시할 때 상기 리파인먼트내의 에러를 고정하는 단계를 포함하는 것을 특징으로 하는 연속회로 창출방법.
  18. 제17항에 있어서, 상기 업무가 상기 리파인먼트에 의해 수행된다는 단정을 테스팅하는 단계가 상기 업무가 상기 후보 명세의 감소된 명세에 의해 수행된다는 단정을 테스팅하는 단계를 구비하는 것을 특징으로 하는 연속회로 창출방법.
  19. 제18항에 있어서, 상기 감소된 명세의 운전상태가 상기 리파인된 후보 명세의 운전상태를 포함하는 것을 결정하는 상기 감소된 명세를 테스팅하는 단계를 포함하는 것을 특징으로 하는 연속회로 창출방법.
  20. 제16항에 있어서, 상기 리파인먼트를 구체화하는 단계는, 가능 입력신호와 목표 출력신호의 주어진 세트에 대하여, 상기 후보 명세가 상기 입력신호를 프로세스하고 모든 상기 목표 출력신호를 발생하는데 충분한 경우 종결되는 것을 특징으로 하는 연속회로 창출방법.
  21. 제16항에 있어서, 상기 리파인먼트를 구체화하기 위한 제어신호의 세트를 발생하는 단계를 포함하는 것을 특징으로 하는 연속회로 창출방법.
  22. 제21항에 있어서, 상기 제어신호의 세트를 발생하는 단계는 저장 프로그램 제어기를 제어하기 위해 연속명령을 발생하는 단계를 포함하는 것을 특징으로 하는 연속회로 창출방법.
  23. 제22항에 있어서, 상기 명령어를 상기 저장 프로그램 제어기내로 조합하는 단계를 포함하는 것을 특징으로 하는 연속회로 창출방법.
  24. 저장 프로그램 프로세서와 메모리를 가지고, 주어진 업무를 수행하기 위해 필수적인 부분을 가진 상기 메모리내에 저장된 신호 세트를 주어진 업무를 수행하기 위한 회로로써, 상기 부분은 다수의 모듈로 구성되되, 상기 각각의 모듈은 상기 저장 프로그램 프로세서의 입력 및 출력기능을 제어하는 모듈에 관련된 스위치 구성을 형성하는 것을 특징으로 하는 연속회로 창출방법.
  25. 유한상태 장치의 상태와 입력 포트에서 연속 입력신호로 출력포트에서 미리 선택된 응답을 발생하고, 입력 및 출력 포트를 가진 유한상태 장치를 형성하는 프로세서와 연동하기 위한 제어기에 있어서, 상기 미리 선택된 응답을 만들기 위한 실행 프로그램과, 상기 실행 프로그램을 저장키위한 메모리를 구비하되, 여기에서 상기 선택된 응답에 필수적인 그들의 부분내에서 상기 실행 프로그램은 스위치 구조를 포함하되, 상기 모든 스위치 구조의 브렌치는 상기 입력 포트와 상기 출력 포트와 연동하는 기능이 아닌 기능에 대한 호출을 제외한 세트로부터 엄격히 선택되는 명령을 포함하는 것을 특징으로 하는 제어기.
  26. 유한상태 장치의 상태와 입력 포트에서 연속 입력신호로 출력포트에서 미리 선택된 응답을 발생하고, 입력 및 출력 포트를 가진 유한상태 장치를 형성하는 장치에 있어서, 상기 미리 선택된 응답을 만들기 위한 실행 프로그램과, 상기 실행 프로그램을 저장키위한 메모리와, 상기 입력 및 출력 포트에 그리고 상기 메모리에 접속된 프로서를 포함하되, 여기에서 상기 선택된 응답에 필수적인 그들의 부분내에서 상기 실행 프로그램은 스위치 구조를 포함하되, 상기 모든 스위치 구조의 브렌치는 상기 입력포트와 상기 출력 포트와 연동하는 기능이 아닌 기능에 대한 호출을 제외한 세트로 부터 엄격히 선택되는 명령을 포함하는 것을 특징으로 하는 장치.
  27. 제26항에 있어서, 상기 실행 프로그램은 연결식 스위치 구조를 포함하되, 그들 각각은 상기 세트로부터 엄격히 선택되는 명령을 포함하는 브렌치를 가지는 것을 특징으로 하는 장치.
  28. 다수의 상호 연동하는 유한 상태 장치로부터 형성되고 입력 포트 및 출력 포트를 가진 연속장치에 있어서, 상기 입력 포트에서의 입력신호에 대한 상기 출력 포트에서의 상기 장치의 선택된 응답을 유효화하는 실행 프로그램과, 상기 실행 프로그램을 저장하기 위한 메모리와, 상기 메모리에 그리고 상기 입력 포트 및 출력 포트에 접속된 프로세서를 구비하되, 여기에서 상기 선택된 응답을 유효화 하는데 필수적인 상기 모든 스위치 구조의 브렌치는 상기 입력 포트와 상기 출력 포트와 상호 연동하는 기능이 아닌 기능에 대한 호출을 배제하는 세트로부터 엄격히 선택된 명령어를 포함하는 것을 특징으로 하는 연속장치.
  29. 제28항에 있어서, 상기 스위치 구조는 연결되는 것을 특징으로 하는 연속장치.
  30. 상호 작용하는 모듈을 구비하여, 주어진 업무를 수행하기 위한 연속회로로서 상기 각각의 모듈의 구조는, 주어진 명세를 형성하는 회로 명세를 발생하는 단계와, 상기 회로가 상기 주어진 명세에 따를시에 상기 주어진 업무가 상기 연속회로 내에 수행 가능하는지 그리고 리파인된 명세를 형성하는 단계로 연속하는지를 테스팅하는 단계와, 상기 명세에 대한 상세한 정보를 부가시키고, 수행될 새로운 업무를 한정시킴으로써 리파인된 명세를 형성하는 단계와, 상기 리파인된 명세가 상기 주어진 명세의 운전상태를 보존하는 것과, 상기 회로가 상기 리파인된 명세를 따를시에 입력신호에 대한 상기 회로의 응답이, 상기 회로가 상기 주어진 명세에 따를시에 상기와 동일 입력신호에 대한 상기 회로의 응답과 일치하는 것을 형식적으로 증명하는 단계와, 상기 주어진 엄무를 상기 새로운 업무로 대치하고 상기 주어진 명세를 상기 리파인된 명세로 대치하며, 상기 테스팅 단계로 복귀하는 단계 및, 상기 주어진 명세로부터 상기 모듈세트를 발생하는 단계를 구비한 반복적으로 인가된 방법에 따라 구성된 스위치 구조를 형성하는 것을 특징으로 하는 연속회로
    ※ 참고사항 : 최초출원 내용에 의하여 공개하는 것임.
KR1019910003509A 1990-03-06 1991-03-05 제어 집중 시스템 KR100237090B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US489,438 1990-03-06
US07/489,438 US5163016A (en) 1990-03-06 1990-03-06 Analytical development and verification of control-intensive systems

Publications (2)

Publication Number Publication Date
KR910017301A true KR910017301A (ko) 1991-11-05
KR100237090B1 KR100237090B1 (ko) 2000-01-15

Family

ID=23943860

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910003509A KR100237090B1 (ko) 1990-03-06 1991-03-05 제어 집중 시스템

Country Status (6)

Country Link
US (1) US5163016A (ko)
EP (1) EP0445942A3 (ko)
JP (1) JPH0760324B2 (ko)
KR (1) KR100237090B1 (ko)
CA (1) CA2035844C (ko)
IL (1) IL97177A (ko)

Families Citing this family (117)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02234274A (ja) * 1989-03-08 1990-09-17 Hitachi Ltd パイプライン制御論理の自動生成方法及び制御論理
US5483470A (en) * 1990-03-06 1996-01-09 At&T Corp. Timing verification by successive approximation
US6185516B1 (en) * 1990-03-06 2001-02-06 Lucent Technologies Inc. Automata-theoretic verification of systems
FR2679398B1 (fr) * 1991-07-16 1993-10-08 Alcatel Cit Procede d'aide au developpement d'un ensemble d'automates communicants.
US5910958A (en) * 1991-08-14 1999-06-08 Vlsi Technology, Inc. Automatic generation of test vectors for sequential circuits
US5305229A (en) * 1991-09-06 1994-04-19 Bell Communications Research, Inc. Switch-level timing simulation based on two-connected components
US5299206A (en) * 1991-10-24 1994-03-29 Digital Equipment Corporation System and method for analyzing complex sequences in trace arrays using multiple finite automata
FR2685838B1 (fr) * 1991-12-27 1994-02-25 Sgs Thomson Microelectronics Sa Procede pour verifier la conformite a une norme d'une cellule representative d'un circuit dedie a la gestion d'un protocole de communication, et systeme pour sa mise en óoeuvre.
US5491640A (en) * 1992-05-01 1996-02-13 Vlsi Technology, Inc. Method and apparatus for synthesizing datapaths for integrated circuit design and fabrication
US5710711A (en) * 1992-10-21 1998-01-20 Lucent Technologies Inc. Method and integrated circuit adapted for partial scan testability
US5477474A (en) * 1992-10-29 1995-12-19 Altera Corporation Computer logic simulation with dynamic modeling
CA2132194A1 (en) * 1993-01-19 1994-08-04 Robert R. Klevecz Method for control of chaotic systems
JP2994926B2 (ja) * 1993-10-29 1999-12-27 松下電器産業株式会社 有限状態機械作成方法とパターン照合機械作成方法とこれらを変形する方法および駆動方法
US5446652A (en) * 1993-04-27 1995-08-29 Ventana Systems, Inc. Constraint knowledge in simulation modeling
US5465216A (en) * 1993-06-02 1995-11-07 Intel Corporation Automatic design verification
US5394347A (en) * 1993-07-29 1995-02-28 Digital Equipment Corporation Method and apparatus for generating tests for structures expressed as extended finite state machines
US5659555A (en) * 1993-08-19 1997-08-19 Lucent Technologies Inc. Method and apparatus for testing protocols
US5493505A (en) * 1993-10-28 1996-02-20 Nec Usa, Inc. Initializable asynchronous circuit design
US5623419A (en) * 1994-04-28 1997-04-22 Cadence Design Systems, Inc. Modeling of multi-disciplinary signals
US5513122A (en) * 1994-06-06 1996-04-30 At&T Corp. Method and apparatus for determining the reachable states in a hybrid model state machine
US5623499A (en) * 1994-06-27 1997-04-22 Lucent Technologies Inc. Method and apparatus for generating conformance test data sequences
US5600579A (en) * 1994-07-08 1997-02-04 Apple Computer, Inc. Hardware simulation and design verification system and method
US5535145A (en) * 1995-02-03 1996-07-09 International Business Machines Corporation Delay model abstraction
WO1996024101A1 (en) * 1995-02-03 1996-08-08 A T & T Corp. An automata-theoretic verification of systems
US5706473A (en) * 1995-03-31 1998-01-06 Synopsys, Inc. Computer model of a finite state machine having inputs, outputs, delayed inputs and delayed outputs
US5878407A (en) * 1995-04-18 1999-03-02 International Business Machines Corporation Storage of a graph
US5703798A (en) * 1995-04-25 1997-12-30 Mentor Graphics Corporation Switch level simulation employing dynamic short-circuit ratio
US5831853A (en) * 1995-06-07 1998-11-03 Xerox Corporation Automatic construction of digital controllers/device drivers for electro-mechanical systems using component models
US5848393A (en) * 1995-12-15 1998-12-08 Ncr Corporation "What if . . . " function for simulating operations within a task workflow management system
US5854929A (en) * 1996-03-08 1998-12-29 Interuniversitair Micro-Elektronica Centrum (Imec Vzw) Method of generating code for programmable processors, code generator and application thereof
US5905883A (en) * 1996-04-15 1999-05-18 Sun Microsystems, Inc. Verification system for circuit simulator
ATE235715T1 (de) * 1996-05-06 2003-04-15 Siemens Ag Verfahren zur modellierung eines prozessablaufs nach zeitzwangsbedingungen
DE69626964T2 (de) * 1996-05-06 2003-11-06 Siemens Ag Verfahren zur Steuerung eines Prozessablaufs nach von einem Rechner spezifizierten Verhalten
US5754760A (en) * 1996-05-30 1998-05-19 Integrity Qa Software, Inc. Automatic software testing tool
US6178394B1 (en) * 1996-12-09 2001-01-23 Lucent Technologies Inc. Protocol checking for concurrent systems
IL119914A (en) 1996-12-25 2000-06-29 Emultek Ltd Device for implementing hierarchical state charts and methods and apparatus useful therefor
US6049662A (en) * 1997-01-27 2000-04-11 International Business Machines Corporation System and method for model size reduction of an integrated circuit utilizing net invariants
US6233540B1 (en) 1997-03-14 2001-05-15 Interuniversitair Micro-Elektronica Centrum Design environment and a method for generating an implementable description of a digital system
US6606588B1 (en) 1997-03-14 2003-08-12 Interuniversitair Micro-Elecktronica Centrum (Imec Vzw) Design apparatus and a method for generating an implementable description of a digital system
JPH113367A (ja) * 1997-03-14 1999-01-06 Interuniv Micro Electron Centrum Vzw デジタルシステムのインプリメント可能な記述を生成する設計環境および方法
US5937181A (en) * 1997-03-31 1999-08-10 Lucent Technologies, Inc. Simulation of a process of a concurrent system
US5901073A (en) * 1997-06-06 1999-05-04 Lucent Technologies Inc. Method for detecting errors in models through restriction
US6138266A (en) 1997-06-16 2000-10-24 Tharas Systems Inc. Functional verification of integrated circuit designs
US6295515B1 (en) * 1997-11-03 2001-09-25 Lucent Technologies Inc. Static partial order reduction
US6059837A (en) * 1997-12-30 2000-05-09 Synopsys, Inc. Method and system for automata-based approach to state reachability of interacting extended finite state machines
US6324496B1 (en) * 1998-06-18 2001-11-27 Lucent Technologies Inc. Model checking of hierarchical state machines
US6099575A (en) * 1998-06-23 2000-08-08 Lucent Technologies Inc. Constraint validity checking
US6446241B1 (en) 1999-07-15 2002-09-03 Texas Instruments Incorporated Automated method for testing cache
US6625783B2 (en) * 2000-02-16 2003-09-23 Logic Research Co., Ltd. State machine, semiconductor device using state machine, and method of design thereof
US6606674B1 (en) * 2000-02-24 2003-08-12 Intel Corporation Method and apparatus for reducing circular list's thrashing by detecting the queues' status on a circular linked list
US6708143B1 (en) * 2000-05-22 2004-03-16 Lucent Technologies Inc. Verification coverage method
US6564354B1 (en) * 2000-06-01 2003-05-13 Hewlett Packard Development Company, L.P. Method for translating conditional expressions from a non-verilog hardware description language to verilog hardware description language while preserving structure suitable for logic synthesis
DE60130836T2 (de) * 2000-06-12 2008-07-17 Broadcom Corp., Irvine Architektur und Verfahren zur Kontextumschaltung
US20020032551A1 (en) * 2000-08-07 2002-03-14 Jabari Zakiya Systems and methods for implementing hash algorithms
DE60037429T2 (de) * 2000-10-30 2008-11-27 Siemens Ag Verfahren zur Reduzierung von endlichen Steuerautomaten sowie entsprechendes rechnerlesbares Medium
US7283945B2 (en) * 2000-11-03 2007-10-16 Fujitsu Limited High level verification of software and hardware descriptions by symbolic simulation using assume-guarantee relationships with linear arithmetic assumptions
US6629297B2 (en) 2000-12-14 2003-09-30 Tharas Systems Inc. Tracing the change of state of a signal in a functional verification system
US6691287B2 (en) 2000-12-14 2004-02-10 Tharas Systems Inc. Functional verification system
US6625786B2 (en) 2000-12-14 2003-09-23 Tharas Systems, Inc. Run-time controller in a functional verification system
US6470480B2 (en) * 2000-12-14 2002-10-22 Tharas Systems, Inc. Tracing different states reached by a signal in a functional verification system
US6957178B2 (en) * 2001-10-29 2005-10-18 Honeywell International Inc. Incremental automata verification
US7051298B1 (en) * 2002-06-04 2006-05-23 Cadence Design Systems, Inc. Method and apparatus for specifying a distance between an external state and a set of states in space
US7231630B2 (en) * 2002-07-12 2007-06-12 Ensequence Inc. Method and system automatic control of graphical computer application appearance and execution
US7653520B2 (en) * 2002-07-19 2010-01-26 Sri International Method for combining decision procedures with satisfiability solvers
US6778943B2 (en) * 2002-08-13 2004-08-17 Xerox Corporation Systems and methods for distributed fault diagnosis using precompiled finite state automata
US7119577B2 (en) * 2002-08-28 2006-10-10 Cisco Systems, Inc. Method and apparatus for efficient implementation and evaluation of state machines and programmable finite state automata
US7451143B2 (en) * 2002-08-28 2008-11-11 Cisco Technology, Inc. Programmable rule processing apparatus for conducting high speed contextual searches and characterizations of patterns in data
US20040209676A1 (en) * 2002-11-18 2004-10-21 Takahiro Onishi Gaming machine
US7085918B2 (en) * 2003-01-09 2006-08-01 Cisco Systems, Inc. Methods and apparatuses for evaluation of regular expressions of arbitrary size
US7464254B2 (en) * 2003-01-09 2008-12-09 Cisco Technology, Inc. Programmable processor apparatus integrating dedicated search registers and dedicated state machine registers with associated execution hardware to support rapid application of rulesets to data
DE10325513B8 (de) * 2003-06-05 2006-08-03 Onespin Solutions Gmbh Verfahren und Vorrichtung zum Erstellen eines Verhaltensaspekts einer Schaltung zur formalen Verifikation
JP3920308B2 (ja) * 2003-10-31 2007-05-30 富士通株式会社 検証支援装置、検証支援方法、検証支援プログラムおよび記録媒体
US7543274B2 (en) 2003-12-22 2009-06-02 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration System and method for deriving a process-based specification
US7895552B1 (en) * 2004-03-26 2011-02-22 Jasper Design Automation, Inc. Extracting, visualizing, and acting on inconsistencies between a circuit design and its abstraction
JP4691374B2 (ja) * 2004-04-08 2011-06-01 日立オートモティブシステムズ株式会社 設計支援システム
US7581199B1 (en) * 2005-08-08 2009-08-25 National Semiconductor Corporation Use of state nodes for efficient simulation of large digital circuits at the transistor level
US7434183B2 (en) * 2005-08-17 2008-10-07 Cadence Design Systems, Inc. Method and system for validating a hierarchical simulation database
US8495593B2 (en) * 2005-09-09 2013-07-23 International Business Machines Corporation Method and system for state machine translation
JP4496205B2 (ja) * 2006-12-18 2010-07-07 日立オートモティブシステムズ株式会社 制御用マイクロコンピュータの検証装置および車載用制御装置
US9082104B2 (en) * 2007-02-02 2015-07-14 Alcatel Lucent Method and apparatus for managing system specifications
US20090093901A1 (en) * 2007-10-03 2009-04-09 International Business Machines Corporation Method and apparatus for using design specifications and measurements on manufactured products in conceptual design models
US9002899B2 (en) * 2008-07-07 2015-04-07 International Business Machines Corporation Method of merging and incremental construction of minimal finite state machines
US8885510B2 (en) 2012-10-09 2014-11-11 Netspeed Systems Heterogeneous channel capacities in an interconnect
US9009648B2 (en) * 2013-01-18 2015-04-14 Netspeed Systems Automatic deadlock detection and avoidance in a system interconnect by capturing internal dependencies of IP cores using high level specification
US9471726B2 (en) 2013-07-25 2016-10-18 Netspeed Systems System level simulation in network on chip architecture
US9473388B2 (en) 2013-08-07 2016-10-18 Netspeed Systems Supporting multicast in NOC interconnect
US9699079B2 (en) 2013-12-30 2017-07-04 Netspeed Systems Streaming bridge design with host interfaces and network on chip (NoC) layers
US9473415B2 (en) 2014-02-20 2016-10-18 Netspeed Systems QoS in a system with end-to-end flow control and QoS aware buffer allocation
GB2526052B (en) * 2014-03-31 2016-04-13 Imagination Tech Ltd Deadlock detection using assertions
US9742630B2 (en) 2014-09-22 2017-08-22 Netspeed Systems Configurable router for a network on chip (NoC)
US9571341B1 (en) 2014-10-01 2017-02-14 Netspeed Systems Clock gating for system-on-chip elements
US9660942B2 (en) 2015-02-03 2017-05-23 Netspeed Systems Automatic buffer sizing for optimal network-on-chip design
US9444702B1 (en) 2015-02-06 2016-09-13 Netspeed Systems System and method for visualization of NoC performance based on simulation output
US9928204B2 (en) 2015-02-12 2018-03-27 Netspeed Systems, Inc. Transaction expansion for NoC simulation and NoC design
US9568970B1 (en) 2015-02-12 2017-02-14 Netspeed Systems, Inc. Hardware and software enabled implementation of power profile management instructions in system on chip
US10050843B2 (en) 2015-02-18 2018-08-14 Netspeed Systems Generation of network-on-chip layout based on user specified topological constraints
US10348563B2 (en) 2015-02-18 2019-07-09 Netspeed Systems, Inc. System-on-chip (SoC) optimization through transformation and generation of a network-on-chip (NoC) topology
US9864728B2 (en) 2015-05-29 2018-01-09 Netspeed Systems, Inc. Automatic generation of physically aware aggregation/distribution networks
US9825809B2 (en) 2015-05-29 2017-11-21 Netspeed Systems Dynamically configuring store-and-forward channels and cut-through channels in a network-on-chip
US10218580B2 (en) 2015-06-18 2019-02-26 Netspeed Systems Generating physically aware network-on-chip design from a physical system-on-chip specification
US10452124B2 (en) 2016-09-12 2019-10-22 Netspeed Systems, Inc. Systems and methods for facilitating low power on a network-on-chip
US20180159786A1 (en) 2016-12-02 2018-06-07 Netspeed Systems, Inc. Interface virtualization and fast path for network on chip
US10313269B2 (en) 2016-12-26 2019-06-04 Netspeed Systems, Inc. System and method for network on chip construction through machine learning
US10063496B2 (en) 2017-01-10 2018-08-28 Netspeed Systems Inc. Buffer sizing of a NoC through machine learning
US10084725B2 (en) 2017-01-11 2018-09-25 Netspeed Systems, Inc. Extracting features from a NoC for machine learning construction
US10469337B2 (en) 2017-02-01 2019-11-05 Netspeed Systems, Inc. Cost management against requirements for the generation of a NoC
US10298485B2 (en) 2017-02-06 2019-05-21 Netspeed Systems, Inc. Systems and methods for NoC construction
US10896476B2 (en) 2018-02-22 2021-01-19 Netspeed Systems, Inc. Repository of integration description of hardware intellectual property for NoC construction and SoC integration
US10983910B2 (en) 2018-02-22 2021-04-20 Netspeed Systems, Inc. Bandwidth weighting mechanism based network-on-chip (NoC) configuration
US11144457B2 (en) 2018-02-22 2021-10-12 Netspeed Systems, Inc. Enhanced page locality in network-on-chip (NoC) architectures
US10547514B2 (en) 2018-02-22 2020-01-28 Netspeed Systems, Inc. Automatic crossbar generation and router connections for network-on-chip (NOC) topology generation
US11176302B2 (en) 2018-02-23 2021-11-16 Netspeed Systems, Inc. System on chip (SoC) builder
US11023377B2 (en) 2018-02-23 2021-06-01 Netspeed Systems, Inc. Application mapping on hardened network-on-chip (NoC) of field-programmable gate array (FPGA)
JP7273176B2 (ja) * 2019-05-05 2023-05-12 長江存儲科技有限責任公司 シーケンス処理ユニットを備えたメモリ制御システム
GB2588134B (en) 2019-10-08 2021-12-01 Imagination Tech Ltd Verification of hardware design for data transformation component
US11669613B2 (en) * 2020-05-29 2023-06-06 EnSoft Corp. Method for analyzing and verifying software for safety and security
US11914993B1 (en) * 2021-06-30 2024-02-27 Amazon Technologies, Inc. Example-based synthesis of rules for detecting violations of software coding practices

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4587625A (en) * 1983-07-05 1986-05-06 Motorola Inc. Processor for simulating digital structures
US4694411A (en) * 1985-02-04 1987-09-15 Sanders Associates, Inc. Simulation apparatus and method
US4862347A (en) * 1986-04-22 1989-08-29 International Business Machine Corporation System for simulating memory arrays in a logic simulation machine
US4907180A (en) * 1987-05-04 1990-03-06 Hewlett-Packard Company Hardware switch level simulator for MOS circuits
US4965758A (en) * 1988-03-01 1990-10-23 Digital Equipment Corporation Aiding the design of an operation having timing interactions by operating a computer system

Also Published As

Publication number Publication date
IL97177A (en) 1995-12-31
EP0445942A2 (en) 1991-09-11
JPH04219804A (ja) 1992-08-10
KR100237090B1 (ko) 2000-01-15
EP0445942A3 (en) 1994-09-21
JPH0760324B2 (ja) 1995-06-28
US5163016A (en) 1992-11-10
IL97177A0 (en) 1992-05-25
CA2035844C (en) 1995-05-16

Similar Documents

Publication Publication Date Title
KR910017301A (ko) 제어 집중 시스템
KR900700965A (ko) 다중 프로세서 통신 시스템
JP3150611B2 (ja) パターン発生装置
US8170860B2 (en) Method and device for emulating control and/or regulating functions of a control or regulating device
KR100788913B1 (ko) 반도체 장치의 테스트 시스템을 위한 전치 분기 패턴 발생장치
US20200210534A1 (en) Integrated circuitry development system, integrated circuitry development method, and integrated circuitry
JPH02220145A (ja) プログラムトレース方式
JP2919841B2 (ja) データ処理装置のテスト方法
KR900007296B1 (ko) 차재용 마이크로콤퓨터 응용 제어장치
JPH0573296A (ja) マイクロコンピユータ
US7246026B2 (en) Multi-domain execution of tests on electronic devices
JP3358123B2 (ja) コントローラの入出力シミュレート方法および装置
JPH04155278A (ja) Ｌｓｉテスタ
JPH05224711A (ja) プログラマブルコントローラの制御方法
KR100240963B1 (ko) 피엘씨 장치 및 제어방법
CN113255156A (zh) 用于民机地面动态试验信号的回路实时仿真系统及方法
JP2001067241A (ja) 情報処理装置の試験方式
KR970009745B1 (ko) 칠(chill)의 장소 접근에 대한 실행코드 생성 방법
JPH05297913A (ja) プログラマブルコントロ−ラ
JPH0335125A (ja) 測定装置
JPH0863368A (ja) エミュレータおよびマイクロコンピュータ
JPH04333171A (ja) シミュレーション装置
JPH02309428A (ja) 論理シミュレータ
KR19990032586U (ko) 메모리 맵 변경 회로
JPH03201037A (ja) Ｌｓｉの試験方式

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20021002

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee