KR100240963B1 - 피엘씨 장치 및 제어방법 - Google Patents

피엘씨 장치 및 제어방법 Download PDF

Info

Publication number
KR100240963B1
KR100240963B1 KR1019970041863A KR19970041863A KR100240963B1 KR 100240963 B1 KR100240963 B1 KR 100240963B1 KR 1019970041863 A KR1019970041863 A KR 1019970041863A KR 19970041863 A KR19970041863 A KR 19970041863A KR 100240963 B1 KR100240963 B1 KR 100240963B1
Authority
KR
South Korea
Prior art keywords
plc
processor
mpu
integrated
processors
Prior art date
Application number
KR1019970041863A
Other languages
English (en)
Other versions
KR19990018641A (ko
Inventor
신재권
Original Assignee
이종수
엘지산전주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이종수, 엘지산전주식회사 filed Critical 이종수
Priority to KR1019970041863A priority Critical patent/KR100240963B1/ko
Publication of KR19990018641A publication Critical patent/KR19990018641A/ko
Application granted granted Critical
Publication of KR100240963B1 publication Critical patent/KR100240963B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1139—By using software configurable circuit, integrated, pga between cpu and I-O
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0038—System on Chip

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명은 피엘씨 장치 및 제어방법에 관한 것으로, 종래 장치는 엠피유와 피엘씨 전용프로세서가 각각 존재하기 때문에 두 개의 프로세서를 연결하는 회로가 복잡해짐과 아울러 두 개의 프로세서를 연결하여 사용함으로 인하여 런신호 및 스톱신호를 주고 받는 과정에서 두 프로세서간의 오버헤드가 발생하여 에러가 발생할 확률이 높아질 수 있는 문제점이 있었다. 따라서, 본 발명은 엠피유와 피엘씨 전용프로세서를 하나로 통합하여 각각의 동작이 전환플래그에 의해 선택되는 통합프로세서와; 상기 통합프로세서를 동작시키는 시스템 프로그램이 저장되어 있는 롬과; 상기 통합프로세서의 시스템 프로그램 수행도중 발생하는 데이터를 저장하는 램으로 구성하여 엠피유나 피엘씨 전용프로세서를 전환 플래그에 의해 선택함으로써 두 개의 프로세서가 사용될때 발생하는 오버헤드를 방지함과 아울러 원가를 절감할 수 있는 효과가 있다.

Description

피엘씨 장치 및 제어방법{PLC APPARATUS AND CONTROL METHOD}
본 발명은 피엘씨 장치 및 제어방법에 관한 것으로, 특히 원가절감, 신뢰성향상, 부품수의 감소, 피씨비(PCB) 크기의 최소화 등에 적합하도록 한 피엘씨 장치 및 제어방법에 관한 것이다.
피엘씨(PROGRAMABLE LOGIC CONTROLLER) 장치는 기본적으로 씨피유의 입력, 출력으로 구성되어 있으며 센서와 같은 입력접점의 변화에 따라 미리 입력되어 있는 프로그램을 수행하고 그 결과를 출력 접점에 출력하여 출력과 결선되어 있는 외부기기등을 컨트롤 할 수 있도록 설계된 제어장치이다.
도1은 종래 피엘씨 장치의 블록구성도로서, 이에 도시된 바와같이 중앙처리장치인 엠피유(101)와; 상기 엠피유(101)를 동작시키는 시스템 프로그램이 저장되어 있는 롬(102)과; 상기 엠피유(101)의 시프템 프로그램 수행도중에 발생되는 데이터를 저장하는 램(103)과; 피엘씨 전용 명령을 수행하는 피엘씨 전용프로세서(104)와; 상기 피엘씨 전용프로세서(104)의 전용프로그램과 그 프로그램이 수행하는 도중에 발생하는 데이터를 저장할 수 있는 피엘씨램(105)과; 상기 엠피유(101)와 롬(102), 램(103), 및 피엘씨 전용프로세서(104)는 데이터버스(106)와 어드레스 및 콘트롤버스(107)를 통해 데이터와 어드레스 및 제어신호를 주고 받도록 연결되어 구성된다.
도2는 종래 피엘씨장치의 엠피유(101) 동작흐름도로서, 이에 도시된 바와같이 시스템 및 주변회로를 초기화하고 피엘씨 시스템을 체크하여 이상유무를 판단하는 제1단계와; 상기 제1 단계의 판단결과 피엘씨 시스템에 이상이 발생하면 상기 제1 단계로 궤환하고 피엘씨 시스템에 이상이 없으면 피엘씨 전용프로세서(104)를 런 시킨후 피엘씨 명령수행이 완료되었는 지를 판단하는 제2 단계와; 상기 제2 단계의 판단결과 피엘씨 명령수행이 완료되지 않았으면 상기 제2 단계로 궤환하고 피엘씨 명령수행이 완료되었으면 기타 피엘씨 시스템 관련처리를 수행한후 상기 제1 단계로 궤환하는 제3 단계로 이루어진다.
도3은 종래 피엘씨 장치의 피엘씨 전용프로세서(104) 동작흐름도로서, 이에 도시된 바와같이 피엘씨의 엠피유(101)에 의해 피엘씨 전용프로세서(104)가 런되는 제1 과정과; 상기 제1 과정에 의해 상기 피엘씨 전용프로세서(104)가 0000번지부터 엔드명령까지 명령어를 수행한 후 상기 피엘씨 전용프로세서(104)가 스톱신호를 출력하는 제 2과정으로 이루어지며, 이와같이 구성된 종래 피엘씨 장치의 동작을 설명한다.
먼저, 엠피유(101)는 피엘씨 시스템이 기동하게 되면 시스템을 초기화함과 아울러 피엘씨 주변회로를 초기화한다.
이후, 모든 피엘씨 시스템 체크가 완료되면 피엘씨 전용프로세서(104)를 런하도록 명령하는 데, 도4에서 보는 바와같이 엠피유(101)에서 피엘씨 전용프로세서(104)가 런할 수 있도록 런신호를 변화시킨다.
이에따라, 상기 피엘씨 전용프로세서(104)가 런(RUN)되고 있는 동안에 엠피유(101)는 피엘씨 전용 명령의 수행이 완료되었는 지를 계속 체크하게 되고, 상기 피엘씨 전용프로세서(104)가 런되고 있는 동안에 램(103)에 미리 저장되어있는 사용자 프로그램을 수행하게 된다.
이후, 상기 피엘씨 전용프로세서(104)는 사용자 프로그램을 모두 수행하고 나면 도4에서 보는 바와같이 스톱신호를 엠피유(101)로 출력한다.
이에따라, 상기 스톱신호를 계속 체크하던 엠피유(101)는 그 스톱신호를 감지하여 피엘씨 시스템관련 처리를 한 다음 그 피엘씨 시스템이 정상인지를 체크한후 다시 피엘씨 전용프로세서(104)를 런하도록 지령하여 상기 동작을 반복한다.
그러나, 상기와 같이 동작하는 종래 장치는 엠피유와 피엘씨 전용프로세서가 각각 존재하기 때문에 두 개의 프로세서를 연결하는 회로가 복잡해짐과 아울러 두 개의 프로세서를 연결하여 사용함으로 인하여 런신호 및 스톱신호를 주고 받는 과정에서 두 프로세서간의 오버헤드가 발생하여 에러가 발생할 확률이 높아질 수 있는 문제점이 있었다.
따라서, 본 발명은 엠피유와 피엘씨 전용프로세서를 하나의 프로세서로 합쳐서 이들의 기능을 동작 전환 플래그를 이용하여 선택함으로써 오버헤드를 방지함과 아울러 신뢰성 향상과 고장률이 줄어들 수 있도록 한 피엘씨 장치 및 제어방법을 제공함에 그 목적이 있다.
도 1은 종래 피엘씨 장치의 블록구성도.
도 2는 도 1에 있어서, 엠피유의 동작흐름도.
도 3은 도 1에 있어서, 피엘씨 전용프로세서의 동작흐름도.
도 4는 도 1에 있어서, 엠피유와 피엘씨 전용프로세서의 신호흐름도.
도 5는 본 발명 피엘씨 장치의 블록구성도.
도 6은 도 5에 있어서, 통합프로세서의 블록구성도.
도 7은 도 5에 있어서의 동작흐름도.
*도면의 주요부분에 대한 부호의 설명 *
510:통합프로세서 520:롬
530:램 540:데이터버스
550:어드레스 및 콘트롤버스
상기와 같은 목적은 엠피유와 피엘씨 전용프로세서 사이에 전환플래그를 접속하여 그 전환플래그의 모드 선택에 의해 엠피유 기능 또는 피엘씨 전용기능을 수행하는 통합프로세서와; 상기 통합프로세서를 동작시키는 시스템프로그램이 저장되어 있는 롬과; 상기 통합프로세서의 시스템 프로그램 수행도중 발생하는 데이터를 저장하는 램으로 구성함으로써 달성되는 것으로, 이와같은 본 발명을 설명한다.
도5는 본 발명 피엘씨 장치의 블록구성도로서, 이에 도시한 바와같이 엠피유(미도시)와 피엘씨 전용프로세서(미도시)를 하나로 통합하여 각각의 동작이 전환플래그(미도시)에 의해 선택되는 통합프로세서(510)와; 상기 통합프로세서(510)를 동작시키는 시스템 프로그램이 저장되어 있는 롬(520)과; 상기 통합프로세서(510)의 시스템 프로그램 수행 도중 발생하는 데이터를 저장하는 램(530)으로 구성하며, 상기 통합프로세서는 도6에 도시한 바와같이 중앙처리장치인 엠피유(512)와; 피엘씨 전용 명령을 수행하는 피엘씨 전용프로세서(513)와; 상기 엠피유(512)와 피엘씨 전용프로세서(513)를 장치의 기능에 적합하도록 전환하는 전환플래그(511)로 구성한다.
도7은 본 발명 피엘씨 장치의 동작흐름도로서, 이에 도시한 바와같이 피엘씨 시스템 및 주변회로를 초기화하고 피엘씨 시스템을 체크하여 이상유무를 판단하는 제1 단계와; 상기 제1 단계의 판단결과 피엘씨 시스템에 이상이 있으면 상기 제1 단계로 궤환하고, 상기 피엘씨 시스템에 이상이 없으면 피엘씨 전용프로세서(513) 모드로 전환하여 0000번지부터 엔드명령까지 명령어를 수행한 후 엠피유(512) 모드로 복귀하여 기타 시스템 관련 처리를 수행하고 상기 제1 단계로 궤환하는 제2 단계로 이루어지며, 이와같이 구성한 본 발명의 동작을 설명한다.
먼저, 피엘씨 시스템이 기동하게 되면 시스템을 초기화하고 피엘씨 주변회로를 초기화한 다음에 모든 체크가 완료되면 전환플래그(511)는 통합프로세서(510)의 피엘씨 전용프로세서(513) 모드로 전환한다.
즉, 전환플래그(511)가 로우이면 통합프로세서(510)는 엠피유(512) 모드로 상기 전환플래그(511)가 하이이면 통합프로세서(510)는 피엘씨 전용프로세서(513) 모드로 전환되도록 셋팅되어 있다면 상기 전환플래그(511)를 하이로 하여 통합프로세서(510)는 피엘씨 전용프로세서(513) 모드로 전환된다.
따라서, 통합프로세서(510)의 피엘씨 전용프로세서(513)는 0000번지부터 엔드명령까지 피엘씨 명령을 수행하게 되고, 상기 피엘씨 명령의 수행이 끝나면 전환플래그(511)는 로우로 선택되어 통합프로세서(510)는 엠피유(512) 모드로 동작을 복귀하게 된다.
이후, 통합프로세서(510)의 엠피유(512)는 피엘씨 시스템관련 처리를 한 다음 그 피엘씨 시스템이 정상인지를 체크한후 다시 피엘씨 전용프로세서(513)로 전환하도록 전환플래그(511)를 하이로 선택하여 상기 동작을 반복한다.
상기와 같이 동작하는 본 발명은 엠피유와 피엘씨 전용프로세서를 통합하여 그 기능을 전환 플래그에 의해 선택함으로써 두 개의 프로세서가 사용될때 발생하는 오버헤드를 방지함과 아울러 원가를 절감할 수 있는 효과가 있다.

Claims (2)

  1. 엠피유와 피엘씨 전용프로세서 사이에 전환플래그를 접속하여 그 전환플래그의 모드 선택에 의해 엠피유 기능 또는 피엘씨 전용기능을 수행하는 통합프로세서와; 상기 통합프로세서를 동작시키는 시스템 프로그램이 저장되는 롬과; 상기 통합프로세서에 의해 시스템 프로그램 수행중에 발생하는 데이터를 일시 저장하는 램으로 구성한 것을 특징으로 하는 피엘씨 장치.
  2. 피엘씨 시스템 및 주변회로를 초기화하고 피엘씨 시스템을 체크하여 이상유무를 판단하는 제1 단계와; 상기 제1 단계의 판단결과 피엘씨 시스템에 이상이 있으면 상기 제1 단계로 궤환하고, 상기 피엘씨 시스템에 이상이 없으면 피엘씨 전용프로세서 피엘씨 전용프로세서 모드로 전환하여 0000번지부터 엔드명령까지 해당되는 명령어를 수행한후 엠피유 모드로 복귀하여 기타 시스템 관련 처리를 수행하고 상기 제1 단계로 궤환하는 제2 단계로 수행함을 특징으로 하는 피엘씨 제어방법.
KR1019970041863A 1997-08-28 1997-08-28 피엘씨 장치 및 제어방법 KR100240963B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970041863A KR100240963B1 (ko) 1997-08-28 1997-08-28 피엘씨 장치 및 제어방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970041863A KR100240963B1 (ko) 1997-08-28 1997-08-28 피엘씨 장치 및 제어방법

Publications (2)

Publication Number Publication Date
KR19990018641A KR19990018641A (ko) 1999-03-15
KR100240963B1 true KR100240963B1 (ko) 2000-01-15

Family

ID=19518997

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970041863A KR100240963B1 (ko) 1997-08-28 1997-08-28 피엘씨 장치 및 제어방법

Country Status (1)

Country Link
KR (1) KR100240963B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101020343B1 (ko) * 2009-01-09 2011-03-08 엘에스산전 주식회사 Ｐｌｃ 메모리 모듈

Also Published As

Publication number Publication date
KR19990018641A (ko) 1999-03-15

Similar Documents

Publication Publication Date Title
KR890007157A (ko) 데이타 프로세서
JPH02156334A (ja) 情報処理装置
KR100240963B1 (ko) 피엘씨 장치 및 제어방법
US4807178A (en) Programmable sequence controller having indirect and direct input/output apparatus
KR940011040B1 (ko) 마이크로컴퓨터
JP2508305B2 (ja) 初期値決定装置
KR960016407B1 (ko) Mcu내의 인터럽트 신호 발생회로
JPH02189666A (ja) マイクロコンピュータの制御回路
JPH02189667A (ja) マイクロコンピュータの制御回路
WO1990013071A1 (en) Programmable controller
JPH0540510A (ja) 制御装置
JPH06295346A (ja) マイクロコンピュータ
JPH07104999A (ja) マイクロコンピュータ
JPH02115947A (ja) 情報処理装置
JPH05204680A (ja) 情報処理装置の誤動作防止方式
JPH0764822A (ja) マイクロコンピュータ
JPH03257608A (ja) マイクロコンピューター
JPS62262105A (ja) プログラマブルコントロ−ラ
JPS62248043A (ja) マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路
KR20000034609A (ko) 마이크로프로세서 개발 시스템
JPS60221840A (ja) マイクロプロセツサ応用装置の診断回路
JPH01154212A (ja) マイクロプロセッサのリセット方式
KR20000046004A (ko) 제어장치의 데이터 액세스방법
JPH08263304A (ja) 演算処理装置
JPH06113369A (ja) 伝送端末器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120919

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151002

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161010

Year of fee payment: 18