KR101020343B1 - Ｐｌｃ 메모리 모듈 - Google Patents

Ｐｌｃ 메모리 모듈 Download PDF

Info

Publication number
KR101020343B1
KR101020343B1 KR1020090001967A KR20090001967A KR101020343B1 KR 101020343 B1 KR101020343 B1 KR 101020343B1 KR 1020090001967 A KR1020090001967 A KR 1020090001967A KR 20090001967 A KR20090001967 A KR 20090001967A KR 101020343 B1 KR101020343 B1 KR 101020343B1
Authority
KR
South Korea
Prior art keywords
memory module
plc
padt
module
cpu module
Prior art date
Application number
KR1020090001967A
Other languages
English (en)
Other versions
KR20100082596A (ko
Inventor
장현우
Original Assignee
엘에스산전 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘에스산전 주식회사 filed Critical 엘에스산전 주식회사
Priority to KR1020090001967A priority Critical patent/KR101020343B1/ko
Publication of KR20100082596A publication Critical patent/KR20100082596A/ko
Application granted granted Critical
Publication of KR101020343B1 publication Critical patent/KR101020343B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056—Programming the PLC
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4286—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using a handshaking protocol, e.g. RS232C link

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)

Abstract

본 발명의 PLC 메모리 모듈은, 외부의 CPU 모듈 또는 PADT에서 전송받은 데이터를 저장하거나 상기 CPU 모듈 또는 PADT로 전송할 데이터를 저장하는 메모리부; 상기 CPU 모듈 또는 PADT과 데이터 통신 채널을 형성하는 데이터 통신부; 상기 CPU 모듈 관련 모드 또는 상기 PADT 관련 모드에서, 동작 모드를 설정하는 동작 모드 설정부; 및 선택된 모드에 따라 동작하는 제어부를 포함할 수 있다.
PLC, 메모리 모듈, CPU 모듈, 인터페이스

Description

ＰＬＣ 메모리 모듈{PLC Memory Module}
본 발명은 PLC(Programmable Logic Controller)의 프로그램 및 파라미터를 저장하기 위한 PLC 메모리 모듈에 관한 것이다. 특히, 본 발명은 기존 메모리 모듈에서 제공할 수 없는 다양한 기능 및 성능을 제공하여 메모리 모듈을 이용한 PLC의 유지보수 기능을 향상시킬 수 있는 PLC 메모리 모듈에 관한 것이다.
PLC 시스템은 각종 기계나 프로세서 등의 제어를 위하여 로직(Logic), 시퀀싱(Sequencing), 타이밍(Timing), 또는 카운팅(Counting) 연산기능을 내장하고 있으며, 프로그램을 작성할 수 있는 메모리를 갖춘 제어장치이다. PLC 시스템은 오늘날 산업용 릴레이 제어반보다 우수하게 설계된 특수 목적의 컴퓨터로 다양한 제어가 가능한 제어시스템이다.
이러한 PLC 시스템은 크기와 형태에 의하여 블록타입과 모듈타입으로 분류되고 있다. 그래서 제어의 규모가 크거나 혹은 각종 입력기기를 접속할 경우, 또는 나중에 개조나 확장을 예상하는 경우에는 입/출력부가 모듈 단위로 증설 가능한 블 록형의 PLC 시스템을 채용할 것을 권유하고 있다.
본 발명은 사용자 편의성을 극대화할 수 있는 PLC 메모리 모듈을 제공하기 위한 것이다.
특히, 본 발명은 PLC 시스템의 운용 및/또는 유지보수 작업에 대한 편의성을 높일 수 있는 PLC 메모리 모듈을 제공하기 위한 것이다.
상기 목적을 달성하기 위한 본 발명의 PLC 메모리 모듈은, 외부의 CPU 모듈 또는 PADT에서 전송받은 데이터를 저장하거나 상기 CPU 모듈 또는 PADT로 전송할 데이터를 저장하는 메모리부; 상기 CPU 모듈 또는 PADT과 데이터 통신 채널을 형성하는 데이터 통신부; 상기 CPU 모듈 관련 모드 또는 상기 PADT 관련 모드에서, 동작 모드를 설정하는 동작 모드 설정부; 및 선택된 모드에 따라 동작하는 제어부를 포함할 수 있다.
상기 구성에 따른 본 발명의 PLC 메모리 모듈을 실시하면, 다양한 부가 기능을 수행하여, 사용자의 편의성을 증대하는 이점이 있다.
PLC의 메모리 모듈은 PLC 시스템(또는 PLC CPU 모듈)에 저장되어 있는 프로그램 및 파라미터를 영구적으로 저장하여 PLC 시스템(또는 PLC CPU 모듈)의 프로그램 및 파라미터가 소손되는 경우 또는 PLC 시스템(또는 PLC CPU 모듈)의 프로그램 및 파라미터를 수정하고자 할 경우 PADT(Programming And Debugging Tool)를 사용하지 않고 편리하게 PLC 시스템(또는 PLC CPU 모듈)의 프로그램 및 파라미터를 변경할 수 있도록 한다.
일반적인 PLC 메모리 모듈은 PLC 시스템의 CPU 모듈과 인터페이스를 위한 커넥터를 통해 접속되어 PLC 메모리 영역 중 프로그램과 파라미터를 읽기 또는 쓰기를 수행한다.
도 1 및 도 2는 일반적인 PLC 시스템의 CPU 모듈과 PLC 메모리 모듈의 연결구조들을 도시한다.
도시한 CPU 모듈에 구비된 연산용 메인 칩인 MPU(Micro Processor Unit)는 커넥터를 통해 PLC 메모리 모듈과 접속한다.
도 1에서는 데이터 버스를 이용한 PLC 메모리 모듈의 인터페이스 방식을 도시한다. 데이터 버스는 CPU모듈의 버스와 동기를 맞춰 8비트 또는 16비트 버스방식을 선택하여 사용하며, PLC 메모리 모듈에 장착된 플래시 메모리를 제어하기 위해 어드레스 및 데이터 신호선을 사용한다.
도 2에서는 MPU의 범용 입출력 포트를 이용한 PLC 메모리 모듈의 인터페이스 방식을 도시한다. MPU의 입출력 포트는 입력 및 출력으로 변환하여 사용할 수 있어야 하며, PLC 메모리 모듈에 장착된 플래시 메모리가 시리얼 인터페이스를 지원해 야 한다.
도시한 기술에서는 PLC 메모리 모듈과 CPU모듈간의 인터페이스 방식으로 인하여 다음과 같은 문제점이 발생한다.
첫째로, PLC 메모리 모듈과 CPU모듈간의 인터페이스 방식이 PLC 메모리 모듈마다 서로 상이하여 호환이 되지 않는다.
둘째로, PADT를 이용하여 PLC 메모리 모듈의 프로그램 및 파라미터를 직접 읽기/쓰기 동작을 할 수 없다. 그 결과, PLC 메모리 모듈의 인터페이스는 PLC의 CPU모듈을 통해서만 가능하기 때문에, PADT → CPU모듈 → PLC 메모리 모듈의 순서로 읽기/쓰기 동작을 수행해야 한다.
셋째로, 프로그램 및 파라미터의 읽기/쓰기 기능외에 PLC의 유지보수에 필요한 부가기능을 추가하기 어렵다.
본 발명의 PLC 메모리 모듈은 PLC의 로더 통신을 이용하여 기존의 메모리 모듈에서 제공하는 프로그램 및 파라미터의 저장 기능외에도, PLC의 유지보수에 필요한 데이터 백업기능, 펌웨어 업데이트 기능등 다양한 부가기능을 제공할 수 있다.
이하에서는 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명한다. 다만, 하기 설명에 있어, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다.
도 3은 본 발명의 일 실시예에 따른 PLC 메모리 모듈을 도시한다.
도시한 바와 같은 PLC 메모리 모듈은, 외부의 CPU 모듈 또는 PADT에서 전송받은 데이터를 저장하거나 상기 CPU 모듈 또는 PADT로 전송할 데이터를 저장하는 메모리부(140); 상기 CPU 모듈 또는 PADT과 데이터 통신 채널을 형성하는 데이터 통신부(160); 상기 CPU 모듈 관련 모드 또는 상기 PADT 관련 모드에서, 동작 모드를 설정하는 동작 모드 설정부(150); 선택된 모드에 따라 PLC 메모리 모듈을 동작시키는 제어부(120); 상기 PLC 메모리 모듈에 인가되는 구동 전압이 소정의 전압 이상인 경우에만 상기 PLC 메모리 모듈의 동작을 턴온시키는 온/오프부(190)로서 리셋부; 및 상기 PLC 메모리 모듈을 동작 상태를 표시하는 표시부(180)를 포함할 수 있다.
상기 제어부(120)는 PLC 메모리 모듈의 전체적인 제어를 담당한다. 상기 리셋부(190)의 리셋 신호를 입력 받아 PLC 메모리 모듈을 가동시키며, 상기 동작 모드 설정부(150)의 설정 상태를 입력받아 각 동작 모드 별로 규정된 기능을 수행한다.
상기 제어부(120)는 현재 PLC 메모리 모듈의 상태를 상기 표시부(180)를 이용하여 사용자에게 통보할 수 있다.
상기 제어부(120)는 상기 통신부(160)를 통해 외부의 CPU 모듈 또는 PADT와의 데이터 통신을 수행하며, 버스 인터페이스를 통해 상기 메모리부(140)에 데이터를 저장할 수 있다.
상기 메모리부(140)는, 외부의 CPU 모듈 또는 PADT로부터 수신되는 데이터를 저장한다. 또는, 상기 메모리부(140)에 저장된 데이터는 상기 CPU 모듈 또는 PADT로 송신될 수 있다.
상기 메모리부(140)는, 데이터 버스를 통해 고속처리가 가능한 양방향 인터페이스를 구비할 수 있으며, 영구적인 백업을 위해 플래시 메모리를 구비할 수 있다.
상기 동작 모드 설정부(150)는, 사용자가 수동으로 설정할 수 있는 로터리 스위치를 포함할 수 있으며, 이 경우, 사용자가 상기 로터리 스위치를 통해 설정한 동작 모드를 디지털 입력신호로 변환하여, 상기 제어부(120)에서 인식될 수 있도록 한다.
상기 동작 모드 설정부(150)는, 상기 메모리부에 저장된 데이터를 상기 CPU 모듈로 전송하기 위한 쓰기 모드, 상기 CPU 모듈에서 전송받은 데이터를 상기 메모리부에 저장하기 위한 데이터 백업 모드, 상기 제어부의 동작을 위한 펌웨어를 업데이트 하기 위한 펌웨어 업데이트 모드, 및 PADT와 데이터를 송신 또는 수신하기 위한 PADT 접속 모드 중 하나의 모드를 선택할 수 있다.
상기 표시부(180)는, PLC 메모리 모듈의 상태를 사용자가 알 수 있도록 LED 등을 통해 표시해주는 역할을 한다. 상기 표시부(180)는 현재 PLC 메모리 모듈의 상태를 표현하는 LED들을 구비할 수 있다. 사용자는 상기 LED의 출력광으로부터 현재 PLC 메모리 모듈의 상태를 인지할 수 있다.
PLC 메모리 모듈의 전원이 들어와 정상적인 동작 상태에 있는 경우, 상기 표 시부(180)는 RUN LED를 턴온시키고, 쓰기 동작 수행시는 Write LED를 턴온시키며, 읽기 동작 수행시는 Read LED를 턴온시킨다.
상기 on/off부(190)는 상기 제어부(120)에 구비된 MPU가 안정적인 동작전압에서 동작할 수 있도록 동작 전압을 체크하여 소정의 Reset 전압(4.7V)이상일 경우 High신호를 출력하고, Reset 전압 이하인 경우 Low신호를 출력하여 MPU가 저전압에서 오동작하지 않도록 제어한다.
상기 on/off부(190)는, 사용자의 수동 조작에 따라 또는 외부의 CPU 모듈 또는 PADT로부터 리셋 신호를 인가받으면 PLC 메모리 모듈을 리셋시킬 수 있다.
상기 통신부(160)는, 외부의 CPU 모듈 또는 PADT와 RS-232C 규약에 따른 데이터 통신을 수행할 수 있도록 RS-232C 인터페이스를 구비할 수 있다. 또한, 상기 통신부(160)는, 수신 및 송신이 가능한 양방향 인터페이스일 수 있다.
상기 RS-232C 인터페이스는 RS-232C 커넥터를 포함할 수 있으며, 이 경우, PLC 메모리 모듈을 구동하기 위한 전원(5V)이, 상기 RS-232C 커넥터를 통해 상기 CPU 모듈 또는 PADT로부터 입력된다.
도 4는 본 발명의 일 실시예에 따른 PLC 메모리 모듈의 외형을 도시한다. 도시한 PLC 메모리 모듈의 외면에는, CPU 모듈 또는 PADT와 연결하기 위한 접속 커넥터, 표시부를 구성하는 LED, 및 동작 모드 설정부로서 로터리 스위치가 장착될 수 있다.
도시한 접속 커넥터는 원형으로 형성되어 있지만, 하기 도 5에 따른 직사각 형 RS-232C 인터페이스를 위한 슬롯 형상으로 구현될 수도 있다. 원형 커넥터의 경우, 하기 도 5에 따른 직사각형 RS-232C 인터페이스를 위한 슬롯에 연결하기 위해, 어뎁터를 이용할 수 있다.
도시한 PLC 메모리 모듈은 전원이 턴온되어 있는 CPU 모듈에 접속되면, CPU 모듈로부터 구동 전원(VCC)을 공급받아 동작하게 된다. 상기 PLC 메모리 모듈과 CPU 모듈의 인터페이스의 일 실시예를 도 5에 도시하였다. 도시한 바와 같이 RS-232C 인터페이스를 위한 슬롯을 이용하여 상기 PLC 메모리 모듈과 CPU 모듈이 연결될 수 있다.
상기 PLC 메모리 모듈과 PADT의 인터페이스의 일 실시예를 도 6에 도시하였다. RS-232C 인터페이스를 위한 슬롯으로 구동 전원을 공급하지 않는 PADT의 구현의 경우, 별도의 전원 공급 구조가 있어야 한다. 도면에서 PLC 메모리 모듈은 PC의 USB 포트로부터 출력되는 5V 단자로부터 구동 전원을 입력받는다.
이를 위해, 본 실시예의 PLC 메모리 모듈은 외형에 USB 포트를 더 구비하거나, USB 포트 및 PADT의 RS-232C 인터페이스를 위한 슬롯과 연결되는 PADT측 단자들과, 메모리 모듈측 RS-232C 인터페이스를 위한 슬롯 단자로 이루어진 어뎁터 케이블을 이용할 수 있다.
도 6의 구조는 PLC 메모리 모듈과 PADT의 연결에 이용된다고 기술하였지만, RS-232C 인터페이스를 위한 슬롯으로 구동 전원을 공급하지 않는 CPU 모듈과의 연결에도 도시한 구조가 이용될 수 있음은 당연하다. 또한, RS-232C 인터페이스를 위한 슬롯으로 구동 전원을 공급하는 PADT의 경우 도 5의 연결 구조가 이용될 수 있 다.
본 발명의 PLC 메모리 모듈은 CPU 모듈 또는 PADT와 접속하여 구동 전원을 공급받으면 초기화되거나, 구동 전원을 인가하고 사용자가 별도의 파워 스위치를 조작하면 초기화될 수 있다.
도 7은 본 발명의 일 실시예에 따른 PLC 메모리 모듈의 초기화 동작 과정을 도시한다. 즉, PLC 메모리 모듈의 전원이 On될 때 도 4의 모드 설정 입력 스위치를 통해 PLC 메모리 모듈의 동작모드가 결정된다. 도시한 초기화 동작 과정은 도 3의 제어부의 통제에 따라 수행될 수 있다.
예컨대, 초기화된 PLC 메모리 모듈은, 우선 모드 설정 입력 스위치의 위치가 0번에 위치하면, 아래와 같이 PLC 메모리 모듈은 CPU 모듈의 프로그램 및 파라미터를 읽어서 저장한다. 또한, 0번으로 설정된 경우 PLC 메모리 모듈은 도 5에 도시한 인터페이스의 TX 포트를 통해 접속 요청 프레임을 보내고, 접속된 CPU 모듈은 RX 포트로 접속 요청 프레임을 수신하여 TX 포트를 통해 응답 프레임을 보낸다. 이때, PLC 메모리 모듈은 응답 프레임에 포함되어 있는 CPU의 기종정보를 통해 접속된 CPU 모듈의 종류를 알 수 있다.
또한, PLC 메모리 모듈은, 상기 응답 프레임을 분석하여 상기 접속된 CPU 모듈을 위한 프로젝트를 생성하여 도 3의 메모리부(140)에 저장할 수 있다. 상기 프로젝트는 도 3의 메모리부(140)에 할당된 영역에 저장되는 데이터 구조로서, 상기 접속된 CPU 모듈의 특유한 프로그램 및 파라미터 크기 등의 정보를 포함할 수 있다.
이후, 동일한 CPU 모듈에 접속하여 쓰기, 데이터백업, 펌웨어 업데이트를 수행할 때, 상기 저장된 프로젝트를 이용할 수 있다. 이에 따라, 상기 PLC 메모리 모듈은, 접속할 수 있는 CPU 모듈마다 상이한 프로그램 및 파라미터 크기 등의 정보를 PLC 메모리 모듈에서 판단할 수 있기 때문에 다양한 종류의 CPU 모듈에 사용할 수 있다. PLC 메모리 모듈에서는 해당 CPU 모듈에 적용되는 통신 프로토콜을 사용하여 기종별로 정의되어 있는 프로그램 및 파라미터 영역을 PADT의 업로드 프로젝트 방식으로 독출할 수 있다.
한편, PLC 메모리 모듈에 장착된 표시부를 통해 PLC 메모리 모듈의 동작상태를 LED를 통해 표시할 수 있다.
도면에서 쓰기 모드는 동작 모드가 1인 경우에 수행되는 모드이다. 쓰기 모드의 경우 PLC 메모리 모듈은 PLC 메모리 모듈에 저장되어 있는 프로그램 및 파라미터를 도 5의 인터페이스 포트를 통해 CPU 모듈에 다운로드 한다. 이때 PLC 메모리 모듈에 저장된 프로젝트의 CPU 모듈의 기종 정보와 접속된 CPU 모듈의 기종정보가 동일한 경우에만 쓰기를 실행한다.
도면에서 펌웨어 업데이트, 데이터 백업 기능은 동작 모드가 2, 3번인 경우에 수행되는 모드이다. 상기 펌웨어 업데이트 모드에서는, 접속된 로더 포트를 통해 CPU 모듈의 펌웨어를 업데이트 시킨다. 또한, 상기 데이터 백업 모드에서는 데이터 읽기 프레임을 통해 접속된 CPU 모듈의 디바이스 값을 도 3의 메모리부(140)에 저장할 수 있다.
도면에서 PADT와의 접속기능은 현장에서 PLC 메모리 모듈을 접속하여 수집한 디바이스 값을 PADT로 읽어 분석하기 위하여 사용하거나, PADT에서 작성된 프로그램 및 파라미터를 PLC 메모리 모듈에 저장하고, PLC 메모리 모듈의 프로그램 및 파라미터를 PADT로 읽을 수 있는 기능을 제공한다.
본 발명의 기술사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며, 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술분야의 통상의 전문가라면 본 발명의 기술사상의 범위에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
도 1 및 도 2는 종래 기술에 따른 PLC 시스템에서 CPU 모듈과 메모리 모듈의 연결 구조를 도시한 도면.
도 3은 본 발명의 일 실시예에 따른 PLC 메모리 모듈의 구성을 도시한 도면.
도 4는 본 발명의 일 실시예에 따른 PLC 메모리 모듈의 외형을 도시한 도면.
도 5는 본 발명의 일 실시예에 따른 PLC 메모리 모듈과 CPU 모듈의 연결 구조를 도시한 도면.
도 6은 본 발명의 일 실시예에 따른 PLC 메모리 모듈과 PADT의 연결 구조를도시한 도면.
도 7은 본 발명의 일 실시예에 따른 PLC 메모리 모듈의 초기화 과정을 도시한 흐름도.

Claims (7)

  1. 외부의 CPU 모듈 또는 PADT에서 전송받은 데이터를 저장하거나 상기 CPU 모듈 또는 PADT로 전송할 데이터를 저장하는 메모리부;
    상기 CPU 모듈 또는 PADT과 데이터 통신 채널을 형성하는 통신부;
    상기 CPU 모듈 관련 모드 또는 상기 PADT 관련 모드에서, 동작 모드를 설정하는 동작 모드 설정부; 및
    선택된 동작 모드에 대응하여 동작하는 제어부를 포함하고,
    상기 제어부는 상기 메모리부에 상기 CPU 모듈을 위한 프로젝트를 저장하고,
    상기 동작 모드 설정부는,
    상기 메모리부에 저장된 데이터를 상기 CPU 모듈로 전송하기 위한 쓰기 모드,
    상기 CPU 모듈에서 전송받은 데이터를 상기 메모리부에 저장하기 위한 데이터 백업 모드,
    상기 제어부의 동작을 위한 펌웨어를 업데이트 하기 위한 펌웨어 업데이트 모드, 및
    상기 PADT와 데이터를 송신 또는 수신하기 위한 PADT 접속 모드
    중 하나의 모드를 선택하는 것을 특징으로 하는 PLC 메모리 모듈.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 PLC 메모리 모듈에 인가되는 구동 전압이 소정의 전압 이상인 경우에만 상기 PLC 메모리 모듈의 동작을 턴온시키는 온/오프부
    를 더 포함하는 PLC 메모리 모듈.
  4. 제 3 항에 있어서,
    상기 온/오프부는,
    외부에서 리셋 신호를 인가받으면 상기 PLC 메모리 모듈을 리셋시키는 것을 특징으로 하는 PLC 메모리 모듈.
  5. 제 1 항에 있어서,
    상기 PLC 메모리 모듈의 동작 상태를 표시하는 표시부를 더 포함하는 PLC 메모리 모듈.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 통신부는, RS-232C 인터페이스를 구비하는 것을 특징으로 하는 PLC 메모리 모듈.
KR1020090001967A 2009-01-09 2009-01-09 Ｐｌｃ 메모리 모듈 KR101020343B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090001967A KR101020343B1 (ko) 2009-01-09 2009-01-09 Ｐｌｃ 메모리 모듈

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090001967A KR101020343B1 (ko) 2009-01-09 2009-01-09 Ｐｌｃ 메모리 모듈

Publications (2)

Publication Number Publication Date
KR20100082596A KR20100082596A (ko) 2010-07-19
KR101020343B1 true KR101020343B1 (ko) 2011-03-08

Family

ID=42642648

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090001967A KR101020343B1 (ko) 2009-01-09 2009-01-09 Ｐｌｃ 메모리 모듈

Country Status (1)

Country Link
KR (1) KR101020343B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990018641A (ko) * 1997-08-28 1999-03-15 이종수 피엘씨 장치
KR20080001111U (ko) * 2006-11-13 2008-05-16 하원호 피엘씨를 기반으로 하는 아날로그 모듈 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990018641A (ko) * 1997-08-28 1999-03-15 이종수 피엘씨 장치
KR20080001111U (ko) * 2006-11-13 2008-05-16 하원호 피엘씨를 기반으로 하는 아날로그 모듈 장치

Also Published As

Publication number Publication date
KR20100082596A (ko) 2010-07-19

Similar Documents

Publication Publication Date Title
JP5942446B2 (ja) サポート装置およびサポートプログラム
CN101132328A (zh) 实时工业以太网EtherCAT通信控制器
JPH1091221A (ja) リモートｐｌｃ装置を備えた制御装置及びその制御方法
CN102419576B (zh) 用于流体系统的控制设备
CN105573176A (zh) 一种机器人快速连接方法及机器人
CN104834619B (zh) 一种i2c总线电路、实现方法以及电子设备
CN204406138U (zh) 车载芯片一刷多装置
JP2001156872A (ja) 通信プロトコル変換システム、モニタ装置
CN109525472B (zh) 一种总线通讯转换电路、装置及系统
KR101020343B1 (ko) Ｐｌｃ 메모리 모듈
CN211015473U (zh) 一种升级配置逻辑电路、可编程逻辑器件及升级配置系统
CN103605328A (zh) 一种基于stc单片机的嵌入式plc工控板
CN103870304A (zh) 程序更新装置和方法、遥控系统以及工程机械
CN204706030U (zh) 一种i2c总线电路以及电子设备
CN203849734U (zh) 一种编程下载器
CN203745856U (zh) 一种基于stc单片机的嵌入式plc工控板
CN112099407A (zh) 一种基于Profinet总线的运动控制器
CN204633757U (zh) 一种能够远程网络控制的激光主体机系统
CN215769714U (zh) 一种程序升级电路
Andrei et al. Raspberry Pi, an Alternative Low-Cost PLC
CN104182185A (zh) 光电式电弧光保护系统的nfc参数设定方法
CN202281940U (zh) 利用模式设置开关控制的plc多功能存储模块
CN210324176U (zh) 存储器芯片及集成电路
CN115422110B (zh) 电子设备和PCIE Switch芯片的端口配置方法
RU194703U1 (ru) Устройство для промышленной и бытовой автоматизации с возможностью реализации концепции интернета вещей

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131218

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150106

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160225

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170227

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180201

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190121

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200102

Year of fee payment: 10