CN210324176U - 存储器芯片及集成电路 - Google Patents

Abstract

本实用新型实施例公开了一种存储器芯片及集成电路，该存储器芯片包括主存储器和多个子存储器，多个所述子存储器分别与所述主存储器电性连接；其中，所述主存储器用于缓存和输出多个程序段，多个所述子存储器用于分区存储所述主存储器中多个程序段，每个所述子存储器分别存储多个所述程序段的其中之一。该集成电路包括该存储器芯片。该存储器芯片可以与所有的集成芯片进行通讯，简化了烧录流程和次数，节省了人力物力。

Description

存储器芯片及集成电路

技术领域

本实用新型涉及芯片领域，具体涉及一种存储器芯片及集成电路。

背景技术

在电视、手机等智能电子设备批量生产过程中，通常会对IC芯片进行空片升级，所述空片升级即是将预设程序烧录OTP(One Time Programmable，一次性编程)至未保存有程序的存储器或芯片中，即将用户应用程序写入相应的目标存储器或芯片中。

现有技术中的一种程序烧录装置是，提供一种EEPROM(Electrically ErasableProgrammable Read-Only Memory，电可擦可编程只读存储器芯片)，在使用时EEPROM单独和PCB板上的某一颗IC进行通讯，并提供程序。图1示出现有的一种PCB板的结构简图，随着技术的发展，如图1所示，在PCB上使用的可编程IC芯片也会越来越多，如电源IC芯片A、时序控制IC芯片B、二进制参考电压转换IC芯片C、电平转换IC芯片D以及LED驱动IC芯片E。采用现有技术中的程序烧录装置对这些芯片进行程序烧录时，会存在以下问题：打件厂作业需要对每颗单体IC芯片都进行烧录，费时费力；厂内烧录程序的时候，必须耗费大量的人力单独烧录每颗IC芯片。

综上，单独进行程序烧录时的流程太过繁琐。因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。

实用新型内容

为了解决上述技术问题，本实用新型提供了一种存储器芯片及集成电路，可以与所有的集成芯片进行通讯，简化了烧录流程和次数，节省了人力物力。

根据本实用新型提供的一种存储器芯片，其特征在于，包括：主存储器和多个子存储器，多个所述子存储器分别与所述主存储器电性连接；其中，所述主存储器用于缓存和输出多个程序段，多个所述子存储器用于分区存储所述主存储器中多个程序段，每个所述子存储器分别存储多个所述程序段的其中之一。

优选地，所述存储器芯片还包括：第一编码器，输入端与所述主存储器连接，输出端分别与所述多个子存储器连接，用于对所述主存储器中多个程序段对应的时钟信息进行编码后写入所述多个子存储器；以及第二编码器，输入端与所述主存储器连接，输出端分别与所述多个子存储器连接，用于对所述主存储器中多个程序段对应的数据信息进行编码后写入所述多个子存储器。

优选地，所述存储器芯片还包括：第一寄存器，所述第一寄存器位于所述第一编码器内部，用于保存自所述主存储器传输的时钟信息，以及根据配置信息控制所述第一编码器将所述时钟信息写入所述多个子存储器；第二寄存器，所述第二寄存器位于所述第二编码器内部，用于保存自所述主存储器传输的数据信息，以及根据配置信息控制所述第二编码器将所述数据信息写入所述多个子存储器。

优选地，所述存储器芯片还包括：寄存器，所述寄存器的输入端与所述主存储器连接，输出端分别与所述第一编码器和所述第二编码器连接，用于保存自所述主存储器传输的时钟信息和数据信息，以及根据配置信息控制所述第一编码器和所述第二编码器将所述时钟信息和数据信息写入所述多个子存储器。

优选地，所述主存储器包括：电源信号输入端、读写保护信号输入端、时钟信号输入端以及数据信号输入端，用于将多个程序段写入所述主存储器。

优选地，每个所述子存储器均包括：电源信号输出端、读写保护信号输出端、时钟信号输出端以及数据信号输出端，用于实现每个所述子存储器中与外接设备之间的数据传输。

优选地，所述存储器芯片还包括：电压输入端，用于为所述存储器芯片提供电源电压；以及接地端，用于为所述存储器芯片提供参考地。

根据本实用新型提供的一种集成电路，其特征在于，包括：上述的存储器芯片和多个集成芯片；其中，所述存储器芯片用于分区存储多个程序段，多个所术集成芯片分别连接至所述存储器芯片的多个输出端，用于实时访问所述存储器芯片中的多个所述程序段，以根据所述程序段实现相应的功能。

优选地，每个所述集成芯片对应连接一个存储器芯片的输出端，以实时访问多个所述程序段的其中之一。

优选地，所述多个集成芯片包括：电源芯片、时序控制芯片、二进制参考电压转换芯片、电平转换芯片以及LED驱动芯片中的至少两个。

本实用新型的有益效果是：本实用新型提供了一种存储器芯片，该存储器芯片可与所有的集成芯片进行通讯连接，在进行程序烧录时，可先将所有的程序一次性的缓存至存储器芯片的主存储器中，通过配置寄存器控制第一编码器和第二编码器，以将不同的程序段分别写入到不同的子存储器中，实现了一机多程序的存储方式，节省了设计成本，提高了测试效率，同时可以简化打件厂的烧录流程，以及便于工程师对同一机种的程序进行同一管理。

另一方面，PCB板上的多个集成芯片只需要使用该存储器芯片中不同的子存储器中的程序，不需要再进行额外的烧录和存储，节约了PCB板上集成芯片的设计成本。

应当说明的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本实用新型。

附图说明

通过以下参照附图对本实用新型实施例的描述，本实用新型的上述以及其他目的、特征和优点将更为清楚。

图1示出现有的一种PCB板的结构简图；

图2示出本实用新型第一实施例中存储器芯片的结构示意图；

图3示出本实用新型第二实施例中存储器芯片的结构示意图；

图4示出本实用新型实施例提供的一种集成电路的结构示意图。

具体实施方式

为了便于理解本实用新型，下面将参照相关附图对本实用新型进行更全面的描述。附图中给出了本实用新型的较佳实施例。但是，本实用新型可以通过不同的形式来实现，并不限于本文所描述的实施例。相反的，提供这些实施例的目的是使对本实用新型的公开内容的理解更加透彻全面。

除非另有定义，本文所使用的所有的技术和科学术语与属于本实用新型的技术领域的技术人员通常理解的含义相同。本文在本实用新型的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本实用新型。

应当理解，在以下的描述中，“电路”是指由至少一个元件或子电路通过电气连接或电磁连接构成的导电回路。当称元件或电路“连接到”另一元件或称元件/电路“连接在”两个节点之间时，它可以直接耦合或连接到另一元件或者可以存在中间元件，元件之间的连接可以是物理上的、逻辑上的、或者其结合。相反，当称元件“直接耦合到”或“直接连接到”另一元件时，意味着两者不存在中间元件。

下面，参照附图对本实用新型进行详细说明。

图2示出本实用新型第一实施例中存储器芯片的结构示意图，图3示出本实用新型第二实施例中存储器芯片的结构示意图。

如图2和图3所示，本实施例中，存储器芯片100包括主存储器110、多个子存储器120、第一编码器130以及第二编码器140。

主存储器110用于存储和输出多个程序段(即程序代码)。

主存储器110的输入端分别连接存储器芯片100的电源信号输入端VCC、读写保护信号输入端WP、时钟信号输入端SCL以及数据信号输入端SDA，该多个输入端对外连接如IIC总线(Intre-Integrated Circuit，集成电路总线)，用于将多个程序段写入主存储器110。

进一步地，待烧录的程序段中包括时钟信息、数据信息，以及标识信息。该标识信息用于对主存储器110中存储的多个程序段的位置信息及相应数据信息进行标识，方便了在进行多个程序段传输时不同程序段的选择输出。

多个子存储器120用于分区存储主存储器1中多个程序段，进一步地，每个子存储器分别存储多个程序段的其中之一。

本实施例中，多个子存储器120包括子存储器A、子存储器B、子存储器C和子存储器D，每个子存储器的输出端均分别对应连接存储器芯片100的部分信号输出端，以子存储器A为例，其输出端连接对应存储器芯片100的电源信号输出端VCC、读写保护信号输出端WP1、时钟信号输出端SCL1以及数据信号输出端SDA1，该多个输出端可外接如IIC总线，以实现子存储器A与外接设备之间的数据传输。可以理解的，子存储器B、子存储器C和子存储器D的输出端结构和功能与子存储器A相同。

需要说明的是，多个子存储器120的数量不局限于上述所例举的四个，上述子存储器A、子存储器B、子存储器C和子存储器D仅是为方便理解而做的示例性说明。

第一编码器130的输入端通过串行时钟线与主存储器110连接，输出端分别与多个子存储器120连接，用于对主存储器110中多个程序段对应的时钟信息SCL进行编码后写入或传输至多个子存储器120。

第二编码器140的输入端通过串行数据线与主存储器110连接，输出端分别与多个子存储器120连接，用于对主存储器110中多个程序段对应的数据信息SDA进行编码后写入或传输至多个子存储器120。

编码器(encoder)是将信号(如比特流)或数据进行编制、转换为可用以通讯、传输和存储的信号形式。

在本实用新型的一个实施例中，如图2所示，第一编码器130内部设置有第一寄存器，该第一寄存器用于保存自主存储器110中传输的时钟信息。根据配置信息对第一寄存器进行配置，进而控制第一编码器130将第一寄存器中所保存的时钟信息进行编码后，选择的写入多个子存储器120。

第二编码器140内部设置有第二寄存器，该第二寄存器用于保存自主存储器110中传输的数据信息。根据配置信息对第二寄存器进行配置，进而控制第二编码器140将第二寄存器中所保存的数据信息进行编码后，选择的写入多个子存储器130。

可选地，寄存器中保存的时钟信息或数据信息可以先统一进行编码，再选择的将编码后的信息写入或传输至相应的子存储器。或者先选择需要传输的时钟信息或数据信息，将其进行编码后写入相应的子存储器。

在本实用新型的另一个实施例中，如图3所示，寄存器150设置于第一编码器130和第二编码器140外部，寄存器150的输入端与主存储器110连接，输出端分别与第一编码器130和第二编码器140连接。寄存器150用于保存自主存储器110中传输的时钟信息和数据信息。根据配置信息配置寄存器150，将所保存的时钟信号经由时钟信号线发送至第一编码器130，将所保存的数据信号经由数据信号线发送至第二编码器140，控制第一编码器130和第二编码器140对时钟信息和数据信息进行编码后写入相应的子存储器。

通过上述方式将多个程序段分写入多个子存储器中，可以达到一机多程序段的存储方式，节省了设计成本，提高了测试效率。

进一步地，根据配置信息配置寄存器包括对寄存器的地址位、时钟传输位、时钟极性、波特率、使能、帧格式及传输模式等进行配置，进而指定主存储器或编码器的启动次序、终端参数和控制波特率等，更好的实现多个程序段数据的选择传输。

进一步地，每个子存储器均对应连接一个外接设备如集成芯片，外接设备与存储器芯片中的子存储器通过如IIC数据总线进行双向数据传输。当多个外接设备均需要进行程序代码烧录时，待烧录的多个程序代码会先缓存至主存储器，再通过编码器有选择的分区写入多个子存储器中，每个外接设备只需要通过数据总线访问相应的子存储器，进而分别使用子存储器内的程序代码即可，不需要再进行额外的程序烧录。同时每个外接也不需要再去存储相应的程序代码，节省了设计成本。

进一步地，存储器芯片100还包括电源信号输入端VCC和接地端GND，分别用以为存储器芯片100提供电源电压和参考地。

图4示出本实用新型实施例提供的一种集成电路的结构示意图。

如图4所示，本实用新型还公开了一种集成电路，该集成电路包括存储器芯片100以及多个集成芯片(IC)200。

存储器芯片100用于分区的存储多个程序段。

参考图2和图3，本实施例中，存储器芯片100包括一个主存储器110和多个子存储器120，每个子存储器120对应存储一个程序段。实现了一机多程序的存储方式，便于工程师对同一机种的程序进行统一管理。

多个集成芯片200分别通过数据总线连接至存储器芯片100的多个输出端，用于实时访问存储器芯片100中的多个程序段，以根据程序段实现相应的功能。

本实施例中，每个集成芯片IC通过一个数据总线对应连接一个存储器芯片100的输出端，存储器芯片100的每个输出端连接一个子存储器。因此，每个集成芯片IC可通过一个数据总线对应连接存储器芯片100的一个子存储器，以实时访问所述多个程序段的其中之一。

存储器芯片100中每一个子存储器都可以于任一颗集成芯片IC进行通讯，并可以通过主存储器110来统一程序段。当需要烧录程序段时，多个程序段通过数据总线缓存至主存储器110中，存储器芯片100通过设置寄存器来控制第一编码器和第二编码器，来进行选择子存储器以IIC协议进行通信，进而将不同的程序段分别写入不同的子存储器。多个集成芯片200通过数据总线实时访问并使用子存储器中存储的对应程序段，进而实现相应的功能。

在这种方式下，该多个集成芯片200只需要分别使用存储器芯片100不同子存储器中存储器的程序段，不需要进行额外的程序烧录工作，也不需要在集成芯片自身中存储程序段，可以节省芯片的设计成本。

在一个优选实施例中，可通过对存储器芯片100的输出端进行编号，进而区分存储器芯片100中的多个子存储器。当该存储器芯片100的输出端连接多个集成芯片200时，可以通过上述编号配置寄存器以将对应每个集成芯片的程序段选择的存储至对应集成芯片的子存储器中，避免出现集成芯片与所需的程序段不匹配的问题。

进一步地，多个集成芯片200包括：电源IC芯片、时序控制IC芯片、二进制参考电压转换IC芯片、电平转换IC芯片以及LED驱动IC芯片等PCB上使用的可编程IC芯片。

综上，本实用新型实现了一机多程序的存储方式，节省了设计成本，提高了测试效率，简化了打件厂的烧录流程，便于工程师对同一机种的程序进行统一管理。另外，对于集成芯片而言不，需要进行额外的程序烧录工作，也不需要在集成芯片自身中存储程序段，也在一定程度上节省了集成芯片的设计成本。

应当说明的是，在本文中，所含术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

最后应说明的是：显然，上述实施例仅仅是为清楚地说明本实用新型所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引申出的显而易见的变化或变动仍处于本实用新型的保护范围之中。

Claims (10)

1.一种存储器芯片，其特征在于，包括：主存储器和多个子存储器，多个所述子存储器分别与所述主存储器电性连接；

其中，所述主存储器用于缓存和输出多个程序段，多个所述子存储器用于分区存储所述主存储器中多个程序段，每个所述子存储器分别存储多个所述程序段的其中之一。

2.根据权利要求1所述的存储器芯片，其特征在于，还包括：

第一编码器，输入端与所述主存储器连接，输出端分别与所述多个子存储器连接，用于对所述主存储器中多个程序段对应的时钟信息进行编码后写入所述多个子存储器；以及

第二编码器，输入端与所述主存储器连接，输出端分别与所述多个子存储器连接，用于对所述主存储器中多个程序段对应的数据信息进行编码后写入所述多个子存储器。

3.根据权利要求2所述的存储器芯片，其特征在于，还包括：

第一寄存器，所述第一寄存器位于所述第一编码器内部，用于保存自所述主存储器传输的时钟信息，以及根据配置信息控制所述第一编码器将所述时钟信息写入所述多个子存储器；

第二寄存器，所述第二寄存器位于所述第二编码器内部，用于保存自所述主存储器传输的数据信息，以及根据配置信息控制所述第二编码器将所述数据信息写入所述多个子存储器。

4.根据权利要求2所述的存储器芯片，其特征在于，还包括：

寄存器，所述寄存器的输入端与所述主存储器连接，输出端分别与所述第一编码器和所述第二编码器连接，用于保存自所述主存储器传输的时钟信息和数据信息，以及根据配置信息控制所述第一编码器和所述第二编码器将所述时钟信息和数据信息写入所述多个子存储器。

5.根据权利要求1所述的存储器芯片，其特征在于，所述主存储器包括：电源信号输入端、读写保护信号输入端、时钟信号输入端以及数据信号输入端，用于将所述多个程序段写入所述主存储器。

6.根据权利要求1所述的存储器芯片，其特征在于，每个所述子存储器均包括：电源信号输出端、读写保护信号输出端、时钟信号输出端以及数据信号输出端，用于实现每个所述子存储器中与外接设备之间的数据传输。

7.根据权利要求1所述的存储器芯片，其特征在于，所述存储器芯片还包括：

电压输入端，用于为所述存储器芯片提供电源电压；以及

接地端，用于为所述存储器芯片提供参考地。

8.一种集成电路，其特征在于，包括：如权利要求1至7中任一项所述的存储器芯片和多个集成芯片；

其中，所述存储器芯片用于分区存储多个程序段，多个所述集成芯片分别连接至所述存储器芯片的多个输出端，用于实时访问所述存储器芯片中的多个所述程序段，以根据所述程序段实现相应的功能。

9.根据权利要求8所述的集成电路，其特征在于，每个所述集成芯片对应连接一个所述存储器芯片的输出端，以实时访问所述多个所述程序段的其中之一。

10.根据权利要求8所述的集成电路，其特征在于，多个所述集成芯片包括：电源芯片、时序控制芯片、二进制参考电压转换芯片、电平转换芯片以及LED驱动芯片中的至少两个。

Images