JPH05297913A - プログラマブルコントロ−ラ - Google Patents

プログラマブルコントロ−ラ

Info

Publication number
JPH05297913A
JPH05297913A JP12282592A JP12282592A JPH05297913A JP H05297913 A JPH05297913 A JP H05297913A JP 12282592 A JP12282592 A JP 12282592A JP 12282592 A JP12282592 A JP 12282592A JP H05297913 A JPH05297913 A JP H05297913A
Authority
JP
Japan
Prior art keywords
data memory
input
data
programmable controller
control program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12282592A
Other languages
English (en)
Inventor
Takashi Kuga
隆志 久賀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP12282592A priority Critical patent/JPH05297913A/ja
Publication of JPH05297913A publication Critical patent/JPH05297913A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)
  • Programmable Controllers (AREA)

Abstract

(57)【要約】 【目的】 本発明は、制御プログラムの変更又は制御プ
ログラムのディバッグを容易に行うことの出来るプログ
ラマブルコントローラを得ることにある。 【構成】 請求項1の発明は、演算処理手段で実行され
る制御プログラムを複数のサブプログラムに分割して格
納し、この分割されたサブプログラムの実行条件が成立
したサブプログラムを呼び出して実行するようにすると
共にプログラミング装置7から制御プログラムの変更を
サブプログラム単位で行えるようにしたことを特徴す
る。また、請求項2の発明は、入出力信号に対する信号
レベルの変換パラメータと模擬データとを格納するテー
ブルと、模擬状態のときは模擬データをデータメモリに
格納し模擬状態でないときは入力信号をレベルを変換し
た入力データをデータメモリ格納する入力変換処理手段
とを備えている。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、外部信号の入力と制御
プログラムの演算と外部機器への信号出力を繰り返し実
行するプログラマブルコントローラに関する。
【0002】
【従来の技術】プラントその他の各種機器を自動制御す
るためにプログラマブルコントローラが使用される。こ
のプログラマブルコントローラ1は、図9に示すよう
に、制御プログラムを格納するプログラムメモリ2と、
被制御機器から得られる外部信号を入力する入力部3
と、この入力部3からの入力データを基に制御プログラ
ムに従い演算を実行する演算部4と、入力部3からの入
力データ及び演算部4で演算された演算結果を格納する
データメモリ5と、データメモリ5の内容を信号出力と
して被制御機器に出力する出力部6とから構成される。
【0003】以上のように構成されるプログラマブルコ
ントローラ1は、図10に示すように、入力部3から得
られた外部信号をデータメモリ5に格納する入力処理
(SI)、データメモリ5に格納された値を用いて制御
プログラムを演算実行し結果をデータメモリ5に格納す
る演算処理(S2)、データメモリ5に格納された演算
結果を出力部6を介して外部機器に出力する出力(S
3)を繰り返し実行する。
【0004】また、制御プログラムのデバックを行うた
めに入力処理の実行を停止するモード(S4)、および
出力処理の実行を停止するモード(S5)を備えている
のが普通である。
【0005】このような、プログラマブルコントローラ
1の制御プログラムは、専用のプログラミング装置を用
いて作成し、プログラマブルコントローラ11の演算処
理を停止した状態で、プログラマブルコントローラ1の
プログラムメモリ2に一括して書き込むのが一般的であ
る。
【0006】ところで、プログラマブルコントローラ1
の制御プログラムが互いに独立した複数のサブプログラ
ムから構成されている場合は、任意のサブプログラムを
他のサブプログラムの演算処理を停止することなく変更
できることが望まれる。
【0007】また、入力処理においてデータメモリ5に
格納される入力信号は、制御プログラムが演算に使用で
きる信号レベルとなっていない。このため、制御プログ
ラムには、入力処理においてデータメモリ5に格納され
た入力信号を制御プログラムが取り扱う信号レベルに変
換する変換プログラムが必要である。同様に、制御プロ
グラムの演算結果は、外部機器へ出力する信号レベルと
なっていない。このため、制御プログラムには、演算結
果を外部機器への信号レベルに変換する変換プログラム
が必要である。
【0008】
【発明が解決しようとする課題】しかし、従来のプログ
ラマブルコントロール1は、制御プログラムをプログラ
ムメモリ2の連続した領域に格納し、プログラムメモリ
2に格納された制御プログラムを、先頭からアドレスの
順に読み出して、演算処理を実行する。このため、制御
プログラムの一部だけを他の領域に影響を与えることな
く変更することはできないという問題がある。また、制
御プログラムの一部だけの演算処理を停止することはで
きないという問題がある。
【0009】本発明の第1の目的は、一方、制御プログ
ラマブルコントローラを複数のサブプログラムに分割し
て各サブプログラム単位に作成または変更することが可
能で、かつ各サブプログラム単位に制御プログラムの書
き込みが可能なプログラマブルコントローラを得る。
【0010】一方、プログラマブルコントローラを動作
させる制御プログラムの作成に際しては、作成した制御
プログラム中に存在する各種の論理的な誤りを除去する
ため、いわゆるデバック作業が必要となる。制御プログ
ラムのデバックは、作成した制御プログラムをプログラ
マブルコントローラで演算実行し、この時の制御プログ
ラムの演算状態を保守ツールなどの装置を用いてモニタ
ーすることにより、希望する制御動作が実現されること
を確認するのが一般的である。このような制御プログラ
ムのデバックにおいては、保守ツールなどの装置を用い
て、データメモリの内容を書換えることにより各種入力
信号の状態を模擬する方法が用いられる。この場合、実
際の入力信号によりデータメモリの内容が書き換えられ
ないように入力処理の実行を停止しておく必要がある。
また、模擬データによる演算結果を制御対象に出力させ
ないために出力処理の実行も停止しておく必要がある。
【0011】ところで、保守ツールなどの装置を用いて
入力信号を模擬してデバックを行うために、外部信号の
入出力処理を停止すると、模擬したい信号以外の入出力
信号もデータの更新が停止してしまう。このため、制御
プログラムのデバッグを行うためには、模擬したい入力
信号以外入力信号に対しても、保守ツールを用いて入力
信号の内容をデータメモリの入力エリアに一点づつ書き
込む必要があり、デバッグの効率が悪いという問題があ
る。
【0012】このような問題を解決する手段として、各
入出力信号毎に入出力の実行と停止を指定できる機能を
設ける方法が考えられるが、この場合、入出力処理が複
雑になるため入出力処理の処理時間が増大するという問
題がある。入出処理、演算処理、出力処理を規定された
周期で繰り返し実行するプログラマブルコントローラに
とって、入出力時間の増大は、プログラマブルコントロ
ーラの制御性能の低下を意味する。
【0013】本発明の第2の目的は、プログラマブルコ
ントローラ制御性能に影響を与えることなく、任意の入
出力データエリアの内容を強制的に設定した値に固定す
ることが可能なプログラマブルコントローラを得ること
にある。
【0014】
【課題を解決するための手段】上記第1の目的を達成す
るために、本発明においては、外部信号を入力する入力
部と、制御プログラムの演算を実行する演算部と、制御
プログラムの演算結果を外部機器に出力する出力部と、
制御プログラムを格納するプログラムメモリと、外部入
力信号及び制御プログラムの演算結果を格納するデータ
メモリより構成され、入力部から得られる入力信号をデ
ータメモリに格納する入力処理手段と、プログラムメモ
リに格納された制御プログラムを演算実行する演算処理
手段と、データメモリに格納された演算結果を出力部を
介して外部機器に出力する出力処理手段とを繰り返し起
動するプログラマブルコントローラにおいて、制御プロ
グラムを複数のサブプログラムに分割してプログラムメ
モリに格納し、分割されたサブプログラムの実行順序を
規定し、分割された各サブプログラムの実行または非実
行を指定し、分割されたサブプログラムのうち、実行条
件の成立したサブプログラムを規定された順番に呼び出
して実行するようにしたことを特徴とする。
【0015】上記第2の目的を達成するために、本発明
においては、外部信号を入力する入力部と、制御プログ
ラムの演算を実行する演算部と、制御プログラムの演算
結果を外部機器に出力する出力部と、制御プログラムを
格納するプログラムメモリと、外部入力信号部及び制御
プログラムの演算結果を格納するデータメモリより構成
され、入力部から得られる入力信号をデータメモリに格
納する入力処理手段と、プログラムメモリに格納された
制御プログラムを演算実行する演算処理手段と、データ
メモリに格納された演算結果を出力部を介して外部機器
に出力する出力処理手段を繰り返し起動するプログラマ
ブルコントローラにおいて、各入出力信号に対する信号
レベルの変換パラメータと各入出力信号の模擬データと
を格納するテーブルを有し、上記テーブルの内容にした
がって、入力信号をレベル変換してデータメモリに格納
するか模擬データをデータメモリに格納するかを選択実
行し、制御プログラムの演算結果をレベル変換してデー
タメモリに格納するか模擬データをレベル変換してデー
タメモリに格納するかを選択実行することを特徴とす
る。
【0016】
【作用】本発明の請求項1の発明においては、制御プロ
グラムを複数のサブプログラムに分割しているので、各
サブプログラム単位に作成または変更することが可能
で、かつ各サブプログラム単位に制御プログラムの書き
込みが可能となり、プログラマブルコントローラを効率
よく使用することができるようになる。
【0017】また、請求項2の発明においては、プログ
ラマブルコントローラの制御性能に影響を与えることな
く、任意の入出力データエリアの内容を強制的に設定し
た値に固定することが可能になり、プログラマブルコン
トローラの制御プログラムのデバッグを効率よく行うこ
とができるようになる。
【0018】
【実施例】以下、本発明の一実施例を説明する。図1は
本発明の一実施例によるプログラマブルコントローラの
構成を示すものである。このプログラマブルコントロー
ラ1は、従来のプログラマブルコントローラと同様に、
制御プログラムを格納するプログラムメモリ2と、被制
御機器から得られる外部信号を入力する入力部3と、こ
の入力部3からの入力データを基に制御プログラムに従
い演算を実行する演算部4と、入力部3からの入力デー
タ及び演算部4で演算された演算結果を格納するデータ
メモリ5と、データメモリ5の内容を信号出力として被
制御機器に出力する出力部6とから構成され、制御プロ
グラムの作成および書き込みを行うためのプログラミン
グ装置7が接続できるようになっている。
【0019】次に、プログラムメモリ2とデータメモリ
5との構成を図2および図3を参照して説明する。プロ
グラムメモリ2は、図2に示すように制御プログラムを
複数のサブプログラムに分割して書き込めるように、予
め複数の領域に分割してある。また、データメモリ5
は、図3に示すように入力部3からの入力データ及び演
算部4で演算された演算結果を格納する領域であるが、
この一部に、プログラムメモリ2に格納される各サブプ
ログラムの実行条件を設定する領域が設けてある。
【0020】以上のように構成されるプログラマブルコ
ントローラの動作を図4を参照して説明する。プログラ
マブルコントローラ1は、図4に示すように入力部3か
ら得られる入力信号をデータメモリ5に格納する入力処
理(S1)と、プログラムメモリ2に格納されたサブプ
ログラムのうち実行条件の成立したサブプログラムを順
番に呼び出して演算実行する演算処理(S2)と、デー
タメモリ5に格納された演算結果を出力部6を介して外
部機器に出力する出力処理(S3)を繰り返し実行す
る。
【0021】ところで、制御プログラムは、複数のサブ
プログラムに分割され、各々独立した領域に格納される
ため、プログラミング装置を用いて各サブプログラム単
位に作成することができる。また、他のサブプログラミ
ングに影響を与えることなく任意のサブプログラムの変
更が行える。実行条件の成立したサブプログラムだけが
実行され、実行条件はサブプログラミング装置を用いて
設定変更が行える。一方、制御プログラムの演算処理
は、実行条件の成立したサブプログラムだけが実行さ
れ、実行条件はプログラミング装置を用いて設定変更で
きるため、他のサブプログラムの演算処理を継続した状
態で、任意のサブプログラムだけが実行され、実行条件
はプログラミング装置を用いて設定変更できるため、他
のサブプログラムの演算処理を継続した状態で、任意の
サブプログラムの演算を停止してプログラムの書き込み
を行うことができる。
【0022】以上のようにこの実施例によれば、制御プ
ログラムを複数のサブプログラムに分割して、各サブプ
ログラム単位に作成または変更することが可能でかつ各
サブプログラム単位に制御プログラムの書き込みが可能
となり、プログラマブルコントローラを効率よく使用す
ることができるようになる。
【0023】次に、本発明の他の一実施例を説明する。
本発明の他の一実施例によるプログラマブルコントロー
ラの構成を図5に示す。このプログラマブルコントロー
ラ1は、従来のプログラマブルコントローラと同様に、
制御プログラムを格納するプログラムメモリ2と、被制
御機器から得られる外部信号を入力する入力部3と、こ
の入力部3からの入力データを基に制御プログラムに従
い演算を実行する演算部4と、入力部3からの入力デー
タ及び演算部4で演算された演算結果を格納するデータ
メモリ5と、データメモリ5の内容を信号出力として被
制御機器に出力する出力部6とから構成され、さらにこ
の実施例においては、データメモリ5の一部に入出力デ
ータの変換処理のパラメータを格納するテーブル8が設
けられ、制御プログラムの作成およびデバッグのための
保守ツール9が接続できるようになっている。
【0024】次に、テーブル7の構成を図6を参照にし
て説明する。テーブル8には、プログラマブルコントロ
ーラ1の各出力信号の模擬データ、外部入出力信号と模
擬データを切り換える信号Sを設定する。
【0025】以上のように構成されるプログラマブルコ
ントローラの動作を図7を参照して説明する。プログラ
マブルコントローラ1は、図7に示すように入力部3か
ら得られる入力信号をデータメモリ5に格納する入力処
理(S1)と、データメモリ5に格納された入力信号を
テーブル8に設定されたパラメータにしたがって制御プ
ログラムが演算に使用する演算データに変換する入力変
換処理(S2)と、プログラムメモリ2に格納された制
御プログラムを演算実行する演算処理(S3)と、演算
結果をテーブル8に設定されたパラメータにしたがって
外部機器への出力信号に変換する出力変換処理(S4)
と、データメモリに格納された出力信号を出力部を介し
て外部機器に出力する出力処理(S5)とを繰り返し実
行する。
【0026】次に、入出力変換処理の詳細を図8を参照
して説明する。入力変換処理は、図8に示すように、通
常、入力処理でデータメモリ5に格納された入力信号を
テーブル8に設定された変換パラメータを用いてレベル
変換し、演算用データとしてデータメモリ5に格納す
る。一方、入力信号の模擬状態では、テーブル8に設定
された模擬データを演算用データとしてデータメモリ5
に格納する。同様に、出力変換処理は、通常、データメ
モリ5に格納された演算結果をテーブル7に格納された
変換パラメータを用いてレベル変換し、出力データとし
てデータメモリ5に設定する。一方、出力信号の模擬状
態では、テーブル8に設定された模擬データを出力デー
タとしてデータメモリ5に格納する。
【0026】ところで、テーブル8は、データメモリの
一部に設けたもので、保守ツール9を用いて内容を表示
し、また設定の変更が行える。このことにより、保守ツ
ール9を用いて任意の入出力エリアの内容を強制的に設
定した値に固定することができる。また、信号の模擬
は、入出力信号のレベル変換を停止して行うため、入出
力処理の処理時間の増大により制御性能に影響を与える
ことはない。
【0027】以上のように本発明によれば、制御性能に
影響を与えることなく、任意の入出力データエリアの内
容を強制的に設定した値に固定することが可能になり、
制御プログラムの作成または変更時のデバッグを効率よ
く行うことができる。
【0028】
【発明の効果】以上説明したように請求項1の発明によ
れば、制御プログラムを複数のサブプログラムに分割し
て、各サブプログラム単位に作成または変更することが
可能で、かつ各サブプログラム単位に制御プログラムの
書き込みが可能となり、プログラマブルコントローラを
効率よく使用することができるようになる。
【0029】また、請求項2の発明によれば、制御性能
に影響を与えることなく、任意の入出力データエリアの
内容を強制的に設定した値に固定することが可能にな
り、制御プログラムの作成または変更時のデバッグを効
率よく行うことができるプログラマブルコントローラが
得られる。
【図面の簡単な説明】
【図1】本発明の一実施例を示すブロック構成図。
【図2】本発明のプログラムメモリの説明図。
【図3】本発明のデータメモリの説明図。
【図4】図1の実施例の動作を示すフローチャート構成
図。
【図5】本発明の他の一実施例を示すブロック構成図。
【図6】本発明のテーブルの説明図。
【図7】図2の実施例の動作を示すフローチャート。
【図8】図7の入力変換処理の詳細を示すフローチャー
ト。
【図9】従来例を示すブロック構成図。
【図10】従来例の動作を示すフローチャート。
【符号の説明】
1 プログラマブルコントローラ 2 プログラムメモリ 3 入力部 4 演算部 5 データメモリ 6 出力部 7 プログラミング装置 8 テーブル 9 保守ツール

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 外部から得られる入力信号データメモリ
    に格納する入力処理手段と、前記データメモリに格納さ
    れた入力データに基づいて制御演算を実行しその演算結
    果を前記データメモリに格納する演算処理手段と、前記
    データメモリに格納された演算結果を出力信号として外
    部機器に出力する出力処理手段とを備え、所定の周期で
    繰り返し実行する制御プログラマブルコントローラにお
    いて、前記演算処理手段で実行される制御プログラムを
    複数のサブプログラムに分割して格納するプログラムメ
    モリと、前記分割されたサブプログラムの実行条件を格
    納したデータメモリと、前記データメモリに格納された
    実行条件が成立したサブプログラムを呼び出して実行す
    る演算処理手段とを備えたことを特徴とするプログラマ
    ブルコントローラ。
  2. 【請求項2】 外部から得られる入力信号をデータメモ
    リに格納する入力処理手段と、前記データメモリに格納
    された入力データに基づいて制御演算を実行しその演算
    結果を前記データメモリに格納する演算処理手段と、前
    記データメモリに格納された演算結果を出力信号として
    外部機器に出力する出力処理手段とを備え、所定の周期
    で繰り返し実行するプログラマブルコントローラにおい
    て、前記入出力信号に対する信号レベルの変換パラメー
    タと模擬データとを格納するテーブルと、模擬状態のと
    きは前記模擬データを前記データメモリに格納し前記模
    擬状態でないときは前記入力信号をレベル変換した入力
    データを前記データメモリに格納する入力変換処理手段
    とを備えたことを特徴とするプログラマブルコントロー
    ラ。
JP12282592A 1992-04-17 1992-04-17 プログラマブルコントロ−ラ Pending JPH05297913A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12282592A JPH05297913A (ja) 1992-04-17 1992-04-17 プログラマブルコントロ−ラ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12282592A JPH05297913A (ja) 1992-04-17 1992-04-17 プログラマブルコントロ−ラ

Publications (1)

Publication Number Publication Date
JPH05297913A true JPH05297913A (ja) 1993-11-12

Family

ID=14845571

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12282592A Pending JPH05297913A (ja) 1992-04-17 1992-04-17 プログラマブルコントロ−ラ

Country Status (1)

Country Link
JP (1) JPH05297913A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0895611A (ja) * 1994-09-28 1996-04-12 Toshiba Corp プログラマブルコントローラおよびその保守ツール
JP2005182106A (ja) * 2003-12-16 2005-07-07 Yokogawa Electric Corp Cpuメモリ装置及び配置プログラム配置変更方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0895611A (ja) * 1994-09-28 1996-04-12 Toshiba Corp プログラマブルコントローラおよびその保守ツール
JP2005182106A (ja) * 2003-12-16 2005-07-07 Yokogawa Electric Corp Cpuメモリ装置及び配置プログラム配置変更方法

Similar Documents

Publication Publication Date Title
US5784621A (en) Sequence program display apparatus
JPH05297913A (ja) プログラマブルコントロ−ラ
JPH06242819A (ja) Pcの信号状態制御方式
JPS63273101A (ja) プログラマブル・コントロ−ラ
JPH11272310A (ja) プログラマブルコントローラのエミュレーション装置
JPH0410081B2 (ja)
JPS58178408A (ja) 模擬実行機能を備えたプログラマブル・コントロ−ラ
JPS58222357A (ja) 駆動制御プログラムデバツグ方式
JPS63214804A (ja) Plc用プロセツサ及びplc
JP3167245B2 (ja) プログラマブルコントローラ動作状態監視装置
JPH0458303A (ja) プログラマブルコントローラ
JPS62162105A (ja) フロ−チヤ−ト式プログラマブルコントロ−ラ
JPH032902A (ja) プログラマブルコントローラ
JPH04333171A (ja) シミュレーション装置
JPH06161518A (ja) プログラムコントローラ
JP3413860B2 (ja) デバッグ方式
JP2581214B2 (ja) 論理シミュレータ
JPH08328793A (ja) 機械制御装置
JPH04191906A (ja) プログラマブルコントローラのユーザプログラム実行制御システム
JPS63170702A (ja) プログラマブル電子機器
JPH0242505A (ja) Pcのトレース制御方式
JPH04335404A (ja) シーケンス・プログラムのデバッグ方式
JPH0895610A (ja) プログラマブルコントローラ
JPH01244501A (ja) Pcのトレース制御方式
JPS63177205A (ja) プログラマブルコントロ−ラのプログラミング装置