JPH04335404A - シーケンス・プログラムのデバッグ方式 - Google Patents

シーケンス・プログラムのデバッグ方式

Info

Publication number
JPH04335404A
JPH04335404A JP13565791A JP13565791A JPH04335404A JP H04335404 A JPH04335404 A JP H04335404A JP 13565791 A JP13565791 A JP 13565791A JP 13565791 A JP13565791 A JP 13565791A JP H04335404 A JPH04335404 A JP H04335404A
Authority
JP
Japan
Prior art keywords
executed
sequence program
displayed
debugging
steps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13565791A
Other languages
English (en)
Inventor
Kunio Tanaka
久仁夫 田中
Yasushi Onishi
靖史 大西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fanuc Corp
Original Assignee
Fanuc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fanuc Corp filed Critical Fanuc Corp
Priority to JP13565791A priority Critical patent/JPH04335404A/ja
Priority to EP19920909492 priority patent/EP0538482A1/en
Priority to PCT/JP1992/000562 priority patent/WO1992021073A1/ja
Publication of JPH04335404A publication Critical patent/JPH04335404A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05BCONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00Programme-control systems
    • G05B19/02Programme-control systems electric
    • G05B19/04Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056Programming the PLC

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Numerical Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はPCで実行されるシーケ
ンス・プログラムのデバッグ方式に関し、特にフローチ
ャート方式で作成されたシーケンス・プログラムのデバ
ッグ方式に関する。
【0002】
【従来の技術】PCで実行されるシーケンス・プログラ
ムの表現形式には、論理記述やラダー図等の形式がある
が、作業全体の流れが分かりやすいのはフローチャート
方式によるものである。フローチャート方式には、SF
C(シーケンシャル・ファンクション・チャート)方式
のように、工程単位でステップを表現するものがある。 ただし、SFC方式でも、各工程における具体的な動作
のプログラムは、論理記述やラダー図等の従来のものが
用いられている。
【0003】ところで、従来、シーケンス・プログラム
をデバッグする方法としては、ラダー図等で作成された
部分の場合は、例えば動作テスト中の信号の状態をトレ
ースし、それを表示画面上で確認する方法が採られてい
た。これにより、迅速に変化する信号の状態を一目で確
認することができた。一方、SFC方式等で作成された
部分の場合には、工程単位の動作状態を確認すればよい
ので、動作テスト時にオペレータ自身が確認する方法が
採られていた。
【0004】
【発明が解決しようとする課題】しかし、SFCで作成
されたシーケンス・プログラムの工程が多くなり、分岐
命令等があると、プログラムの実行ルートが多くなる。 この全てのルートをオペレータが確認することは非常に
困難である。このため、頻度の低い工程は、動作テスト
漏れがあっても気がつかないことがあった。本発明はこ
のような点に鑑みてなされたものであり、デバッグ時に
おける動作テスト漏れを防止することのできるシーケン
ス・プログラムのデバッグ方式を提供することを目的と
する。
【0005】
【課題を解決するための手段】本発明では上記課題を解
決するために、PCで実行されるシーケンス・プログラ
ムのデバッグ方式において、前記シーケンス・プログラ
ムを複数のステップからなるフローチャート方式で表示
画面上に表示し、前記複数のステップのうち現在実行さ
れているステップを第1の表示パターンで表示し、すで
に実行されたステップを第2の表示パターンで表示する
ことを特徴とするシーケンス・プログラムのデバッグ方
式が提供される。
【0006】
【作用】現在実行されているステップおよびすでに実行
されたステップは、それぞれ第1の表示パターンおよび
第2の表示パターンで表示されるので、未実行のステッ
プを一目で確認することができる。したがって、デバッ
グ時の動作テスト漏れを防止することができる。
【0007】
【実施例】以下、本発明の一実施例を図面に基づいて説
明する。図2は本発明を実施するための数値制御装置(
CNC)全体のハードウエアのブロック図である。PM
C(プログラマブル・マシン・コントローラ)20はP
C(プログラマブル・コントローラ)の一種であり、数
値制御装置(CNC)10に内蔵されている。プロセッ
サ11は数値制御装置(CNC)10全体の制御の中心
となるプロセッサであり、バス19を介して、ROM1
3に格納されたシステムプログラムを読み出し、このシ
ステムプログラムに従って、数値制御装置(CNC)1
0全体の制御を実行する。
【0008】共有RAM12はCNC10とPMC20
とのデータの授受を行うためのRAMであり、この共有
RAM12を経由して、互いにデータの授受を行う。ま
た、同時に双方からのアクセスに必要なデータを格納す
る。RAM14には一時的な計算データ、表示データ等
が格納される。CMOS15は不揮発性メモリとして構
成され、工具補正量、ピッチ誤差補正量、加工プログラ
ム及びパラメータ等が格納される。CMOSは図示され
ていないバッテリでバックアップされ、数値制御装置(
CNC)10の電源がオフされても不揮発性メモリとな
っているので、それらのデータはそのまま保持される。 また、CMOS15にはPMC20側に必要なパラメー
タ等も格納されている。
【0009】グラフィック制御回路16は各軸の現在位
置、アラーム、パラメータ、画像データ等のディジタル
データを画像信号に変換して出力する。この画像信号は
CRT/MDIユニット30の表示装置31に送られ、
表示装置31に表示される。PMC20側のパラメータ
、ラダーダイヤグラム等も表示装置31に表示すること
ができる。このときのデータはPMC20から共有RA
M12を経由して送られてくる。
【0010】インタフェース17はCRT/MDIユニ
ット30内のキーボード32からのデータを受けて、プ
ロセッサ11に渡す。また、PMC20側へのデータも
キーボード32から入力することができ、そのデータは
共有RAM12を経由して、PMC20側へ送られる。 インタフェース18にはプログラミング装置40が接続
される。プログラミング装置40で作成された加工プロ
グラムは、インタフェース18を介して読み込まれる。 また、数値制御装置(CNC)10内で編集された加工
プログラムをプログラミング装置40に出力することが
できる。
【0011】プロセッサ11と共有RAM12、ROM
13等の要素はバス19によって結合されている。図で
はサーボモータ等を制御する軸制御回路、サーボアンプ
、スピンドル制御回路、スピンドルアンプ、手動パルス
発生器インタフェース等は省略してある。PMC(プロ
グラマブル・マシン・コントローラ)20にはPMC用
のプロセッサ21があり、プロセッサ21はバス25に
よって、共有RAM12と接続され、共有RAM12は
CNC10のバス19に結合されている。
【0012】また、バス25にはROM22が結合され
ている。ROM22にはPMC20を制御するための管
理プログラムとシーケンス・プログラムが格納されてい
る。シーケンス・プログラムは一般にラダー言語で作成
されるが、パスカル等の高級言語で作成される場合もあ
る。また、本実施例では、工程単位を1ステップとした
SFC方式によってもシーケンス・プログラムが作成さ
れている。シーケンス・プログラムは、表示装置31に
表示することができる。
【0013】また、バス25にはRAM23が結合され
ており、RAM23には入出力信号が格納され、シーケ
ンス・プログラムの実行に従って、その内容は書き換え
られていく。I/O制御回路24はバス25に接続され
、RAM23に格納された出力信号をI/Oユニット2
6にシリアル信号に変換して送る。また、I/Oユニッ
ト26からのシリアルな入力信号をパラレル信号に変換
してバス25に送る。その信号はプロセッサ21によっ
て、RAM23に格納される。RAM23に格納された
入出力信号はCRT/MDIユニット30の表示装置3
1に表示することができる。
【0014】プロセッサ21はCNC10から共有RA
M12を経由して、M機能指令、T機能指令等の指令信
号を受け、一旦RAM23に格納し、その指令をROM
22に格納されたシーケンス・プログラムに従って処理
し、I/O制御回路24を経由して、I/Oユニット2
6に出力する。この出力信号によって、機械側の油圧機
器、空圧機器、電磁機器が制御される。また、プロセッ
サ21はI/Oユニット26からの機械側のリミットス
イッチ信号、機械操作盤の操作スイッチの信号等の入力
信号を受けて、この入力信号を一旦RAM23に格納す
る。PMC20で処理する必要のない入力信号は共有R
AM12を経由してプロセッサ11に送られる。その他
の信号はシーケンス・プログラムで処理し、一部の信号
はCNC側へ、他の信号は出力信号として、I/O制御
回路24を経由して、I/Oユニット26から機械側へ
出力される。
【0015】一方、シーケンス・プログラムには、各軸
の移動等を制御する命令を含めることができる。これら
の指令はプロセッサ21によって読み出されると、共有
RAM12を経由して、プロセッサ11に送られ、サー
ボモータを制御する。同様にして、スピンドルモータ等
もPMC側からの指令で制御することもできる。また、
プログラミング装置40で作成されたシーケンス・プロ
グラム等をRAM23に転送し、RAM23のシーケン
ス・プログラムでPMC20を動作させることもできる
【0016】次に上記構成を有する数値制御装置10に
おけるシーケンス・プログラムのデバッグ方式を説明す
る。ここでは、SFC方式で作成されたシーケンス・プ
ログラムのデバッグ方式を説明する。図3は表示装置3
1に表示されたSFC方式によるシーケンス・プログラ
ムを示す図である。本実施例では、説明を簡略化するた
め、4つの工程A〜DのみでSFCが構成されているも
のとする。
【0017】先ずステップS1では工程Aが実行される
。工程Aを行うための具体的な命令はラダー・プログラ
ムによって作成されている。工程Aは、例えばパーツが
運搬されるのを待機する命令であるとする。この工程A
のプログラムの実行中には、次に工程Bと工程Cの何れ
に進むかの条件判断がそれぞれ条件B1、C1によって
なされている。例えば、運搬されているパーツが工程B
で処理するパーツbであればステップS2へ進んで工程
Bを行い、あるいはパーツが工程Cで処理するパーツc
であればステップS3へ進んで工程Cを行う。これらの
条件判断は、工程Aで設置されたセンサからの信号入力
等で行われる。条件B2、C2は、それぞれ工程B、C
が終了したか否かを判断するものであり、各工程で設置
されたセンサからの信号入力等で判断される。工程Bま
たは工程Cの何れかが実行されると、ステップS4へ進
み工程Dが実行される。
【0018】図1は、デバッグ中のシーケンス・プログ
ラムの動作状態を示す図である。図1では、ステップS
1の後にステップS3が実行され、現在はステップS4
が実行されている状態を示す。すなわち、すでに実行さ
れた工程A、条件C1、工程Cおよび条件C2は、実行
されていない工程Bよりも高輝度で表示され、現在実行
中の工程Dは点滅表示されている。このため、ステップ
S2の工程Bがまだ実行されていないことが一目で分か
る。したがって、オペレータは次に工程Bを動作テスト
するように操作すればよい。
【0019】図1のシーケンス・プログラムでは、説明
を簡略化するため4つの工程A〜DのみでSFCが構成
されているものとしたが、実際にはかなり多くの工程が
組まれているので、これを全てオペレータが確認すると
なると非常に困難がある。本実施例では、動作していな
い工程を一目で確認することができるので、容易に動作
テスト漏れを防止することできる。
【0020】なお、上記説明では、すでに実行されたス
テップを高輝度表示し、さらに現在実行中のステップを
点滅表示するようにしたが、他の方法として、色で区別
するようにしてもよい。また、本実施例では、フローチ
ャート方式としてSFC方式を例にして説明したが、他
の方式であっても本発明を適用することができる。
【0021】
【発明の効果】以上説明したように本発明では、現在実
行されているステップおよびすでに実行されたステップ
を、それぞれ第1の表示パターンおよび第2の表示パタ
ーンで表示するようにしたので、未実行のステップを一
目で確認することができる。したがって、デバッグ時の
動作テスト漏れを防止することができる。
【図面の簡単な説明】
【図1】本発明によるデバッグ中のシーケンス・プログ
ラムの動作状態を示す図である。
【図2】本発明を実施するための数値制御装置(CNC
)全体のハードウエアのブロック図である。
【図3】表示装置に表示されたSFC方式によるシーケ
ンス・プログラムを示す図である。
【符号の説明】
10  数値制御装置(CNC) 11  プロセッサ 12  共有RAM 13  ROM 14  RAM 15  CMOS 16  グラフィック制御回路 17  インタフェース 18  インタフェース 19  バス 20  PMC(プログラマブル・マシン・コントロー
ラ) 21  プロセッサ 22  ROM 23  RAM 24  I/O制御回路 26  I/Oユニット

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】  PC(プログラマブル・コントローラ
    )で実行されるシーケンス・プログラムのデバッグ方式
    において、前記シーケンス・プログラムを複数のステッ
    プからなるフローチャート方式で表示画面上に表示し、
    前記複数のステップのうち現在実行されているステップ
    を第1の表示パターンで表示し、すでに実行されたステ
    ップを第2の表示パターンで表示することを特徴とする
    シーケンス・プログラムのデバッグ方式。
  2. 【請求項2】  前記フローチャート方式は、SFC(
    シーケンシャル・ファンクション・チャート)方式であ
    ることを特徴とする請求項1記載のシーケンス・プログ
    ラムのデバッグ方式。
  3. 【請求項3】  前記第1の表示パターンは点滅表示で
    あり、前記第2の表示パターンは一度も実行されていな
    いステップと比べて高輝度表示であることを特徴とする
    請求項1記載のシーケンス・プログラムのデバッグ方式
  4. 【請求項4】  前記第1の表示パターンと前記第2の
    表示パターンとは、色で区別することを特徴とする請求
    項1記載のシーケンス・プログラムのデバッグ方式。
JP13565791A 1991-05-10 1991-05-10 シーケンス・プログラムのデバッグ方式 Pending JPH04335404A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP13565791A JPH04335404A (ja) 1991-05-10 1991-05-10 シーケンス・プログラムのデバッグ方式
EP19920909492 EP0538482A1 (en) 1991-05-10 1992-04-28 Method for debugging sequential program
PCT/JP1992/000562 WO1992021073A1 (en) 1991-05-10 1992-04-28 Method for debugging sequential program

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13565791A JPH04335404A (ja) 1991-05-10 1991-05-10 シーケンス・プログラムのデバッグ方式

Publications (1)

Publication Number Publication Date
JPH04335404A true JPH04335404A (ja) 1992-11-24

Family

ID=15156905

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13565791A Pending JPH04335404A (ja) 1991-05-10 1991-05-10 シーケンス・プログラムのデバッグ方式

Country Status (3)

Country Link
EP (1) EP0538482A1 (ja)
JP (1) JPH04335404A (ja)
WO (1) WO1992021073A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012051A (ja) * 2011-06-29 2013-01-17 Jtekt Corp 機械制御プログラム作成装置
JP2013114425A (ja) * 2011-11-28 2013-06-10 Jtekt Corp 数値制御装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027905A (ja) * 1983-07-27 1985-02-13 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ
JPS63163604A (ja) * 1986-12-26 1988-07-07 Toshiba Mach Co Ltd フロ−チヤ−ト式プログラマブルシ−ケンスコントロ−ラのモニタ方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59186054A (ja) * 1983-04-07 1984-10-22 Toshiba Corp 計算機プログラムの試験方法
JPS63244239A (ja) * 1987-03-31 1988-10-11 Hitachi Ltd プログラム実行経路検証方法
JPH01248206A (ja) * 1988-03-30 1989-10-03 Toshiba Corp プログラマブルコントローラ
JP2522057B2 (ja) * 1989-06-05 1996-08-07 横河電機株式会社 分散型制御システム

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6027905A (ja) * 1983-07-27 1985-02-13 Omron Tateisi Electronics Co プログラマブル・コントロ−ラ
JPS63163604A (ja) * 1986-12-26 1988-07-07 Toshiba Mach Co Ltd フロ−チヤ−ト式プログラマブルシ−ケンスコントロ−ラのモニタ方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013012051A (ja) * 2011-06-29 2013-01-17 Jtekt Corp 機械制御プログラム作成装置
JP2013114425A (ja) * 2011-11-28 2013-06-10 Jtekt Corp 数値制御装置

Also Published As

Publication number Publication date
WO1992021073A1 (en) 1992-11-26
EP0538482A1 (en) 1993-04-28

Similar Documents

Publication Publication Date Title
US5784621A (en) Sequence program display apparatus
US5298843A (en) Method for restarting punch press machine and numerical controller
JP3679844B2 (ja) シーケンス・プログラムの実行装置
US5815399A (en) Multi-path synchronization system for CNC controller
EP0639808B1 (en) Method for debugging sequence program
US5113359A (en) Method for selecting inputs for a pc in which a ladder program is simulated
JPH04335404A (ja) シーケンス・プログラムのデバッグ方式
EP0428735A1 (en) System for displaying data on a screen
JPH08278804A (ja) シーケンス・プログラムの診断方式
JPH025102A (ja) Pcラダー図の入力方式
JP2533373B2 (ja) 制御プログラム作成方法
JPH04177402A (ja) Pcの信号状熊表示方式
JPH04235603A (ja) Pcの信号トレース制御方式
JPH0460805A (ja) シーケンス・プログラム作成方法
JP2533372B2 (ja) 制御プログラム作成方法
JP2533374B2 (ja) 制御プログラム作成方法
JPH07210218A (ja) シーケンス・プログラムの異常検出方式
JPH0217509A (ja) Cad/cam装置
JPH06175708A (ja) シーケンス・プログラムの実行方式
JPH1131089A (ja) プログラム試験装置
JPH11134010A (ja) プログラマブルコントローラにおけるプログラム実行方法
JPH04229303A (ja) Pcの信号トレース制御方式
JPH08328793A (ja) 機械制御装置
JPH07334225A (ja) Cncのプログラム実行方式
JPH05297913A (ja) プログラマブルコントロ−ラ