JPH01248206A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、制御シーケンスプログラムの構成及び構成
要素の実行状態を監視・表示できる機能を有するプログ
ラマブルコントローラに関するものである。

（従来の技術） 一般に、プログラマブルコントローラは、従来シーケン
ス渋滞に主体として用いられてきたリレー接点論理回路
、無接点論理回路及びアナログ増幅器回路等と同等な機
能を、電子計算機と同様なストアードプログラム方式の
繁用電子回路を用いて実現した装置である。

第８図はこの種のプログラマブルコントローラの一般的
な構成を示すブロック図である。第８図において、プロ
グラマブルコントローラ１００は、演算制御部１０１、
メモリ１０２、シーケンス制御対象などの外部機器との
入出力を制御するインタフェース部１０３により構成さ
れる。

プログラマブルコントローラ１００に接続されたプログ
ラムローダ１０４は、プログラムの入力及び表示を行な
う。

プログラマブルコントローラ１００は、シーケンス実行
時において、メモリ１０２に書き込まれているシーケン
スプログラム、を逐次演算制御部１０１に導き、インタ
フェース部１０３を介して外部から入力された制御信号
に基づき演算処理を行ない、演算結果をインタフェース
部１０３を介して外部のシーケンス制御対象を制御する
。

また、操作者はプログラマブルコントローラ１００に接
続されたプログラムローダ１０４を介して、シーケンス
プログラムの入力、修正及び表示を図形シンボルにて行
なうことができる。

プログラマブルコントローラ１００におけるシーケンス
の実行は、第９図に示すように周期的な処理が基本的に
行われている。これは、一般的にスキャンタイムと呼ば
れ、一定の周期でシーケンスプログラムを高速に繰返し
実行することによって入力信号を読込み、シーケンスプ
ログラムの論理で決まる出力信号に変換した後、外部の
シーケンス制御対象に対して出力を行なうものである。

また、これらプログラマブルコントローラ１００で用い
られるシーケンスプログラムの記述方法については、ソ
フトウェア技術の向上に伴い、従来用いられていたリレ
ー接点論理回路方式の記述方法から、人間が容易に判読
できるラダーダイアダラムのような図形シンボルを用い
た記述方法へと移行し、さらに最近では第３図に示す５
ＦＣ（Ｓｅｑｕｅｎ七ｉａｌ　　Ｆｕｎｃｔｉｏｎ　　
Ｃｈａｒｔ）のように、シーケンスプログラムの表現記
述能力がより大きく、拡張性があり、シーケンスプログ
ラムの変更も容易な記述方法が求められるようになって
きている。

さらに最近では、プログラマブルコントローラ１００は
、前述のような図形シンボルで表わされた制御シーケン
スをプログラムローダ１０４などのＣＲＴを具備した表
示装置を介して表示し、かつ制御シーケンスの各構成要
素の実行状態を表示して制御シーケンスをモニタできる
ようになってきている。

（発明が解決しようとする課題） しかしながら、このような従来のプログラマブルコント
ローラにおいては、実行中の制御シーケンスに何等かの
以上が発生し、シーケンス渋滞を起こした場合でも、実
行中の制御シーケンスの各構成要素の状態は異常の有無
に関係なく常に周期的な処理により変化しているため、
異常発生時の原因を短い時間で発見することが極めて難
しい問題点があった。

この発明は、このような従来の問題点に鑑み、プログラ
マブルコントローラがラダーダイアダラム、ＳＦＣ等で
記述された制御シーケンスグログラムを実行中に、内部
もしくは外部がらの何等かの要因によりシーケンス渋滞
が生じた場合に、シーケンス渋滞の要因を迅速かつ容易
に検出することができるプログラマブルコントローラを
提供することを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、第１図に示すように、ラダーダイアダラム
、ＳＦＣ等で記述されたシーケンスプログラムを機能単
位に分割し格納するプログラムメモリ１と、演算の途中
結果、データ等の保存を行なうデータメモリ２と、外部
よりの入力信号を取込む入力部３と、プログラムメモリ
１に格納されているシーケンスプログラムに基づいて入
力部３より入力される情報もしくはデータメモリ２に保
存されているデータの間で演算を行なう演算制御部４と
、この演算制御部４の演算結果を出力する出力部５とを
備えたプログラマブルコントローラにおいて、 前記演算制御部４が、前記シーケンスプログラムに含ま
れる順次シーケンスの構成要素を逐次読出し実行する過
程で、前記順次シーケンスの実行部が予め定められた所
定の時間内に遷移していくかどうかをチェックするタイ
マ６と、前記タイマがタイムアツプした場合にシーケン
ス渋滞が発生したと判断するシーケンス渋滞判断機能部
７と、シーケンス渋滞が発生した場合に前記順次シーケ
ンスの次の実行部へ移行するための全ての遷移条件要素
を前記データメモリ２に格納するメモリ格納機能部８と
、シーケンス渋滞が発生した場合に前記データメモリ２
に格納された前記遷移条件要素を取り出して、前記出力
部５に表示する出力表示機能部９とを有するものである
。

（作用） この発明のプログラマブルコントローラでは、シーケン
スプログラムをその機能に応じて分割してプログラムメ
モリ１に格納し、演算制御部４に前記プログラムメモリ
１に機能単位に格納されたシーケンスプログラムを逐次
選択して実行させるにおいて、予め設定された時間内に
制御シーケンスが次のシーケンスへ遷移しない場合には
シーケンス渋滞が生じたと判断し、当該制御シーケンス
を構成する全要素の実行状態を保存し、かつシーケンス
渋滞発生時に対処するために、予めシーケンスグログラ
ムの１機能として設けられたシーケンスへ制御を移行す
る。

また、前記シーケンス渋滞発生時に保存された当該制御
シーケンスを構成する全要素の実行状態を表わす情報は
、操作者による外部（例えばプログラムローダ）からの
指令に基づき任意に取出すことができ、シーケンス渋滞
の原因を迅速かつ容易に究明することができる。

（実施例） 以下、この発明の実施例を図に基づいて詳説する。

第２図はプログラマブルコントローラの詳細な構成を示
すブロック図である。同図において、演算制御部１０は
、プログラムカウンタ１１、命令レジスタ１２、命令解
読部１３、中央ｆｆｔｌＪａ１部１４、汎用レジスタ群
１５、タロツク回Ｆｔ＠１６を備えている。

この演算制御部１０に接続されたインタフェース制御部
１７は、シーケンスプログラムの入力または表示を行な
うプログラムローダ１８との入出力制御を行なう。

演算制御部１０に接続された入力部１９及び出力部２０
は、センサ及び制御対象との間でデータの入出力制御を
行なう。

プログラムメモリ２１には、第３図に示すようなシーケ
ンス制御を指示する様々なシーケンスプログラム３０が
機能に応じてＦＮＩ〜ＦＮｎ、・・・・・・に分割され
保存されている。

このシーケンスプログラム３０において、３１はラダー
ダイアダラム記述部、３２はＳＦＣ記述部、３３はＳＦ
Ｃ実行部、３４は５ＦＣ３Ｗ郡条件部を示している。

演算制御部１０は、前記プログラムメモリ２１に記憶さ
れているシーケンスプログラム３ｏを機能単位に逐次選
択し、選択されたシーケンスプログラムに基づき入力部
１９を介して接続されている制御要素からのデータを用
いて演算を行ない、その演算結果をデータメモリ１９、
または出力部２０を介して制御対象へ出力する。

通常、プログラマブルコントローラのシーケンスプログ
ラムの記述には、ラダーダイアダラムが一般的に用いら
れてきたが、前述のように最近では第４図〜第６図に示
すＳＦＣによるシーケンスプログラム記述も用いられる
ようになってきている。このＳＦＣは、従来プログラマ
ブルコントローラに用いられてきたラダーダイアダラム
に比べて、シーケンスプログラムの表現記述能力が大き
く、拡張性があり、シーケンスプログラムの作成及び変
更が容易である。

第４図のＳＦＣシーケンスプログラムの一例について説
明すると、主にステップ５１ａ〜６０ａ、遷移５１ｂ〜
５９ｂ、リンク５１ｃにより構成されている。つまり、
シーケンスは書記す他５１ａで始まり、リンク５１ｃｉ
により結ばれたステップ５２ａ〜５９ａと、ステップが
次のステップに遷移する条件を表わす遷移５１ｂ〜５９
ｂと、終了ステップ６０ａで終了する順序シーケンスで
ある。

ステップ５１ａ〜６０ａは、各々実行部６１ａと呼ばれ
る数ステップから数十ステップで表示されたラダーダイ
アダラムで記述されたところのシーケンスプログラムを
有する。第５図は、そのようなラダーダイアダラムで記
述された実行部の一例である。

遷移５１ｂ〜５９ｂは、各々遷移条件６２ａと呼ばれる
数ステップで構成された出力命令のないラダーダイアダ
ラムで記述されたところのシーケンスプログラムを有す
る。第６図は、そのようなラダーダイアダラムで記述さ
れた遷移条件部の一例である。

分岐５２ｃは、遷移５３ｂまなは５４ｂいずれかの遷移
条件が成立した場合に、次ステツプ５４ａまたは５５ａ
にシーケンスの実行を移す。

並列分岐５３ｃは、遷移５６Ｂ〜５８ｂいずれか複数の
遷移条件が成立した場合に、次ステツプ５７ａ〜５９ａ
の複数ステップにシーケンスの実行を移し、並列処理を
行なう。

このシーケンスの実行は、初期ステップ５１ａで始まり
、逐次ステップ５２ａ〜６０ａの実行を行なっていくが
、ひとつのステップから次ステツプへの移行は、ステッ
プ間に存在する１つもしくは複数の遷移５１ｂ〜５９ｂ
により決定される。

遷移５１ｂ〜５９ｂは、各々その前段ステップ、つまり
実行部シーケンス（例えば、第５図における制御要素７
１〜７９）の実行、演算結果で決まる遷移条件部６２ａ
の各遷移条件要素（例えば、第６図における遷移条件要
素９１〜９４）の値が全て“真”となった時、第６図に
９４で示されるところの次ステツプが実行可能状態とな
る。

第２図によれば、プログラムメモリ２１に格納された第
４図に示されるようなＳＦＣにて記述された制御シーケ
ンスを演算制御部１０が実行する場合、演算制御部１０
はステップ５１ａ〜６０ａのどのステップの実行部が実
行されているかを管理し、実行部のシーケンスを順次実
行する。

次に、前記実行部のシーケンスの実行結果により来まず
実行中のステップに対応した遷移条件部の各遷移条件要
素を調べ、遷移条件要素全てが真値ならば条件成立によ
り決まるステップヘシーケンスの実行を移行する。

このようにして、演算制御部１０は、ＳＦＣにて記述さ
れた逐次シーケンスの実行管理を行なうのである。

ここで、第５図に示すようなＳＦＣの実行部制御要素７
１〜７９をプログラマブルコントローラが実行中に、何
等かの原因によりシーケンスに渋滞が生じた場合、当該
実行部に対応した遷移条件部、例えば第６図の遷移条件
要素９１〜９３の中のいずれかの条件が満足されないた
め、次ステツプへのシーケンス移行が不可能となる。

そこで、この発明の実施例では、各ステップ５１ａ〜５
９ａに、例えば第５図の実行部制御要素７１〜７９を持
つ実行部の制御シーケンスが開始されてから終了するま
での時間のカウントを行ない、かつ予め設定された時間
にカウント値が達した場合にタイムアツプ信号を出力す
るタイマ機能部８０と、前記タイマ８０のタイムアツプ
信号により、当該実行部、すなわちステップに対応した
遷移条件部ての遷移条件要素、例えば第６図の各遷移条
件要素９１〜９３の状態をデータメモリ２２に保存する
と共に、当該シーケンスにおいてシーケンス渋滞が生じ
たという警報を発するシーケンス渋滞チェック命令機能
部８１とを設けている。

前記タイマ機能部８０に予め設定された時間は、各々実
行部ごとに異なり、実行部のシーケンス、例えば実行部
制御要素７１〜７つが正常に終了するために必要な十分
な時間が設定される。

また、データメモリ２２には、シーケンス論理演算に使
用されるデータと、前記シーケンス渋滞チェック命令機
能部８１からの出力により保存される各遷移条件要素の
状態を格納するための十分なメモリ空間を設けている。

このようにすることにより、シーケンス渋滞チェック命
令機能部８１からの出力によりデータメモリ２２に保存
された遷移条件要素、例えば第６図の遷移条件要素９１
〜９３の状態データは、第２図に示す当該プログラマブ
ルコントローラのインタフェース回路１７を介して接続
されたプログラムローダ１８の表示装置により操作者が
任意に取出すことができ、何等かの原因により実行中の
当該実行部のシーケンスにシーケンス渋滞が発生した際
に、迅速かつ容易にその原因を究明することが可能であ
る。

第７図はプログラムローダ１８の表示装置に表示された
シーケンス渋滞表示の一例であり、ＳＦＣシーゲンス表
示部４１とラダーダイアダラム表示部４２とに画面を分
割し、シーケンス渋滞の発生しているステップと、その
ステップに対する遷移条件要素のラダーダイアダラム上
の位置をフリッカ−表示させることにより操作者に知ら
せることができる。

尚、前記シーケンス渋滞チェック命令機能部８１は、第
４図における分岐５２ｃまたは並列分岐５３ｃに示すよ
うなＳＦＣ分岐命令に対して、各々の遷移条件部５３ｂ
、５４ｂまたは５６ｂ〜５８ｂ全ての遷移条件要素の状
態をデータメモリ２２に格納するようにする必要がある
。

また、前述のようなＳＦＣ分岐命令は、各々の対応する
遷移条件部によっては実行部のシーケンスが終了する時
間が異なる場合がある。そこで、このような場合には、
各々の分岐命令に対応した複数個のタイマ及びシーケン
ス渋滞チェック命令出力部を設けることにより、実行部
のシーケンス終了時間の異なるＳＦＣ分岐に対して、シ
ーケンス渋滞が発生した際にも異常原因の究明を容易に
行なうことができる。

［発明の効果］ 以上のようにこの発明によれば、制御シーケンスの構成
要素に予め当該制御シーケンスにより規定された時間を
カウントするタイマと、異常発生により前記タイマがタ
イムアツプした際に、当該制御シーケンスが次の制御シ
ーケンスに移行するための遷移条件要素の状態を保持し
、保持された前記遷移条件要素の状態を任意に表示装置
などに出力するようにしているため、シーケンス渋滞が
生じた場合には、そのシーケンス渋滞が生じている異常
発生箇所を容易に見出だすことができ、当該制御シーケ
ンスの異常原因を短時間に究明することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例のブロック図、第２図はこ
の発明のさらに詳しい実施例のブロック図、第３図はプ
ログラマブルコントローラに用いられるラダーダイアダ
ラム及びＳＦＣにて記述されたプログラムの構成を表わ
した図、第４図はＳＦＣにより記述された制御シーケン
スの一例を示す図、第５図ば、第６図は上記ＳＦＣ記述
されたシーケンスプログラムの実行部及び遷移条件部の
概要を表わしたラダーダイアダラム、第７図は制御シー
ケンスの異常発生表示例を示す図、第８図はプログラマ
ブルコントローラの従来例の構成を示すブロック図、第
９図は従来例の動作を示すタイムチャートである。 １・・・プログラムメモリ　２・・・データメモリ３・
・・入力部　　　　　　４・・・演算制御部５・・・出
力部　　　　　　６・・・タイマ７・・・シーケンス渋
滞判断機能部 ８・・・メモリ格納機能部　９・・・出力表示機能部１
０・・・演算制御部　　　１７・・・インタフェース部
１８・・・プログラムローダ １つ・・・入力部　　　　　２０・・・出力部２１・・
・プログラムメモリ ２２・・・データメモリ 代テ八有理±＝好保男 第１　図 冥４図 第５　図 第６図

Claims (1)

1. 【特許請求の範囲】 シーケンスプログラムを格納するプログラムメモリと、
   演算の途中結果及びデータなどの保存を行なうデータメ
   モリと、外部からの入力信号を取込む入力部と、前記シ
   ーケンスプログラムに基づいて前記入力部より入力され
   る情報と前記プログラムメモリに保存されるデータとを
   用いて演算を行なう演算制御部と、前記演算制御部の演
   算結果を出力する出力部とを備えたプログラマブルコン
   トローラにおいて、 前記演算制御部が、前記シーケンスプログラムに含まれ
   る順次シーケンスの構成要素を逐次読出し実行する過程
   で、前記順次シーケンスの実行部が予め定められた所定
   の時間内に遷移していくかどうかをチェックするタイマ
   と、前記タイマがタイムアップした場合にシーケンス渋
   滞が発生したと判断するシーケンス渋滞判断機能部と、
   シーケンス渋滞が発生した場合に前記順次シーケンスの
   次の実行部へ移行するための全ての遷移条件要素を前記
   データメモリに格納するメモリ格納機能部と、シーケン
   ス渋滞が発生した場合に前記データメモリに格納された
   前記遷移条件要素を取り出して、前記出力部に表示する
   出力表示機能部とを備えて成るプログラマブルコントロ
   ーラ。