JPH05224711A - プログラマブルコントローラの制御方法 - Google Patents
プログラマブルコントローラの制御方法Info
- Publication number
- JPH05224711A JPH05224711A JP4025594A JP2559492A JPH05224711A JP H05224711 A JPH05224711 A JP H05224711A JP 4025594 A JP4025594 A JP 4025594A JP 2559492 A JP2559492 A JP 2559492A JP H05224711 A JPH05224711 A JP H05224711A
- Authority
- JP
- Japan
- Prior art keywords
- program
- processing
- input
- stored
- programmable controller
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/44—Arrangements for executing specific programs
- G06F9/455—Emulation; Interpretation; Software simulation, e.g. virtualisation or emulation of application or operating system execution engines
- G06F9/45504—Abstract machines for programme code execution, e.g. Java virtual machine [JVM], interpreters, emulators
- G06F9/45508—Runtime interpretation or emulation, e g. emulator loops, bytecode interpretation
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Automation & Control Theory (AREA)
- Programmable Controllers (AREA)
Abstract
(57)【要約】
【目的】 シーケンス制御の処理時間の短縮を可能にし
たＰＣの制御方法を提供することを目的とする。 【構成】 入出力転送の処理及びＰＣプログラムの演算
処理をＣＰＵによりシーケンス制御にてサイクリックに
行うＰＣの制御方法において、シーケンス制御に入る前
に、入出力転送の実行手順及び／又はＰＣプログラムを
ＣＰＵが直接実行できる機械語プログラムに変換して記
憶装置に格納する。シーケンス制御が開始すると、ＣＰ
Ｕは機械語プログラムに変換してあるものについては直
接実行することができ、処理時間が十分短縮されたもの
になる。
たＰＣの制御方法を提供することを目的とする。 【構成】 入出力転送の処理及びＰＣプログラムの演算
処理をＣＰＵによりシーケンス制御にてサイクリックに
行うＰＣの制御方法において、シーケンス制御に入る前
に、入出力転送の実行手順及び／又はＰＣプログラムを
ＣＰＵが直接実行できる機械語プログラムに変換して記
憶装置に格納する。シーケンス制御が開始すると、ＣＰ
Ｕは機械語プログラムに変換してあるものについては直
接実行することができ、処理時間が十分短縮されたもの
になる。
Description
【０００１】
【産業上の利用分野】本発明はプログラマブルコントロ
ーラの制御方法、特にその演算処理の迅速化に関する。
ーラの制御方法、特にその演算処理の迅速化に関する。
【０００２】
【従来の技術】図５は従来のプログラマブルコントロー
ラ（以下ＰＣという）のラン動作中の処理を示すフロー
チャートである。ラン動作中の処理は、図示のようにＩ
／Ｏ転送(S1)及びＰＣプログラムの実行(S2)からなるシ
ーケンス制御処理を繰り返している。
ラ（以下ＰＣという）のラン動作中の処理を示すフロー
チャートである。ラン動作中の処理は、図示のようにＩ
／Ｏ転送(S1)及びＰＣプログラムの実行(S2)からなるシ
ーケンス制御処理を繰り返している。
【０００３】図６はＩ／Ｏ転送の処理過程を示すフロー
チャートである。このＩ／Ｏ転送の処理においては、Ｐ
Ｃに接続した入力基板からの入力状態を取り込むと共
に、ＰＣプログラムの実行した結果を出力基板に出力す
る。図示のように、ＰＣの記憶装置内に格納されている
Ｉ／Ｏマップ情報（ＰＣに接続された基板情報）から１
基板分の情報を取り出す(S10) 。そして、基板があるか
どうかを判断し(S11) 、基板があれば基板の解析をし(S
12) 、それが入力基板であるかどうかを判断し(S13) 、
入力基板である場合には入力処理をし該当する基板の入
力状態を取り込む(S14) 。基板が入力基板でない場合即
ち出力基板である場合には、出力処理をしＰＣプログラ
ムの実行した結果を出力基板に出力する(S25) 。入力処
理又は出力処理を終了すると後処理をしＩ／Ｏマップ情
報の読出し番地の更新を行い(S16)、上述の処理(S10)
に戻る。以上のように基板の種類に応じて入力処理又は
出力処理を全基板について処理が完了するまで繰り返す
(S11) 。
チャートである。このＩ／Ｏ転送の処理においては、Ｐ
Ｃに接続した入力基板からの入力状態を取り込むと共
に、ＰＣプログラムの実行した結果を出力基板に出力す
る。図示のように、ＰＣの記憶装置内に格納されている
Ｉ／Ｏマップ情報（ＰＣに接続された基板情報）から１
基板分の情報を取り出す(S10) 。そして、基板があるか
どうかを判断し(S11) 、基板があれば基板の解析をし(S
12) 、それが入力基板であるかどうかを判断し(S13) 、
入力基板である場合には入力処理をし該当する基板の入
力状態を取り込む(S14) 。基板が入力基板でない場合即
ち出力基板である場合には、出力処理をしＰＣプログラ
ムの実行した結果を出力基板に出力する(S25) 。入力処
理又は出力処理を終了すると後処理をしＩ／Ｏマップ情
報の読出し番地の更新を行い(S16)、上述の処理(S10)
に戻る。以上のように基板の種類に応じて入力処理又は
出力処理を全基板について処理が完了するまで繰り返す
(S11) 。
【０００４】図７はＰＣプログラムの実行の処理過程を
示すフローチャートである。このＰＣプログラムの実行
においては、ユーザーが作成したシーケンス制御用ユー
ザープログラムを実行する。図示のように、初期設定等
の処理の準備をした(S20) 後に、メモリに格納されてい
るＰＣプログラムを１命令ずつ読み出し(S21) 、解析し
(S22) 、次にＥＮＤ命令であるかどうかを判断し(S23)
、ＥＮＤ命令でなければ命令の実行準備をし(S24) 、
次に命令を実行をする(S25) 。そして後処理をしてＰＣ
プログラムの読出し番地の更新をし(S26 ) 、上述の処
理(S21) に戻る。以上の処理をＥＮＤ命令に至るまで繰
り返す(S23) 。
示すフローチャートである。このＰＣプログラムの実行
においては、ユーザーが作成したシーケンス制御用ユー
ザープログラムを実行する。図示のように、初期設定等
の処理の準備をした(S20) 後に、メモリに格納されてい
るＰＣプログラムを１命令ずつ読み出し(S21) 、解析し
(S22) 、次にＥＮＤ命令であるかどうかを判断し(S23)
、ＥＮＤ命令でなければ命令の実行準備をし(S24) 、
次に命令を実行をする(S25) 。そして後処理をしてＰＣ
プログラムの読出し番地の更新をし(S26 ) 、上述の処
理(S21) に戻る。以上の処理をＥＮＤ命令に至るまで繰
り返す(S23) 。
【０００５】
【発明が解決しようとする課題】ＰＣの制御方法は上述
のようになされており、上述のＩ／Ｏ転送の処理及びＰ
Ｃプログラムの実行の各処理過程を解析すると、シーケ
ンス制御に絶対必要とされる入力処理及び出力処理並び
に命令実行の以外の処理も行っている為に、必然的に処
理時間が長くなるという問題点があった。
のようになされており、上述のＩ／Ｏ転送の処理及びＰ
Ｃプログラムの実行の各処理過程を解析すると、シーケ
ンス制御に絶対必要とされる入力処理及び出力処理並び
に命令実行の以外の処理も行っている為に、必然的に処
理時間が長くなるという問題点があった。
【０００６】本発明は、このような問題点を解決するた
めになされたものであり、シーケンス制御の処理時間の
短縮を可能にしたＰＣの制御方法を提供することを目的
とする。
めになされたものであり、シーケンス制御の処理時間の
短縮を可能にしたＰＣの制御方法を提供することを目的
とする。
【０００７】
【課題を解決するための手段及び作用】本発明のＰＣの
制御方法は、入出力転送の処理及びＰＣプログラムの演
算処理を中央処理装置（以下ＣＰＵという）によりシー
ケンス制御にてサイクリックに行うＰＣの制御方法にお
いて、シーケンス制御に入る前に、入出力転送の実行手
順及び／又はＰＣプログラムの実行手順をＣＰＵが直接
実行できる機械語プログラムに変換して記憶装置に格納
する。シーケンス制御が開始すると、ＣＰＵは機械語プ
ログラムに変換してあるものについては直接実行するこ
とができ、処理時間が十分短縮されたものになる。
制御方法は、入出力転送の処理及びＰＣプログラムの演
算処理を中央処理装置（以下ＣＰＵという）によりシー
ケンス制御にてサイクリックに行うＰＣの制御方法にお
いて、シーケンス制御に入る前に、入出力転送の実行手
順及び／又はＰＣプログラムの実行手順をＣＰＵが直接
実行できる機械語プログラムに変換して記憶装置に格納
する。シーケンス制御が開始すると、ＣＰＵは機械語プ
ログラムに変換してあるものについては直接実行するこ
とができ、処理時間が十分短縮されたものになる。
【０００８】
【実施例】図２は本発明の一実施例に係る方法を実施す
るＰＣのハード構成を示すブロック図である。図におい
て１はＣＰＵ、２はＣＰＵ１のシステムプログラムが格
納されているＲＯＭ、３はユーザープログラム等が格納
されるＲＡＭ、４はＩ／Ｏマップ情報等が格納されるＲ
ＡＭであり、５は入力基板及び出力基板にそれぞれ対応
したＩ／Ｏデータが格納されるＲＡＭである。１０〜１
４はＰＣに接続された入力基板又は出力基板である。図
３はＲＡＭ５のＩ／Ｏマップ情報の説明図である。この
Ｉ／Ｏマップ情報は、ＰＣに接続された各スロット毎の
基板の種類（入力基板、出力基板）、入出力点数等の情
報から構成されている。図４はＲＡＭ３内に格納された
ユーザープログラム３ａ及び後述する演算処理により作
成されたオブジェクトプログラム３ａ，３ｂの格納状態
を示す説明図である。
るＰＣのハード構成を示すブロック図である。図におい
て１はＣＰＵ、２はＣＰＵ１のシステムプログラムが格
納されているＲＯＭ、３はユーザープログラム等が格納
されるＲＡＭ、４はＩ／Ｏマップ情報等が格納されるＲ
ＡＭであり、５は入力基板及び出力基板にそれぞれ対応
したＩ／Ｏデータが格納されるＲＡＭである。１０〜１
４はＰＣに接続された入力基板又は出力基板である。図
３はＲＡＭ５のＩ／Ｏマップ情報の説明図である。この
Ｉ／Ｏマップ情報は、ＰＣに接続された各スロット毎の
基板の種類（入力基板、出力基板）、入出力点数等の情
報から構成されている。図４はＲＡＭ３内に格納された
ユーザープログラム３ａ及び後述する演算処理により作
成されたオブジェクトプログラム３ａ，３ｂの格納状態
を示す説明図である。
【０００９】図１は図２のＰＣのラン動作時の処理過程
を示すフローチャートである。まず、Ｉ／Ｏ転送の処理
の実行手順についての変換処理を行う。最初に処理の準
備としてＩ／Ｏマップ情報の読み出し開始番地の設定
（例えば先頭アドレス）等の初期設定を行う(S30) 。次
に、ＲＡＭ４の先頭アドレスにある１基板分のＩ／Ｏマ
ップ情報を読み出す(S31) 。その基板の種類に応じて、
入力処理実行手順又は出力処理実行手順をＣＰＵ１が直
接実行できる機械語プログラムにて作成して、ＲＡＭ３
内のユーザープログラムとは別の領域に格納する。この
とき基板がない時には後処理実行手順をＣＰＵ１が直接
実行できる機械語プログラムにて作成し、上記の機械語
プログラムの後のアドレスに格納する(S32) 。この時の
後処理実行手順としては例えばジャンプ命令によりメイ
ンルーチンに戻る処理や次にアクセスするアドレスを特
定する処理がある。次に、基板があるかどうかを判断し
(S33) 、基板があると判断された場合には、次に後処理
を行い(S34) 、Ｉ／Ｏマップ情報の読み出し番地、実行
手順の格納番地の更新を行い、上記の処理(S31) に戻
る。以上の処理を処理を繰り返し行い全ての基板につい
ての処理が終了するとこの処理が終了する(S33) 。
を示すフローチャートである。まず、Ｉ／Ｏ転送の処理
の実行手順についての変換処理を行う。最初に処理の準
備としてＩ／Ｏマップ情報の読み出し開始番地の設定
（例えば先頭アドレス）等の初期設定を行う(S30) 。次
に、ＲＡＭ４の先頭アドレスにある１基板分のＩ／Ｏマ
ップ情報を読み出す(S31) 。その基板の種類に応じて、
入力処理実行手順又は出力処理実行手順をＣＰＵ１が直
接実行できる機械語プログラムにて作成して、ＲＡＭ３
内のユーザープログラムとは別の領域に格納する。この
とき基板がない時には後処理実行手順をＣＰＵ１が直接
実行できる機械語プログラムにて作成し、上記の機械語
プログラムの後のアドレスに格納する(S32) 。この時の
後処理実行手順としては例えばジャンプ命令によりメイ
ンルーチンに戻る処理や次にアクセスするアドレスを特
定する処理がある。次に、基板があるかどうかを判断し
(S33) 、基板があると判断された場合には、次に後処理
を行い(S34) 、Ｉ／Ｏマップ情報の読み出し番地、実行
手順の格納番地の更新を行い、上記の処理(S31) に戻
る。以上の処理を処理を繰り返し行い全ての基板につい
ての処理が終了するとこの処理が終了する(S33) 。
【００１０】次に、ＰＣプログラムの変換処理を行う。
最初に処理の準備として、ＲＡＭ３内のＰＣプログラム
の読み出し開始番地の設定や、作成しようとする実行手
順のＲＡＭ３内の格納開始番地の設定等の初期設定を行
う(S35) 。次に、ＲＡＭ３内の先頭にあるＰＣプログラ
ム１命令分を読み出す(S36) 。そして、その読み出した
命令の解析を行い(S37) 、その命令の実行手順をＣＰＵ
１が直接実行できる機械語プログラムに変換してこれを
ＲＡＭ３の上記のＩ／Ｏ転送の場合の後のアドレスに格
納する。この時の命令がＥＮＤ命令である場合も後処理
実行手順をＣＰＵ１が直接実行できる機械語プログラム
にて作成し、上記の機械語プログラムの後のアドレスに
順次格納する(S38) 。この時の後処理実行手順としても
例えばジャンプ命令によりメインルーチンに戻る処理が
ある。次に、命令がＥＮＤ命令であるかどうかを判断し
(S39) 、ＥＮＤ命令でない場合には後処理を行い(S40)
、ＰＣプログラムの読み出し番地、実行手順の格納番
地の更新を行い、上述の処理(S36) に戻る。以上の処理
をＥＮＤ命令（プログラム終了命令）を読出すまで繰返
して行う(S39) 。以上のようにしてＩ／Ｏ転送の処理の
実行手順及びＰＣプログラムがＣＰＵ１が直接実行でき
る機械語プログラム（オブジェクトプログラム）３ａ，
３ｂに変換されてＲＡＭ３に格納され、ＲＡＭ３の格納
状態は図５に示されるようになる。
最初に処理の準備として、ＲＡＭ３内のＰＣプログラム
の読み出し開始番地の設定や、作成しようとする実行手
順のＲＡＭ３内の格納開始番地の設定等の初期設定を行
う(S35) 。次に、ＲＡＭ３内の先頭にあるＰＣプログラ
ム１命令分を読み出す(S36) 。そして、その読み出した
命令の解析を行い(S37) 、その命令の実行手順をＣＰＵ
１が直接実行できる機械語プログラムに変換してこれを
ＲＡＭ３の上記のＩ／Ｏ転送の場合の後のアドレスに格
納する。この時の命令がＥＮＤ命令である場合も後処理
実行手順をＣＰＵ１が直接実行できる機械語プログラム
にて作成し、上記の機械語プログラムの後のアドレスに
順次格納する(S38) 。この時の後処理実行手順としても
例えばジャンプ命令によりメインルーチンに戻る処理が
ある。次に、命令がＥＮＤ命令であるかどうかを判断し
(S39) 、ＥＮＤ命令でない場合には後処理を行い(S40)
、ＰＣプログラムの読み出し番地、実行手順の格納番
地の更新を行い、上述の処理(S36) に戻る。以上の処理
をＥＮＤ命令（プログラム終了命令）を読出すまで繰返
して行う(S39) 。以上のようにしてＩ／Ｏ転送の処理の
実行手順及びＰＣプログラムがＣＰＵ１が直接実行でき
る機械語プログラム（オブジェクトプログラム）３ａ，
３ｂに変換されてＲＡＭ３に格納され、ＲＡＭ３の格納
状態は図５に示されるようになる。
【００１１】次に、シーケンス制御が開始されると、Ｃ
ＰＵ１はＲＡＭ３のＩ／Ｏ転送の処理の実行手順が格納
されている番地へアクセスし以後そこに格納されている
機械語プログラムを直接実行することにより入力処理又
は出力処理をする(S41) 。実行手順の機械語プログラム
を全て実行し終わると、次に、ＰＣプログラムについて
の実行手順が格納されている番地へアクセスし以後そこ
に格納されている機械語プログラムを直接実行すること
によりＰＣプログラムの演算処理を実行する(S42) 。以
上のＩ／Ｏ転送の処理及びＰＣプログラムの演算処理を
終了指示があるまで繰返して行う(S43) 。
ＰＵ１はＲＡＭ３のＩ／Ｏ転送の処理の実行手順が格納
されている番地へアクセスし以後そこに格納されている
機械語プログラムを直接実行することにより入力処理又
は出力処理をする(S41) 。実行手順の機械語プログラム
を全て実行し終わると、次に、ＰＣプログラムについて
の実行手順が格納されている番地へアクセスし以後そこ
に格納されている機械語プログラムを直接実行すること
によりＰＣプログラムの演算処理を実行する(S42) 。以
上のＩ／Ｏ転送の処理及びＰＣプログラムの演算処理を
終了指示があるまで繰返して行う(S43) 。
【００１２】なお、上述の実施例においてはステップ(S
32) の処理において基板がない場合の後処理実行手順を
機械語プログラムにて作成する例について説明したが、
例えば基板がないと判断した(S33) 後にその処理をする
ようにしてもよい。また、ステップ(S38) の処理におい
ても同様であり、ＥＮＤ命令の後処理実行手順を機械語
プログラムにて作成するのはＥＮＤ命令であると判断し
た(S39) 後であってもよい。更に、上述の実施例におい
ては、Ｉ／Ｏ転送及びＰＣプログラムの演算処理の双方
を機械語プログラムに変換した例について説明したが、
いずれか一方のみを機械語機械語プログラムに変換して
も従来の制御方法に比べて演算処理の迅速化が図られ
る。また、Ｉ／Ｏ転送及びＰＣプログラムの演算処理の
双方を機械語プログラムに変換する場合においてもその
順序は図１の順序に限定されるものではなく図１の逆で
あってもよい。
32) の処理において基板がない場合の後処理実行手順を
機械語プログラムにて作成する例について説明したが、
例えば基板がないと判断した(S33) 後にその処理をする
ようにしてもよい。また、ステップ(S38) の処理におい
ても同様であり、ＥＮＤ命令の後処理実行手順を機械語
プログラムにて作成するのはＥＮＤ命令であると判断し
た(S39) 後であってもよい。更に、上述の実施例におい
ては、Ｉ／Ｏ転送及びＰＣプログラムの演算処理の双方
を機械語プログラムに変換した例について説明したが、
いずれか一方のみを機械語機械語プログラムに変換して
も従来の制御方法に比べて演算処理の迅速化が図られ
る。また、Ｉ／Ｏ転送及びＰＣプログラムの演算処理の
双方を機械語プログラムに変換する場合においてもその
順序は図１の順序に限定されるものではなく図１の逆で
あってもよい。
【００１３】
【発明の効果】以上のように本発明によれば、入出力転
送の処理及びＰＣプログラムのいずれか一方又は双方を
ＣＰＵが直接実行できる機械語プログラム（オブジェク
トプログラム）に変換してそれを実行するようにしたの
で、ＰＣの処理速度の向上が図られ、また、ＣＰＵと記
憶装置の構成により実施でき、特別に設計されたハード
ウェアが不要な為に安価に発明を実現できる。
送の処理及びＰＣプログラムのいずれか一方又は双方を
ＣＰＵが直接実行できる機械語プログラム（オブジェク
トプログラム）に変換してそれを実行するようにしたの
で、ＰＣの処理速度の向上が図られ、また、ＣＰＵと記
憶装置の構成により実施でき、特別に設計されたハード
ウェアが不要な為に安価に発明を実現できる。
【図１】本発明の一実施例に係るＰＣの制御方法を示す
フローチャートである。
フローチャートである。
【図２】本発明の一実施例に係るＰＣの制御方法を実施
するＰＣのハード構成を示したブロック図である。
するＰＣのハード構成を示したブロック図である。
【図３】前記実施例におけるＩ／Ｏマップ情報の説明図
である。
である。
【図４】前記実施例におけるユーザープログラム及びオ
ブジェクトプログラムの格納状態を示す説明図である。
ブジェクトプログラムの格納状態を示す説明図である。
【図５】従来のＰＣのシーケンス制御方法を示したフロ
ーチャートである。
ーチャートである。
【図６】従来のＩ／Ｏ転送の処理過程を示すフローチャ
ートである。
ートである。
【図７】従来のＰＣプログラムの処理過程を示すフロー
チャートである。
チャートである。
Claims (3)
- 【請求項１】 入出力転送の処理及びプログラマブルコ
ントローラのプログラム（以下ＰＣプログラムという）
の演算処理を中央処理装置によりシーケンス制御にてサ
イクリックに行うプログラマブルコントローラの制御方
法において、 シーケンス制御に入る前に、前記入出力転送の処理の実
行手順を中央処理装置が直接実行できる機械語プログラ
ムに変換して記憶装置に格納することを特徴とするプロ
グラマブルコントローラの制御方法。 - 【請求項２】 入出力転送の処理及びＰＣプログラムの
演算処理を中央処理装置によりシーケンス制御にてサイ
クリックに行うプログラマブルコントローラの制御方法
において、 シーケンス制御に入る前に、前記ＰＣプログラムを中央
処理装置が直接実行できる機械語プログラムに変換して
記憶装置に格納することを特徴とするプログラマブルコ
ントローラの制御方法。 - 【請求項３】 入出力転送の処理及びＰＣプログラムの
演算処理を中央処理装置によりシーケンス制御にてサイ
クリックに行うプログラマブルコントローラの制御方法
において、 シーケンス制御に入る前に、前記入出力転送の処理の実
行手順及び前記ＰＣプログラムを中央処理装置が直接実
行できる機械語プログラムにそれぞれ変換して記憶装置
に格納することを特徴とするプログラマブルコントロー
ラの制御方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4025594A JPH05224711A (ja) | 1992-02-13 | 1992-02-13 | プログラマブルコントローラの制御方法 |
| US07/872,460 US5220666A (en) | 1992-02-13 | 1992-04-23 | Control method in programmable controller |
| DE69221465T DE69221465T2 (de) | 1992-02-13 | 1992-05-04 | Regelungsverfahren für einen programmierbaren Kontroller |
| EP92107512A EP0555513B1 (en) | 1992-02-13 | 1992-05-04 | Control method in programmable controller |
| CN92109591A CN1060274C (zh) | 1992-02-13 | 1992-08-17 | 可编程控制器的控制方法 |
| KR1019920014743A KR960001977B1 (ko) | 1992-02-13 | 1992-08-17 | 프로그램가능 제어기의 제어방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4025594A JPH05224711A (ja) | 1992-02-13 | 1992-02-13 | プログラマブルコントローラの制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05224711A true JPH05224711A (ja) | 1993-09-03 |
Family
ID=12170237
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4025594A Pending JPH05224711A (ja) | 1992-02-13 | 1992-02-13 | プログラマブルコントローラの制御方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5220666A (ja) |
| EP (1) | EP0555513B1 (ja) |
| JP (1) | JPH05224711A (ja) |
| KR (1) | KR960001977B1 (ja) |
| CN (1) | CN1060274C (ja) |
| DE (1) | DE69221465T2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1080901C (zh) * | 1998-03-23 | 2002-03-13 | 财团法人工业技术研究院 | 图形对话式铣床控制系统及操作方法 |
| CN101403904B (zh) * | 2008-05-23 | 2010-12-15 | 东莞市启微电子有限公司 | 双向输入/输出的可编程控制器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4309756A (en) * | 1971-02-17 | 1982-01-05 | Beckler Robert I | Method of automatically evaluating source language logic condition sets and of compiling machine executable instructions directly therefrom |
| US4326207A (en) * | 1977-11-18 | 1982-04-20 | Hitachi, Ltd. | Programmable sequence controller |
| GB2029986B (en) * | 1978-09-13 | 1983-02-02 | Hitachi Ltd | Sequence control system |
| JPH0830971B2 (ja) * | 1984-03-26 | 1996-03-27 | 株式会社日立製作所 | プログラマブルコントローラ |
| JP3053092B2 (ja) * | 1987-06-05 | 2000-06-19 | 株式会社日立製作所 | 並列化コンパイル方法 |
-
1992
- 1992-02-13 JP JP4025594A patent/JPH05224711A/ja active Pending
- 1992-04-23 US US07/872,460 patent/US5220666A/en not_active Expired - Lifetime
- 1992-05-04 DE DE69221465T patent/DE69221465T2/de not_active Expired - Fee Related
- 1992-05-04 EP EP92107512A patent/EP0555513B1/en not_active Expired - Lifetime
- 1992-08-17 CN CN92109591A patent/CN1060274C/zh not_active Expired - Lifetime
- 1992-08-17 KR KR1019920014743A patent/KR960001977B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| CN1075370A (zh) | 1993-08-18 |
| DE69221465T2 (de) | 1998-01-22 |
| EP0555513A2 (en) | 1993-08-18 |
| EP0555513A3 (ja) | 1994-01-19 |
| EP0555513B1 (en) | 1997-08-06 |
| DE69221465D1 (de) | 1997-09-11 |
| KR960001977B1 (ko) | 1996-02-08 |
| KR930018342A (ko) | 1993-09-21 |
| US5220666A (en) | 1993-06-15 |
| CN1060274C (zh) | 2001-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2001265609A (ja) | 演算処理装置 | |
| US8170860B2 (en) | Method and device for emulating control and/or regulating functions of a control or regulating device | |
| US7296270B2 (en) | Method and control unit for controlling technical procedures in a motor vehicle | |
| JPH05224711A (ja) | プログラマブルコントローラの制御方法 | |
| US7086054B2 (en) | Method and device for reconstructing the process sequence of a control program | |
| JP4037941B2 (ja) | 制御装置 | |
| CA2598636A1 (en) | Vehicle quality analyzing system and program file management method | |
| JPH02220145A (ja) | プログラムトレース方式 | |
| JPH082727Y2 (ja) | プログラマブルシ−ケンサ | |
| JPS6249502A (ja) | プログラマブルコントロ−ラ | |
| JPS6218932B2 (ja) | ||
| JP2852402B2 (ja) | プログラム開発装置 | |
| JPH08161010A (ja) | ラダーシーケンスプログラム演算装置 | |
| JPH05127945A (ja) | プログラム実行状況解析方式 | |
| JPH09223039A (ja) | オンラインシステムのデバッグ装置 | |
| JPH0328905A (ja) | プログラマブルコントローラの入出力転送方法 | |
| JPS615349A (ja) | プログラマブル・コントロ−ラ | |
| JPH0328906A (ja) | プログラマブルコントローラの入出力転送方法 | |
| JPH04250753A (ja) | プロトコルプロセツサ | |
| JPH03233703A (ja) | シーケンス制御装置 | |
| JPH04112389A (ja) | データフロー型プロセッサ制御方式 | |
| JP2000242524A (ja) | プロセッサのソフトウエアシミュレータ | |
| JPH06230843A (ja) | ハードウェア立ち上げ方式 | |
| JPH0610767B2 (ja) | ロボット言語実行方法 | |
| JPH0378035A (ja) | タクス実行制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080704 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090704 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 8 Free format text: PAYMENT UNTIL: 20110704 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110704 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 11 Free format text: PAYMENT UNTIL: 20140704 |
|
| EXPY | Cancellation because of completion of term |