JPH04250753A - プロトコルプロセツサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、状態マトリクスを用い
てプロトコル処理を行う通信制御処理システムに係り、
特に、プロトコル処理を行うプロトコルプロセッサに関
する。

【０００２】

【従来の技術】データ通信のプロトコル処理を実現する
方法として、状態マトリクスを用いて回線の状態更新と
実行すべき通信処理とを決定する技術が知られている。

【０００３】以下、この方法によるプロトコル処理の実
現方法を図面により説明する。

【０００４】図５は状態マトリクスの１例を示す図、図
６はマトリクスに従って回線の状態を更新し実行すべき
通信処理を決定する動作を説明するフローチャートであ
る。

【０００５】図５、図６において、プロトコル処理を実
行する装置は、割り込みを受けて割り込み要因Ｂｎ（ｎ
＝１、２、３……）と、回線状態Ａｎ（ｎ＝１、２、３
……）とを判定すると、状態マトリクスを参照すること
により、割り込み要因と回線状態の交点の上段に示され
る次状態Ａｎ（ｎ＝１、２、３……）に回線の状態を更
新し、通信処理装置に、下段に示される通信処理Ｔｎ（
ｎ＝１、２、３……）を実行させる。そして、次に割り
込み受けると再び前記手順を繰り返し実行する。

【０００６】前述のような状態マトリクスを用いてプロ
トコル処理を行う従来技術による方法として、汎用プロ
セッサを用い、ソフトウエアによって制御を行う方法と
、プロトコル専用プロセッサを用いてハードウエアによ
り制御を行う方法とがある。

【０００７】図３は前述のような従来技術による方法の
うち、汎用プロセッサを用いる方式の一例を示すブロッ
ク図である。図３において、２はバス、２１は下位プロ
トコル用プロセッサ、２２は汎用マイコン、２３は上位
用プロセッサ、２４はデータバッファ、２５はメモリで
ある。

【０００８】図示従来技術において、下位プロトコル用
プロセッサ２１、上位プロトコル用プロセッサ２３は、
送受信データ、または、コマンドをデータバッファ２４
に格納した後、汎用プロセッサ２２に割り込みを挙げる
。割り込みを受けた汎用プロセッサ２２は、データバッ
ファ２４内のデータヘッダ、または、コマンドを解読し
て割り込み要因を判定し、この割り込み要因と、回線状
態とから、状態マトリクスを格納しているメモリ２５の
アドレスを計算する。そして、汎用プロセッサは、この
アドレスのエリアに格納されている次状態情報と通信処
理情報とに従って、状態を更新し通信処理を実行する。 なお、メモリ２５には、状態マトリクスの他に、プログ
ラムも格納されている。

【０００９】図４はプロトコル専用プロセッサを用いる
方式の一例を示すブロツク図である。図４において、３
２は専用プロセッサ、３２１はＲＯＭ、３２２はシーケ
ンサ、３２３は演算器であり、他の符号は図３の場合と
同一である。

【００１０】図４に示す従来技術において、専用プロセ
ッサ３２は、下位プロトコル用プロセッサ２１、上位プ
ロトコル用プロセッサ２３から割り込みを受けると、デ
ータバッファ２４内のヘッダまたはコマンドによる割り
込み要因と回線状態に基づいて、シーケンサ３２２によ
り次の状態情報と通信処理情報とを作成する。これら情
報を作成するために必要な状態マトリクスは、ＲＯＭ３
２１に格納されている。そして、専用プロセッサ３２は
、前記次の状態情報と通信処理情報とにより、演算器３
２３を用いて状態の更新と処理の実行とを行う。

【００１１】

【発明が解決しようとする課題】前記従来技術のうち、
汎用プロセッサを用いる方法は、プロトコル制御の情報
である状態マトリクス及び通信処理プログラムがメモリ
内にあるので、プロトコルの変更等に対応しやすいとい
う利点がある。しかし、この従来技術は、プロトコル処
理を全てソフトウエアで行うので、要因解析、状態解析
、状態更新、通信処理を実現するために、メモリアクセ
ス、演算の組み合わせを順番に何度も実行しなければな
らず、プロトコル処理を高速に行うためには、高性能な
汎用マイコンを準備する必要があり、プロトコル処理だ
けで考えると不経済であるという問題点を有している。

【００１２】また、前記従来技術のうち、専用プロセッ
サを用いる方法は、状態制御がハードウエアで行われる
ため、プロトコル処理を高速に実行することができると
いう利点があるが、ハードウエア量が多くなり１つの専
用プロセッサで複数の回線を制御することが困難であり
、プロトコルの変更、複数プロトコルに対する対応がで
きいなという問題点を有している。

【００１３】本発明の目的は、前記従来技術の問題点を
解決し、高速で多回線のプロトコル処理を行うことがで
き、かつ、プロトコルの変更に容易に対応することがで
き、複数のプロトコルに対する処理を行うことのできる
プロトコルプロセッサを提供することにある。

【００１４】

【課題を解決するための手段】本発明によれば前記目的
は、割り込み要因を格納するデータメモリに接続されて
いるデータポート及び状態マトリクスを格納する命令メ
モリに接続されている命令ポートを有し、予め設定され
た制御情報に従ってデータメモリ上の割り込み要因をデ
ータポートを経由でリードし、状態マトリクスの行成分
に相当するアドレスを作成する手段と、現在の回線状態
を記憶し、状態マトリクスの列成分に相当するアドレス
を作成する手段と、前記行成分アドレスと列成分アドレ
スとに従って、命令ポート経由で状態マトリクスを参照
し、実行すべき処理の処理番号を作成し、次の回線状態
を示す状態番号を作成する手段と、前記処理番号が示す
通信処理プログラムを命令ポート経由でフェッチし、こ
の通信処理プログラムをデータポート経由で実行する実
行手段と、現在の回線状態を状態番号が示す状態に更新
する手段と、前記制御情報と状態マトリクスと処理プロ
グラムとをロードする手段とを備えることにより達成さ
れる。

【００１５】

【作用】プロトコルプロセッサが、プロトコル処理を行
う場合、データポートと命令ポートとは独立に動作する
。また、行成分アドレス作成と状態の更新とは、並列に
実行される。従って、前記プロトコルプロセッサが連続
して状態制御を実行する場合、前述の動作をパイプライ
ン処理により実行することができる。

【００１６】また、本発明は、状態更新手段と処理プロ
グラム実行手段とが独立に動作可能であるので、連続し
て割り込みが入力された場合、状態更新を先行して行う
ことにより、処理プログラム実行手段は、通信処理プロ
グラムをすき間なく連続して実行することができる。

【００１７】さらに、本発明は、プロトコルプロセッサ
内の複数の制御情報と、命令メモリ上の複数の状態マト
リクスと、複数の処理プログラムとをロードすることに
より、ハードウエアを変更することなく、複数プロトコ
ルの複数の回線をサポートすることができる。

【００１８】

【実施例】以下、本発明によるプロトコルプロセッサの
一実施例を図面により詳細に説明する。

【００１９】図１は本発明の一実施例の構成を示すブロ
ツク図、図２はその動作を説明する動作シーケンスを示
す図である。図１において、１１はプロトコルプロセッ
サ、１２はデータバス、１３は第１のメモリ、１４は命
令バス、１５は第２のメモリ、１１２は第１の読み出し
回路、１１３１〜１１３２は第１及び第２の演算器、１
１４１〜１１４５は第１〜第５のレジスタ、１１５は第
２の読み出し回路、１１６は第３のレジスタを更新する
回路、１１７はマイクロプロセッサである。

【００２０】本発明の一実施例によるプロトコルプロセ
ッサ１１は、図１に示すように、割り込み制御を行う割
り込み制御回路１１１と、第１のメモリ１３上のヘッダ
またはコマンドのアドレスを作成するための制御情報を
格納する第１のレジスタ１１４１と、割り込み制御回路
１１１からの起動を受けて第１のレジスタ１１４１内の
制御情報に従い第１のメモリ１３内のヘッダまたはコマ
ンドをリードする第１の読み出し回路１１２と、状態マ
トリクスの行成分アドレスを作成するのに必要な制御信
号を格納する第２のレジスタ１１４２と、第１の読み出
し回路１１２によって得られるヘッダまたはコマンドと
第２のレジスタ１１４２内の制御情報とから状態マトリ
クスの行成分アドレスを作成する第１の演算器１１３１
と、現在の回線情報を格納する第３のレジスタ１１４３
と、割り込み制御回路からの情報と第３のレジスタ１１
４３に格納されている現在の回線状態とから状態マトリ
クスの列成分アドレスを作成する第２の演算器１１３２
と、第１の演算器１１３１で作成された行成分アドレス
と第２の演算器１１３２で作成された列成分アドレスに
従い第２のメモリ１５内の状態マトリクスから次の回線
状態と実行すべき通信処理番号とをリードする第２の読
み出し回路１１５と、第２の読み出し回路１１５によつ
て得られた通信処理番号を格納する第４のレジスタ１１
４４と、同様にして得られた次の回線状態を格納する第
５のレジスタ１１４５と、第３のレジスタ１１４３の内
容を第５のレジスタ１１４５の内容に更新する場合に使
用される転送路１１６と、第４のレジスタ１１４４の内
容が指し示す第２のメモリ１５上の通信処理プログラム
を実行する、命令ポートとデータポートとが分れている
マイクロプロセッサ１１７と、第１〜第３のレジスタ、
及び、第２のメモリ１５にデータをロードする場合に使
用される転送路１１８と、内部データバス１２１と、内
部命令バス１４１とを備えて構成されている。

【００２１】次に、図１に示す本発明の一実施例の動作
を説明する。

【００２２】図１に示す本発明のプロトコルプロセッサ
１１において、マイクロプロセッサ１１７は、動作可能
状態前に、まず、転送路１１８を用いて、第１のレジス
タ１１４１に、割り込み種別に基づいて第１のメモリ１
３内のヘッダまたはコマンドのアドレスを作成するため
の制御情報をロードし、次に、第２のレジスタ１１４２
にヘッダまたはコマンドから状態マトリクスの行成分ア
ドレスを演算するための制御情報をロードし、さらに、
第３のレジスタ１１４３に、回線状態の初期値をロード
する。また、マイクロプロセッサ１１７は、第２のメモ
リ１５に状態マトリクス及び通信処理プログラム群をロ
ードする。

【００２３】動作開始後、外部から、例えば、下位また
は上位レイヤからプロトコルプロセッサ１１に割り込み
ＲｘまたはＴｘが挙がったとき、割り込み制御回路１１
１は、割り込み制御を行った後、第１の読み出し回路１
１２に起動をかける。第１の読み出し回路１１２は、第
１のレジスタ１１４１の制御情報に従い、第１のメモリ
１３からヘッダまたはコマンドをリードする。第１の演
算器１１３１は、リードしたヘッダまたはコマンドと第
２のレジスタ１１４２内の制御情報とにより行成分アド
レスを作成する。第２の演算器１１３２は、前述した第
１の読み出し回路１１２の動作と第１の演算器１１３１
の実行とに並列に動き、第３のレジスタ１１４３内の回
線状態の初期値と割り込み種別とから列成分アドレスを
作成する。

【００２４】第２の読み出し回路１１５は、前述で作成
された行成分アドレスと列成分アドレスとに従い、第２
のメモリ１５内の状態マトリクスから次の回線状態と実
行すべき通信処理番号とをリードし、これらを第４のレ
ジスタ１１４４と第５のレジスタ１１４５とに格納する
。第５のレジスタ１１４５に次の回線状態が格納される
と、第５のレジスタ１１４５内の次の回線状態は、転送
路１１６を介して転送され、第３のレジスタ１１４３の
内容を第５のレジスタ１１４５の内容に更新する。また
、第４のレジスタ１１４４に通信処理番号が格納される
と、マイクロプロセッサ１１７は、これにより指定され
た処理を実行する。

【００２５】前述した本発明の一実施例において、プロ
トコルプロセッサ１１は、一回線についての処理を実行
しているが、本発明は、割り込み制御回路１１１が複数
回線分を制御可能とし、第１のレジスタ１１４１と第３
のレジスタ１１４３とを複数回線分備えるようにするこ
とにより、１つのプロトコルプロセッサ１１で複数回線
の処理を実行することが可能である。

【００２６】また、前述した本発明の一実施例において
、プロトコルプロセッサ１１は、１種類のプロトコルの
処理を行っているが、本発明は、第２のレジスタ１１４
２を複数プロトコル分備え、第２のメモリ１５内に複数
プロトコル分の状態マトリクスと通信処理群とを準備す
ることにより、１つのプロトコルプロセッサ１１で複数
のプロトコルを処理することが可能である。

【００２７】さらに、前述した本発明の一実施例におい
て、プロトコルプロセッサは、第１の読み出し回路１１
２を用いて行成分アドレスを作成した後、第２の読み出
し回路１１５を用いて次の回線状態と通信処理番号とを
作成し、再び、第１の読み出し回路１１２を用いて次の
割り込みの行成分アドレスを作成するように動作するが
、第１の読み出し回路１１２を用いて行成分アドレスを
作成した後、第２の読み出し回路１１５を用いて次の状
態と処理番号を作成するとき、同時に、第１の読み出し
回路１１２と第１の演算器１１３１とを用いて次の割り
込みの要因に基づいて、この割り込み要因に対する行成
分アドレスを並列して作成するようにすることにより、
処理の高速化を図ることが可能である。

【００２８】さらにまた、前述した本発明の一実施例は
、状態更新を行い通信処理を実行したとき、次の状態更
新を、通信処理が終了した後に行うとして説明したが、
本発明は、第４のレジスタ１１４４をＦｉＦｏにするこ
とにより、第３のレジスタ１１４３の状態更新を行つた
後、マイクロプロセッサ１１７が通信処理を実行したと
き、マイクロプロセッサ１１７の通信処理が終了する前
に、第３のレジスタ１１４３の状態の更新を行い、次の
通信処理番号を第４のレジスタであるＦｉＦｏに格納し
、マイクロプロセッサ１１７で前の通信処理が終わり次
第、次の通信処理を実行させることができる。このよう
にすることにより、マイクロプロセッサ１１７が通信処
理の実行中でも、第３のレジスタ１１４３の状態の更新
を実行することができ、マイクロプロセッサ１１７は、
通信処理を隙間なく連続して実行することができ、処理
の高速化を図ることが可能となる。

【００２９】図２は、第１の読み出し回路１１２及び第
１の演算器１１３１と、第２の読み出し回路１１５及び
第２の演算器１１３２とを同時に動作させ、第３のレジ
スタ１１４３の状態変更をマイクロプロセッサ１１７が
通信処理中に行うことにより、処理の高速化を図った場
合の動作例を示すシーケンスであり、プロトコルプロセ
ッサ１１が割り込み１を受けて、第１の読み出し回路を
動作させている途中に次の割り込み２、３を受けた場合
のシーケンスである。

【００３０】図２において、プロトコルプロセッサ１１
は、割り込み１を受けると、第１の読み出し回路１１２
及び第１の演算器１１３１の動作させ、割り込み要因の
判定を行い、行アドレスを作成させると同時に、第２の
演算器１１３２に列アドレスの演算を行わせる。その後
プロトコルプロセッサ１１は、第２の読み出し回路１１
５を動作させ、次の回線状態と通信処理とを読み出し、
第３のレジスタの更新を行わせると共に、通信処理の実
行を開始させる。前述した第２の読み出し回路１１５の
動作の開始と同時に、第１の読み出し回路及び第１の演
算器は、次の割り込み２の要因判定を開始する。

【００３１】以降、第１の読み出し回路１１２及び第１
の演算器１１３１と第２の読み出し回路１１５及び第２
の演算器１１３２とは並列に動作し、第３のレジスタ１
１４３の状態更新を行い、それに伴なう処理の実行が終
わる前に第３のレジスタを次の状態に更新する。

【００３２】本発明の実施例は、これにより、処理の実
行を隙間なく行うことができ、高速にプロトコル処理を
実行することができる。

【００３３】前述した本発明の実施例によれば、プロト
コルプロセッサが、プロトコル処理を実行するとき、複
数の回線状態を記憶しているので、ひとつのプロトコル
プロセッサで複数の回線に対する処理を実行することが
できる。

【００３４】また、本発明の実施例によれば、複数のプ
ロトコルに対応する制御情報をプロトコルプロセッサに
ロードし、同様に複数のプロトコルに対応する状態マト
リクスと処理プログラムとをロードすることにより、１
つのプロトコルプロセッサにより複数のプロトコルを処
理することができ、同様の理由により、プロトコルの変
更にも容易に対応することができる。

【００３５】さらに、前述した本発明の実施例によれば
、データポートと命令ポートとが独立に動作し、かつ、
行成分アドレスと列成分アドレスを作成する手段が並列
に動作するため、状態制御を高速に行うことができ、状
態制御用ハードウエアと通信処理を実行するマイクロプ
ロセッサとが独立に動作可能なため、状態更新を先行し
て行い、マイクロプロセッサによる通信処理プログラム
の実行を、連続的に行うことができ、プロトコル処理を
高速化することができる。

【００３６】

【発明の効果】以上説明したように本発明によれば、高
速で多回線のプロトコル処理を行うことができ、かつ、
プロトコルの変更、複数のプロトコルに対する対応を、
容易に行うことができる。

【図面の簡単な説明】

【図１】本発明の一実施例の構成を示すブロツク図であ
る。

【図２】動作を説明する動作シーケンスを示す図である
。

【図３】従来技術の一例を示すブロック図である。

【図４】従来技術の他の例を示すブロック図である。

【図５】従来技術の状態マトリクスの１例を示す図であ
る。

【図６】従来技術の動作を説明するフローチャートであ
る。

【符号の説明】

１１　　プロトコルプロセッサ １２　　データバス １３、１５　　第１及び第２のメモリ １４　　命令バス １１２、１１５　　第１及び第２の読み出し回路１１３
１、１１３２　　第１及び第２の演算器１１４１〜１１
４５　　第１〜第５のレジスタ１１６　　第３のレジス
タを更新する回路１１７　　マイクロプロセッサ

Claims (4)

【特許請求の範囲】
1. 【請求項１】　　状態マトリクスを用い、現在の回線状
   態と割り込み要因とから、実行すべき処理と次の状態と
   を決定するプロトコル処理を行う通信制御処理システム
   において、割り込み要因から前記状態マトリクスの行成
   分アドレスを作成する手段と、現在の回線状態から前記
   状態マトリクスの列成分アドレスを作成する手段と、前
   記行及び列成分アドレスから状態マトリクスを用いて、
   通信処理と次の回線状態とを求め、前記通信処理を実行
   する手段とを備え、前記手段が並列に動作して、プロト
   コル処理を連続して実行することを特徴とするプロトコ
   ルプロセッサ。
2. 【請求項２】　　状態マトリクスを用い、現在の回線状
   態と割り込み要因とから、実行すべき処理と次の状態と
   を決定するプロトコル処理を行う通信制御処理システム
   において、予め設定された制御情報に従って、データメ
   モリ上の割り込み要因をリードし、該状態マトリクスの
   行成分に相当するアドレスを作成する手段と、現在の回
   線状態を記憶し、該状態から、状態マトリクスの列成分
   に相当するアドレスを作成する手段と、前記行成分アド
   レスと該列成分アドレスとに従って、状態マトリクスを
   参照し、実行すべき通信処理の処理番号を作成し、かつ
   、次の回線状態を示す状態番号を作成する手段と、処理
   番号が示す処理プログラムを実行する手段と、現在の回
   線状態を、状態番号が示す状態に更新する手段とを備え
   ることを特徴とするプロトコルプロセッサ。
3. 【請求項３】　　前記割り込み要因を格納するデータメ
   モリに接続されるデータポートと、前記状態マトリクス
   を格納する命令メモリに接続される命令ポートとを備え
   、これらのポートが独立に動作することを特徴とする請
   求項２記載のプロトコルプロセッサ。
4. 【請求項４】　　前記行成分をアドレス作成する手段と
   、列成分アドレスを作成する手段とは並列に動作し、前
   記状態を更新する手段と前記処理プログラムを実行する
   手段とは独立に動作することを特徴とする請求項２また
   は３記載のプロトコルプロセッサ。