JPH10187659A - 積和演算器 - Google Patents

Abstract

(57)【要約】 【課題】 マイコンの能率向上と高速演算ができる積和
演算器を提供する。 【解決手段】 バス調停回路１９が外部バス７とバス２
５を繋げ、マイコン３が積和演算用メモリ２１に乗数・
被乗数データを格納する。マイコン３はＤＭＡコントロ
ーラ１５に積和演算用メモリ２１の格納エリアの先頭ア
ドレスと転送回数を設定する。マイコン３の演算開始指
示でバス調停回路１９はＤＭＡコントローラ専用バス２
３とバス２５を繋げ、ＤＭＡコントローラ１５は積和演
算用メモリ２１の乗数・被乗数データを取り込む。取り
込まれた乗数・被乗数データで積和演算が実行されてい
る最中に、ＤＭＡコントローラ１５は次の演算に使用す
る乗数・被乗数データを取り込み、マイコン３は他の制
御処理が実行可能。ＤＭＡコントローラ１５に設定され
ている転送回数だけ積和演算が実行され、積和演算結果
は積和演算結果レジスタ１３に保持された後、マイコン
３に読み出される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は積和演算器に関し、
能率の良い演算が行える積和演算器に関する。

【０００２】

【従来の技術】以前より、積和演算器は様々な開発が成
されてきた。例えば、ｙ＝Σａｘのような、演算回数分
の乗数と被乗数が必要な積和を行うには、図５のような
構成の積和演算器が用いられている。この積和演算器
は、積和演算部１の内部に乗算器９、加算器１１、及び
積和演算結果レジスタ１３と同様に、乗数専用のレジス
タ３１と被乗数専用のレジスタ３３が内蔵されているの
で、高速に演算を実行でき、しかも外部バス７の延長上
にある、図示しないマイコンは積和演算実行中も他の制
御処理を行える。

【０００３】しかしながら、この積和演算器では演算回
数が多くなるに従って乗数レジスタ３１及び被乗数レジ
スタ３３を大きくしなければならず、このため積和演算
部１の回路規模が大きくなり、製品コストも高くなると
いう欠点があった。

【０００４】そこで図６のように、積和演算部１の外部
にメモリ５を設け、演算１回ごとにマイコン３からメモ
リ５に乗数と被乗数を書き込み、さらにマイコン３の制
御によってメモリ５から積和演算部１に乗数と被乗数を
取り込むようにすれば、積和演算部１の回路規模が大き
くなるということはない。

【０００５】しかしながら、この場合では、マイコン３
の制御によってデータ転送を行うため、演算速度が遅く
なるという欠点があった。

【０００６】このような欠点を解決するため、マイコン
の内部に積和演算部を設ける方法もあるが、この方法で
は命令の追加や処理フローを変更する必要があり、多大
な労力が掛かる。また積和演算を考慮して新たにマイコ
ンを設計することもできなくはないが、これには膨大な
仕事量が必要となるだけでなく、既存の開発環境との整
合を考慮しなければならないという制約が発生する。

【０００７】

【発明が解決しようとする課題】このように従来の積和
演算器では、回路規模が大きくなったり、演算速度が遅
くなるという欠点があった。また、新たにマイコンを設
計するのは現実的ではない。

【０００８】そこで本発明は、このような従来の事情に
鑑みて成されたものであり、その目的とするところは、
回路規模が増大すること無く、能率良く高速に演算する
ことができる積和演算器を提供することにある。

【０００９】

【課題を解決するための手段】上記目的を達成するため
第１の発明の特徴は、乗数と被乗数との乗算を行う乗算
手段、この乗算結果を累積加算する加算手段、及びこの
加算結果を保持する積和演算結果保持手段からなる積和
演算部と、該積和演算部全体を制御する積和演算部制御
手段と、これら積和演算部と積和演算部制御手段との間
で情報のやり取りをする外部バスとからなる積和演算器
であって、前記積和演算部の外部に設けられ、前記積和
演算部制御手段から前記外部バスを介して送られてくる
乗数データ及び被乗数データをそれぞれの格納領域に格
納する積和演算用メモリと、該積和演算用メモリに接続
されるメモリ用バスと、前記積和演算部の内部に設けら
れ、前記積和演算部制御手段から前記外部バスを介して
送られてくる前記積和演算用メモリの格納領域に対する
アドレス情報及び演算回数情報が設定されるメモリアド
レス制御手段と、該メモリアドレス制御手段と前記積和
演算部の外部とを繋ぐメモリアドレス制御手段専用バス
と、前記積和演算部制御手段から前記積和演算用メモリ
に乗数データ及び被乗数データを格納する際に前記外部
バスと前記メモリ用バスとを繋げ、前記メモリアドレス
制御手段が前記積和演算用メモリから乗数データ及び被
乗数データを取り込む際に前記メモリアドレス制御手段
専用バスと前記メモリ用バスとを繋げるバス調停手段と
を備え、前記メモリアドレス制御手段は、前記積和演算
部制御手段の演算開始指示により、設定されている前記
アドレス情報を基に前記積和演算用メモリの格納領域か
ら乗数データ及び被乗数データを取り込み、取り込んだ
乗数データ、被乗数データ及び前記演算回数情報を前記
積和演算部に提供することにある。

【００１０】第２の発明の特徴は、乗数と被乗数との乗
算を行う乗算器、この乗算結果を累積加算する加算器、
及びこの加算結果を保持する積和演算結果レジスタから
なる積和演算部と、該積和演算部全体を制御するマイコ
ンと、これら積和演算部とマイコンとの間で情報のやり
取りをする１６ビットの外部バスとからなる積和演算器
であって、前記積和演算部の外部に設けられ、前記マイ
コンから前記外部バスを介して送られてくる１６ビット
の乗数データ及び被乗数データをそれぞれの格納領域に
格納する積和演算用メモリと、該積和演算用メモリに接
続される１６ビットのメモリ用バスと、前記積和演算部
の内部に設けられ、前記マイコンから前記外部バスを介
して送られてくる前記積和演算用メモリの格納領域に対
するアドレス情報及び演算回数情報が設定されるＤＭＡ
コントローラと、該ＤＭＡコントローラと前記積和演算
部の外部とを繋ぐ１６ビットのＤＭＡコントローラ専用
バスと、前記マイコンから前記積和演算用メモリに乗数
データ及び被乗数データを格納する際に前記外部バスと
前記メモリ用バスとを繋げ、前記ＤＭＡコントローラが
前記積和演算用メモリから乗数データ及び被乗数データ
を取り込む際に前記ＤＭＡコントローラ専用バスと前記
メモリ用バスとを繋げるバス調停回路とを備え、前記Ｄ
ＭＡコントローラは、前記マイコンの演算開始指示によ
り、設定されている前記アドレス情報を基に前記積和演
算用メモリの格納領域から乗数データ及び被乗数データ
を取り込み、取り込んだ乗数データ、被乗数データ及び
前記演算回数情報を前記積和演算部に提供すると共に、
積和演算中に新たな乗数データ及び被乗数データを前記
積和演算用メモリの格納領域から取り込むことにある。

【００１１】これら第１及び第２の発明によれば、１６
ビットの外部バスに繋がる積和演算部制御手段（マイコ
ン）、あるいは１６ビットのメモリアドレス制御手段専
用バス（ＤＭＡコントローラ専用バス）に繋がるメモリ
アドレス制御手段（ＤＭＡコントローラ）が、積和演算
用メモリにアクセスする切り換えをバス調停手段が行っ
ているので、メモリアドレス制御手段（ＤＭＡコントロ
ーラ）が積和演算用メモリにアクセスしている際、即ち
積和演算実行中も積和演算部制御手段（マイコン）は他
の制御処理が可能となり、スループットの向上が計れ
る。

【００１２】第３の発明の特徴は、乗数と被乗数との乗
算を行う乗算手段、この乗算結果を累積加算する加算手
段、及びこの加算結果を保持する積和演算結果保持手段
からなる積和演算部と、該積和演算部全体を制御する積
和演算部制御手段と、これら積和演算部と積和演算部制
御手段との間で情報のやり取りをする外部バスとからな
る積和演算器であって、前記積和演算部の外部に設けら
れ、前記積和演算部制御手段から前記外部バスを介して
送られてくる乗数データ及び被乗数データをそれぞれ格
納する乗数データ用メモリ及び被乗数データ用メモリ
と、これら乗数データ用メモリ及び被乗数データ用メモ
リそれぞれに接続される乗数データ用バス及び被乗数デ
ータ用バスと、前記積和演算部の内部に設けられ、前記
積和演算部制御手段から前記外部バスを介して送られて
くる前記乗数データ用メモリ及び被乗数データ用メモリ
それぞれに対するアドレス情報及び演算回数情報が設定
されるメモリアドレス制御手段と、該メモリアドレス制
御手段と前記積和演算部の外部とを繋ぐメモリアドレス
制御手段専用バスと、前記積和演算部制御手段から前記
乗数データ用メモリ及び被乗数データ用メモリに乗数デ
ータ及び被乗数データを格納する際に前記外部バスと前
記乗数データ用バス及び被乗数データ用バスとを繋げ、
前記メモリアドレス制御手段が前記乗数データ用メモリ
及び被乗数データ用メモリから乗数データ及び被乗数デ
ータを取り込む際に前記メモリアドレス制御手段専用バ
スと前記乗数データ用バス及び被乗数データ用バスとを
繋げる乗数データ用バス調停手段及び被乗数データ用バ
ス調停手段とを備え、前記メモリアドレス制御手段は、
前記積和演算部制御手段の演算開始指示により、設定さ
れている前記アドレス情報を基に前記乗数データ用メモ
リ及び被乗数データ用メモリから乗数データ及び被乗数
データを取り込み、取り込んだ乗数データ、被乗数デー
タ及び前記演算回数情報を前記積和演算部に提供するこ
とにある。

【００１３】第４の発明の特徴は、乗数と被乗数との乗
算を行う乗算器、この乗算結果を累積加算する加算器、
及びこの加算結果を保持する積和演算結果レジスタから
なる積和演算部と、該積和演算部全体を制御するマイコ
ンと、これら積和演算部とマイコンとの間で情報のやり
取りをする１６ビットの外部バスとからなる積和演算器
であって、前記積和演算部の外部に設けられ、前記マイ
コンから前記外部バスを介して送られてくる１６ビット
の乗数データ及び被乗数データをそれぞれ格納する乗数
データ用メモリ及び被乗数データ用メモリと、これら乗
数データ用メモリ及び被乗数データ用メモリそれぞれに
接続される１６ビットの乗数データ用バス及び被乗数デ
ータ用バスと、前記積和演算部の内部に設けられ、前記
マイコンから前記外部バスを介して送られてくる前記乗
数データ用メモリ及び被乗数データ用メモリそれぞれに
対するアドレス情報及び演算回数情報が設定されるＤＭ
Ａコントローラと、該ＤＭＡコントローラと前記積和演
算部の外部とを繋ぐ３２ビットのＤＭＡコントローラ専
用バスと、前記マイコンから前記乗数データ用メモリ及
び被乗数データ用メモリに乗数データ及び被乗数データ
を格納する際に前記外部バスと前記乗数データ用バス及
び被乗数データ用バスとを繋げ、前記ＤＭＡコントロー
ラが前記乗数データ用メモリ及び被乗数データ用メモリ
から乗数データ及び被乗数データを取り込む際に前記Ｄ
ＭＡコントローラ専用バスと前記乗数データ用バス及び
被乗数データ用バスとを繋げる乗数データ用バス調停手
段及び被乗数データ用バス調停手段とを備え、前記ＤＭ
Ａコントローラは、前記マイコンの演算開始指示によ
り、設定されている前記アドレス情報を基に前記乗数デ
ータ用メモリ及び被乗数データ用メモリから乗数データ
及び被乗数データを取り込み、取り込んだ乗数データ、
被乗数データ及び前記演算回数情報を前記積和演算部に
提供すると共に、積和演算中に新たな乗数データ及び被
乗数データを前記乗数データ用メモリ及び被乗数データ
用メモリから取り込むことにある。

【００１４】これら第３及び第４の発明によれば、メモ
リアドレス制御手段専用バス（ＤＭＡコントローラ専用
バス）のビット幅を３２ビットにし、これに伴って１６
ビットの乗数データ用と被乗数データ用の２つのメモ
リ、２つのバス調停手段、及びこれらを繋ぐ２本の１６
ビットのバスを設けた。これにより、ＤＭＡコントロー
ラは１６ビットの乗数データ及び被乗数データを一度に
各メモリから取り込むことができるので、第１及び第２
の発明に比べ取り込み時間を短縮することができる。

【００１５】第５の発明の特徴は、乗数と被乗数との乗
算を行う乗算手段、この乗算結果を累積加算する加算手
段、及びこの加算結果を保持する積和演算結果保持手段
からなる積和演算部と、該積和演算部全体を制御する積
和演算部制御手段と、これら積和演算部と積和演算部制
御手段との間で情報のやり取りをする外部バスとからな
る積和演算器であって、前記積和演算部の外部に設けら
れ、前記積和演算部制御手段から前記外部バスを介して
送られてくる乗数データ及び被乗数データをそれぞれの
格納領域に格納するデュアルポートメモリと、前記積和
演算部の内部に設けられ、前記積和演算部制御手段から
前記外部バスを介して送られてくる前記デュアルポート
メモリの格納領域に対するアドレス情報及び演算回数情
報が設定されるメモリアドレス制御手段と、該メモリア
ドレス制御手段と前記デュアルポートメモリとを繋ぐメ
モリアドレス制御手段専用バスとを備え、前記メモリア
ドレス制御手段は、前記積和演算部制御手段の演算開始
指示により、設定されている前記アドレス情報を基に前
記デュアルポートメモリの格納領域に格納されている乗
数データ及び被乗数データを前記メモリアドレス制御手
段専用バスを介して取り込み、取り込んだ乗数データ、
被乗数データ及び前記演算回数情報を前記積和演算部に
提供することにある。

【００１６】第５の発明の特徴は、乗数と被乗数との乗
算を行う乗算器、この乗算結果を累積加算する加算器、
及びこの加算結果を保持する積和演算結果レジスタから
なる積和演算部と、該積和演算部全体を制御するマイコ
ンと、これら積和演算部とマイコンとの間で情報のやり
取りをする１６ビットの外部バスとからなる積和演算器
であって、前記積和演算部の外部に設けられ、前記マイ
コンから前記外部バスを介して送られてくる複数の積和
演算で用いられる１６ビットの乗数データ及び被乗数デ
ータを各積和演算ごとの格納領域に格納するデュアルポ
ートメモリと、前記積和演算部の内部に設けられ、前記
マイコンから前記外部バスを介して送られてくる前記デ
ュアルポートメモリの格納領域に対するアドレス情報及
び演算回数情報が設定されるＤＭＡコントローラと、該
ＤＭＡコントローラと前記デュアルポートメモリとを繋
ぐ１６ビットのＤＭＡコントローラ専用バスとを備え、
前記ＤＭＡコントローラは、前記マイコンの演算開始指
示により、設定されている前記アドレス情報を基に前記
デュアルポートメモリの１つの格納領域に格納されてい
る１つめの積和演算で用いられる乗数データ及び被乗数
データを前記ＤＭＡコントローラ専用バスを介して取り
込み、取り込んだ乗数データ、被乗数データ及び前記演
算回数情報を前記積和演算部に提供すると共に、積和演
算終了後に２つめの積和演算で用いられる乗数データ及
び被乗数データを前記デュアルポートメモリの他の格納
領域から取り込むことにある。

【００１７】これら第５及び第６の発明によれば、デュ
アルポートメモリを、積和演算部制御手段（マイコン）
に繋がる１６ビットの外部バス、及び１６ビットのメモ
リアドレス制御手段（ＤＭＡコントローラ）に繋がるメ
モリアドレス制御手段専用バス（ＤＭＡコントローラ専
用バス）の両方に接続しているので、２つ以上の異なる
積和演算を連続して行いたい場合、１つの積和演算実行
中に積和演算部制御手段（マイコン）がデュアルポート
メモリに、２つ目の積和演算で使用する１６ビットの乗
数データと被乗数データを格納させることができ、演算
処理の高速化が計れる。

【００１８】第７の発明の特徴は、乗数と被乗数との乗
算を行う乗算手段、この乗算結果を累積加算する加算手
段、及びこの加算結果を保持する積和演算結果保持手段
からなる積和演算部と、該積和演算部全体を制御する積
和演算部制御手段と、これら積和演算部と積和演算部制
御手段との間で情報のやり取りをする外部バスとからな
る積和演算器であって、前記積和演算部の外部に設けら
れ、前記積和演算部制御手段から前記外部バスを介して
送られてくる乗数データ及び被乗数データをそれぞれ格
納する乗数データ用デュアルポートメモリ及び被乗数デ
ータ用デュアルポートメモリと、前記積和演算部の内部
に設けられ、前記積和演算部制御手段から前記外部バス
を介して送られてくる前記乗数データ用デュアルポート
メモリ及び被乗数データ用デュアルポートメモリそれぞ
れに対するアドレス情報及び演算回数情報が設定される
メモリアドレス制御手段と、該メモリアドレス制御手段
と前記乗数データ用デュアルポートメモリ及び被乗数デ
ータ用デュアルポートメモリとを繋ぐメモリアドレス制
御手段専用バスとを備え、前記メモリアドレス制御手段
は、前記積和演算部制御手段の演算開始指示により、設
定されている前記アドレス情報を基に前記乗数データ用
デュアルポートメモリ及び被乗数データ用デュアルポー
トメモリそれぞれに格納されている乗数データ及び被乗
数データを前記メモリアドレス制御手段専用バスを介し
て取り込み、取り込んだ乗数データ、被乗数データ及び
前記演算回数情報を前記積和演算部に提供することにあ
る。

【００１９】第８の発明の特徴は、乗数と被乗数との乗
算を行う乗算器、この乗算結果を累積加算する加算器、
及びこの加算結果を保持する積和演算結果レジスタから
なる積和演算部と、該積和演算部全体を制御するマイコ
ンと、これら積和演算部とマイコンとの間で情報のやり
取りをする１６ビットの外部バスとからなる積和演算器
であって、前記積和演算部の外部に設けられ、前記マイ
コンから前記外部バスを介して送られてくる複数の積和
演算で用いられる１６ビットの乗数データ及び被乗数デ
ータを各積和演算ごとに格納する乗数データ用デュアル
ポートメモリ及び被乗数データ用デュアルポートメモリ
と、前記積和演算部の内部に設けられ、前記マイコンか
ら前記外部バスを介して送られてくる前記乗数データ用
デュアルポートメモリ及び被乗数データ用デュアルポー
トメモリそれぞれに対するアドレス情報及び演算回数情
報が設定されるＤＭＡコントローラと、該ＤＭＡコント
ローラと前記乗数データ用デュアルポートメモリ及び被
乗数データ用デュアルポートメモリとを繋ぐ３２ビット
のＤＭＡコントローラ専用バスとを備え、前記ＤＭＡコ
ントローラは、前記マイコンの演算開始指示により、設
定されている前記アドレス情報を基に前記乗数データ用
デュアルポートメモリ及び被乗数データ用デュアルポー
トメモリそれぞれに格納されている１つめの積和演算で
用いられる乗数データ及び被乗数データを前記ＤＭＡコ
ントローラ専用バスを介して取り込み、取り込んだ乗数
データ、被乗数データ及び前記演算回数情報を前記積和
演算部に提供すると共に、積和演算終了後に２つめの積
和演算で用いられる乗数データ及び被乗数データを前記
乗数データ用デュアルポートメモリ及び被乗数データ用
デュアルポートメモリそれぞれから取り込むことにあ
る。

【００２０】これら第７及び第８の発明によれば、メモ
リアドレス制御手段専用バス（ＤＭＡコントローラ専用
バス）のビット幅を３２ビットにし、これに伴って１６
ビットの乗数データ及び被乗数データをそれぞれ格納す
る２つのデュアルポートメモリを設けた。これにより、
ＤＭＡコントローラは１６ビットの乗数データ及び被乗
数データを３２ビットのメモリアドレス制御手段専用バ
ス（ＤＭＡコントローラ専用バス）を介して一度に２つ
のデュアルポートメモリから取り込むことができるの
で、第５及び第６の発明に比べ取り込み時間を短縮する
ことができる。

【００２１】

【発明の実施の形態】以下、図面を参照しながら本発明
の一実施形態を説明する。

【００２２】図１は本発明の第一実施形態に係わる積和
演算器の構成を示すブロック図である。

【００２３】同図に示す積和演算器は、大きくは積和演
算を実行する積和演算部１、積和演算器全体を制御する
マイコン３、メモリ５、及びこれら積和演算部１とマイ
コン３とメモリ５とを繋ぐ外部バス７（例えば１６ビッ
ト）とから構成されている。積和演算部１には、乗数と
被乗数との乗算を行う乗算器９、この乗算結果を累積加
算する加算器１１、及びこの加算結果を保持する積和演
算結果レジスタ１３が備えられている。

【００２４】さらに本発明の積和演算器には、本発明の
特徴となるＤＭＡコントローラ１５が積和演算部１に内
蔵され、バス１７（例えば１６ビット）によって乗算器
９と接続されている。また、積和演算部１の外部には、
バス調停回路１９と積和演算用メモリ２１が設けられ、
バス調停回路１９にはマイコン３に繋がる外部バス７
と、ＤＭＡコントローラ１５に繋がるＤＭＡコントロー
ラ専用バス２３（例えば１６ビット）が接続されてい
る。積和演算用メモリ２１は、バス２５（例えば１６ビ
ット）を介してバス調停回路１９と繋がっている。

【００２５】積和演算用メモリ２１には、乗数データ格
納エリア及び被乗数データ格納エリアが在り、それぞれ
の格納エリアには、マイコン３から外部バス７、バス調
停回路１９、及びバス２５を介して送られてくる乗数デ
ータ及び被乗数データがそれぞれ格納される。

【００２６】ＤＭＡコントローラ１５は、乗数アドレス
レジスタ、被乗数アドレスレジスタ、及び転送回数レジ
スタを有し、各レジスタにはマイコン３から外部バス７
を介して送られてくる、上記乗数データ格納エリアの先
頭アドレス、被乗数データ格納エリアの先頭アドレス、
及び転送回数（演算回数）が設定される。またＤＭＡコ
ントローラ１５は、設定されている各先頭アドレスを基
に、バス２５、バス調停回路１９、及びＤＭＡコントロ
ーラ専用バス２３を介して積和演算用メモリ２１に格納
されている乗数データ及び被乗数データを取り込むこと
ができる。

【００２７】バス調停回路１９は、マイコン３が積和演
算用メモリ２１にアクセスするときは外部バス７とバス
２５とを繋ぎ、ＤＭＡコントローラ１５が積和演算用メ
モリ２１にアクセスするときはＤＭＡコントローラ専用
バス２３とバス２５とを繋ぐ役目をしている。

【００２８】このように、第一実施形態の積和演算器は
構成されており、次にこの積和演算器の動作を説明す
る。

【００２９】まずマイコン３により、ＤＭＡコントロー
ラ１５の乗数アドレスレジスタ、被乗数アドレスレジス
タ、及び転送回数レジスタに、乗数データ格納エリアの
先頭アドレス、被乗数データ格納エリアの先頭アドレ
ス、及び転送回数がそれぞれ設定される。また積和演算
用メモリ２１の乗数データ格納エリア及び被乗数データ
格納エリアには、バス調停回路１９によって外部バス７
とバス２５とが繋げられることにより、マイコン３から
送られる乗数データ及び被乗数データがそれぞれ格納さ
れる。

【００３０】この後、積和演算部１に対してマイコン３
から演算開始指示が成されると、バス調停回路１９によ
ってＤＭＡコントローラ専用バス２３とバス２５とが繋
げられ、ＤＭＡコントローラ１５によって各レジスタに
設定されている先頭アドレスに基づき、積和演算用メモ
リ２１に格納されている乗数データ及び被乗数データが
取り込まれる。

【００３１】取り込まれた乗数データ及び被乗数データ
が使用され、積和演算部１による積和演算が実行され
る。この積和演算実行中に、ＤＭＡコントローラ１５に
よって次の演算に使用される乗数データ及び被乗数デー
タが取り込まれる。このように積和演算と、乗数データ
及び被乗数データの取り込みとが並列して行われる。一
方、マイコン３は積和演算実行中も、積和演算器の制御
以外の制御を実行することができる。

【００３２】ＤＭＡコントローラ１５の転送回数レジス
タに設定されている転送回数だけ積和演算が実行される
と、積和演算結果が積和演算結果レジスタ１３に保持さ
れて一連の積和演算処理が終了する。積和演算結果レジ
スタ１３に保持された演算結果は、マイコン３に読み出
されて他の制御などに使用される。

【００３３】以上、本発明の第一実施形態によれば、バ
ス調停回路１９により、マイコン３が積和演算用メモリ
２１にアクセスするときは外部バス７とバス２５とが繋
げられ、ＤＭＡコントローラ１５が積和演算用メモリ２
１にアクセスするときはＤＭＡコントローラ専用バス２
３とバス２５とが繋げられるので、ＤＭＡコントローラ
１５によって積和演算用メモリ２１から乗数データ及び
被乗数データが取り込まれている最中、即ち積和演算実
行中でも、マイコン３は積和演算器の制御以外の制御を
実行することができ、マイコン３の処理能力が向上す
る。

【００３４】次に、本発明の第二実施形態について説明
する。第一実施形態では１つの積和演算だけを実行する
場合について説明したが、例えばｒｓｔ１＝Σａｘとｒ
ｓｔ２＝Σｂｙの２つの積和演算を連続して行う場合に
は不具合がある。即ち第一実施形態では、積和演算用メ
モリ２１に対してマイコン３とＤＭＡコントローラ１５
とが同時にアクセスできないため、マイコン３は２つの
積和演算を実行する前に積和演算用メモリ２１に全ての
データを格納するか、１つの積和演算が終了するごとに
次に使用されるデータを格納しなければならない。この
ため、２つ以上の積和演算を連続して行う場合には、マ
イコン３の処理能力が悪くなるという不具合がある。

【００３５】そこで第二実施形態では、２つ以上の積和
演算を連続して行う場合にも、マイコン３の処理能力が
落ちない積和演算器を説明する。図２は本発明の第二実
施形態に係わる積和演算器を説明するための図である。

【００３６】図２（Ａ）に示す積和演算器は、大きくは
図１と同様に、積和演算部１、マイコン３、及び外部バ
ス７（例えば１６ビット）とから構成され、積和演算部
１には乗算器９、加算器１１、及び積和演算結果レジス
タ１３が備えられている。

【００３７】第一実施形態と同様に、本発明の特徴とな
るＤＭＡコントローラ１５が積和演算部１に内蔵され、
バス１７（例えば１６ビット）によって乗算器９と接続
されている。第一実施形態との違いは、バス調停回路と
積和演算用メモリが無く、積和演算用メモリの代りに積
和演算部１の外部にデュアルポートメモリ２７が備えら
れていることである。このデュアルポートメモリ２７
は、外部バス７を介してマイコン３と繋げられていると
同時に、ＤＭＡコントローラ専用バス２３（例えば１６
ビット）を介してＤＭＡコントローラ１５と繋げられて
いる。

【００３８】図２（Ｂ）は、デュアルポートメモリ２７
のデータ格納エリアを示す概念図であり、例えばデータ
格納エリア２９ａにはｒｓｔ１＝Σａｘの演算に使用さ
れる乗数及び被乗数データが、データ格納エリア２９ｂ
にはｒｓｔ２＝Σｂｙの演算に使用される乗数及び被乗
数データが格納されていることを示している。これらデ
ータ格納エリア２９ａ、２９ｂには、マイコン３から外
部バス７を介して送られてくる乗数データ及び被乗数デ
ータがそれぞれ格納される。

【００３９】ＤＭＡコントローラ１５の各レジスタに
は、マイコン３から外部バス７を介して送られてくる、
データ格納エリア２９ａ、２９ｂの先頭アドレス、及び
転送回数（演算回数）が設定される。またＤＭＡコント
ローラ１５は、設定されている各先頭アドレスを基に、
ＤＭＡコントローラ専用バス２３を介してデータ格納エ
リア２９ａ、２９ｂに格納されている乗数データ及び被
乗数データを取り込むことができる。

【００４０】このように、第二実施形態の積和演算器は
構成されており、次にこの積和演算器の動作を説明す
る。

【００４１】まずマイコン３により、ＤＭＡコントロー
ラ１５の各レジスタに、デュアルポートメモリ２７に在
るデータ格納エリア２９ａの先頭アドレス及び転送回数
がそれぞれ設定される。これと同時にデータ格納エリア
２９ａには、外部バス７を介してマイコン３から送られ
てくる、１つ目の演算で使用する乗数データ及び被乗数
データがそれぞれ格納される。

【００４２】この後、マイコン３から演算開始指示が成
されると、ＤＭＡコントローラ１５によってデータ格納
エリア２９ａに格納されている、１つ目の演算で使用す
る乗数データ及び被乗数データが取り込まれ、積和演算
が実行される。この積和演算実行中に、ＤＭＡコントロ
ーラ１５によってデータ格納エリア２９ａに格納されて
いる次に使用する乗数データ及び被乗数データが取り込
まれる。一方、マイコン３は１つ目の積和演算実行中
に、２つ目の演算で使用する乗数データ及び被乗数デー
タをデータ格納エリア２９ｂに格納することができる。
あるいは積和演算器の制御以外の制御を実行することが
できる。

【００４３】ＤＭＡコントローラ１５の転送回数レジス
タに設定されている転送回数だけ１つ目の積和演算が実
行されると、積和演算結果が積和演算結果レジスタ１３
に保持されて１つ目の積和演算処理が終了し、保持され
た演算結果はマイコン３に読み出される。続けて２つ目
の演算を行う場合には、マイコン３によってＤＭＡコン
トローラ１５の各レジスタに、データ格納エリア２９ｂ
の先頭アドレス及び転送回数がそれぞれ設定される。２
つ目の演算で使用する乗数データ及び被乗数データは、
１つ目の積和演算実行中に既にデータ格納エリア２９ｂ
に格納されている。この後の動作は、上述したのと同様
である。

【００４４】以上、本発明の第二実施形態によれば、デ
ュアルポートメモリ２７が、外部バス７を介してマイコ
ン３と、ＤＭＡコントローラ専用バス２３を介してＤＭ
Ａコントローラ１５と繋げられているので、２つ以上の
異なる積和演算を連続して行う場合、１つの積和演算実
行中にマイコン３はデュアルポートメモリ２７のデータ
格納エリアに、次の積和演算で使用する乗数データと被
乗数データを格納させることができるため、マイコン３
の処理能力を向上させることができる。

【００４５】次に、本発明の第三実施形態について説明
する。図１で示したように、第一実施形態では外部バス
７、バス１７、バス２５、及びＤＭＡコントローラ専用
バス２３のビット幅が全て同様のビット幅、例えば１６
ビットの場合を説明したが、この場合ＤＭＡコントロー
ラ１５が１６ビットの乗数データと被乗数データを積和
演算用メモリ２１から取り込む際、積和演算用メモリ２
１に２回アクセスしなければならない。

【００４６】そこで第三実施形態では、ＤＭＡコントロ
ーラ１５のデータ取り込み時間を短縮させることができ
る積和演算器を説明する。図３は本発明の第三実施形態
に係わる積和演算器を説明するためのブロック図であ
る。

【００４７】第一実施形態との違いは、ＤＭＡコントロ
ーラ専用バス２３のビット幅を３２ビットにし、これに
伴って２つのバス調停回路１９ａ、１９ｂ、２つの積和
演算用メモリ２１ａ、２１ｂ、及び２本のバス２５ａ、
２５ｂを設けたことである。例えば、積和演算用メモリ
２１ａに１６ビットの乗数データを、積和演算用メモリ
２１ｂに１６ビットの被乗数データをマイコン３によっ
て格納しておけば、３２ビットのＤＭＡコントローラ専
用バス２３を介してＤＭＡコントローラ１５は、乗数デ
ータと被乗数データを１度に積和演算用メモリ２１ａ、
２１ｂから取り込むことができる。これにより、第一実
施形態に比べてデータ取り込み時間を半分に短縮させる
ことができる。

【００４８】最後に、本発明の第四実施形態について説
明する。第三実施形態と同様に、第二実施形態のＤＭＡ
コントローラ専用バス２３のビット幅を３２ビットにす
れば、さらに効果を上げることができる。図４は本発明
の第四実施形態に係わる積和演算器を説明するためのブ
ロック図である。

【００４９】第二実施形態との違いは、ＤＭＡコントロ
ーラ専用バス２３のビット幅を３２ビットにし、これに
伴って２つのデュアルポートメモリ２７ａ、２７ｂを設
けたことである。例えば、デュアルポートメモリ２７ａ
のデータ格納エリアに１６ビットの乗数データを、デュ
アルポートメモリ２７ｂのデータ格納エリアに１６ビッ
トの被乗数データをマイコン３によって格納しておけ
ば、３２ビットのＤＭＡコントローラ専用バス２３を介
してＤＭＡコントローラ１５は、乗数データと被乗数デ
ータを１度にデュアルポートメモリ２７ａ、２７ｂから
取り込むことができる。これにより、第二実施形態に比
べてデータ取り込み時間を半分に短縮させることができ
る。

【００５０】もちろんマイコン３は、ＤＭＡコントロー
ラ１５によってデュアルポートメモリ２７ａ、２７ｂか
ら乗数データと被乗数データが取り込まれている最中で
も、次の積和演算で使用する乗数データと被乗数データ
をデュアルポートメモリ２７ａ、２７ｂに格納させるこ
とができるものであり、よりいっそう能率の良い演算処
理が可能である。

【００５１】

【発明の効果】以上説明してきたように、本発明の積和
演算器によれば、ＤＭＡコントローラを内蔵し、ＤＭＡ
コントローラ専用バスをマイコンに繋がる外部バスとは
別に設け、さらに乗数データと被乗数データを格納する
外部メモリを設けた。これにより、ＤＭＡコントローラ
が外部メモリから乗数データと被乗数データを取り込ん
でいる最中、即ち積和演算実行中でも、マイコンは他の
制御処理を行うことできるので、マイコンの能率を上げ
ることができ、積和演算時間も短縮することができる。
さらに、回路規模も極端に増大することはない。

【図面の簡単な説明】

【図１】本発明の第一実施形態に係わる積和演算器の構
成を示すブロック図。

【図２】本発明の第二実施形態に係わる積和演算器を説
明するための図。

【図３】本発明の第三実施形態に係わる積和演算器の構
成を示すブロック図。

【図４】本発明の第四実施形態に係わる積和演算器の構
成を示すブロック図。

【図５】従来の積和演算器の構成の一例を示すブロック
図。

【図６】従来の積和演算器の構成の他の例を示すブロッ
ク図。

【符号の説明】

１ 積和演算部 ３ マイコン ５ メモリ ７ 外部バス ９ 乗算器 １１ 加算器 １３ 積和演算結果レジスタ １５ ＤＭＡコントローラ １７ バス １９、１９ａ、１９ｂ バス調停回路 ２１、２１ａ、２１ｂ 積和演算用メモリ ２３ ＤＭＡコントローラ専用バス ２５、２５ａ、２５ｂ バス ２７、２７ａ、２７ｂ デュアルポートメモリ ２９ａ、２９ｂ データ格納エリア

Claims (8)

【特許請求の範囲】
1. 【請求項１】 乗数と被乗数との乗算を行う乗算手段、
   この乗算結果を累積加算する加算手段、及びこの加算結
   果を保持する積和演算結果保持手段からなる積和演算部
   と、 該積和演算部全体を制御する積和演算部制御手段と、 これら積和演算部と積和演算部制御手段との間で情報の
   やり取りをする外部バスとからなる積和演算器であっ
   て、 前記積和演算部の外部に設けられ、前記積和演算部制御
   手段から前記外部バスを介して送られてくる乗数データ
   及び被乗数データをそれぞれの格納領域に格納する積和
   演算用メモリと、 該積和演算用メモリに接続されるメモリ用バスと、 前記積和演算部の内部に設けられ、前記積和演算部制御
   手段から前記外部バスを介して送られてくる前記積和演
   算用メモリの格納領域に対するアドレス情報及び演算回
   数情報が設定されるメモリアドレス制御手段と、 該メモリアドレス制御手段と前記積和演算部の外部とを
   繋ぐメモリアドレス制御手段専用バスと、 前記積和演算部制御手段から前記積和演算用メモリに乗
   数データ及び被乗数データを格納する際に前記外部バス
   と前記メモリ用バスとを繋げ、前記メモリアドレス制御
   手段が前記積和演算用メモリから乗数データ及び被乗数
   データを取り込む際に前記メモリアドレス制御手段専用
   バスと前記メモリ用バスとを繋げるバス調停手段とを備
   え、 前記メモリアドレス制御手段は、前記積和演算部制御手
   段の演算開始指示により、設定されている前記アドレス
   情報を基に前記積和演算用メモリの格納領域から乗数デ
   ータ及び被乗数データを取り込み、取り込んだ乗数デー
   タ、被乗数データ及び前記演算回数情報を前記積和演算
   部に提供することを特徴とする積和演算器。
2. 【請求項２】 乗数と被乗数との乗算を行う乗算器、こ
   の乗算結果を累積加算する加算器、及びこの加算結果を
   保持する積和演算結果レジスタからなる積和演算部と、 該積和演算部全体を制御するマイコンと、 これら積和演算部とマイコンとの間で情報のやり取りを
   する１６ビットの外部バスとからなる積和演算器であっ
   て、 前記積和演算部の外部に設けられ、前記マイコンから前
   記外部バスを介して送られてくる１６ビットの乗数デー
   タ及び被乗数データをそれぞれの格納領域に格納する積
   和演算用メモリと、 該積和演算用メモリに接続される１６ビットのメモリ用
   バスと、 前記積和演算部の内部に設けられ、前記マイコンから前
   記外部バスを介して送られてくる前記積和演算用メモリ
   の格納領域に対するアドレス情報及び演算回数情報が設
   定されるＤＭＡコントローラと、 該ＤＭＡコントローラと前記積和演算部の外部とを繋ぐ
   １６ビットのＤＭＡコントローラ専用バスと、 前記マイコンから前記積和演算用メモリに乗数データ及
   び被乗数データを格納する際に前記外部バスと前記メモ
   リ用バスとを繋げ、前記ＤＭＡコントローラが前記積和
   演算用メモリから乗数データ及び被乗数データを取り込
   む際に前記ＤＭＡコントローラ専用バスと前記メモリ用
   バスとを繋げるバス調停回路とを備え、 前記ＤＭＡコントローラは、前記マイコンの演算開始指
   示により、設定されている前記アドレス情報を基に前記
   積和演算用メモリの格納領域から乗数データ及び被乗数
   データを取り込み、取り込んだ乗数データ、被乗数デー
   タ及び前記演算回数情報を前記積和演算部に提供すると
   共に、積和演算中に新たな乗数データ及び被乗数データ
   を前記積和演算用メモリの格納領域から取り込むことを
   特徴とする積和演算器。
3. 【請求項３】 乗数と被乗数との乗算を行う乗算手段、
   この乗算結果を累積加算する加算手段、及びこの加算結
   果を保持する積和演算結果保持手段からなる積和演算部
   と、 該積和演算部全体を制御する積和演算部制御手段と、 これら積和演算部と積和演算部制御手段との間で情報の
   やり取りをする外部バスとからなる積和演算器であっ
   て、 前記積和演算部の外部に設けられ、前記積和演算部制御
   手段から前記外部バスを介して送られてくる乗数データ
   及び被乗数データをそれぞれ格納する乗数データ用メモ
   リ及び被乗数データ用メモリと、 これら乗数データ用メモリ及び被乗数データ用メモリそ
   れぞれに接続される乗数データ用バス及び被乗数データ
   用バスと、 前記積和演算部の内部に設けられ、前記積和演算部制御
   手段から前記外部バスを介して送られてくる前記乗数デ
   ータ用メモリ及び被乗数データ用メモリそれぞれに対す
   るアドレス情報及び演算回数情報が設定されるメモリア
   ドレス制御手段と、 該メモリアドレス制御手段と前記積和演算部の外部とを
   繋ぐメモリアドレス制御手段専用バスと、 前記積和演算部制御手段から前記乗数データ用メモリ及
   び被乗数データ用メモリに乗数データ及び被乗数データ
   を格納する際に前記外部バスと前記乗数データ用バス及
   び被乗数データ用バスとを繋げ、前記メモリアドレス制
   御手段が前記乗数データ用メモリ及び被乗数データ用メ
   モリから乗数データ及び被乗数データを取り込む際に前
   記メモリアドレス制御手段専用バスと前記乗数データ用
   バス及び被乗数データ用バスとを繋げる乗数データ用バ
   ス調停手段及び被乗数データ用バス調停手段とを備え、 前記メモリアドレス制御手段は、前記積和演算部制御手
   段の演算開始指示により、設定されている前記アドレス
   情報を基に前記乗数データ用メモリ及び被乗数データ用
   メモリから乗数データ及び被乗数データを取り込み、取
   り込んだ乗数データ、被乗数データ及び前記演算回数情
   報を前記積和演算部に提供することを特徴とする積和演
   算器。
4. 【請求項４】 乗数と被乗数との乗算を行う乗算器、こ
   の乗算結果を累積加算する加算器、及びこの加算結果を
   保持する積和演算結果レジスタからなる積和演算部と、 該積和演算部全体を制御するマイコンと、 これら積和演算部とマイコンとの間で情報のやり取りを
   する１６ビットの外部バスとからなる積和演算器であっ
   て、 前記積和演算部の外部に設けられ、前記マイコンから前
   記外部バスを介して送られてくる１６ビットの乗数デー
   タ及び被乗数データをそれぞれ格納する乗数データ用メ
   モリ及び被乗数データ用メモリと、 これら乗数データ用メモリ及び被乗数データ用メモリそ
   れぞれに接続される１６ビットの乗数データ用バス及び
   被乗数データ用バスと、 前記積和演算部の内部に設けられ、前記マイコンから前
   記外部バスを介して送られてくる前記乗数データ用メモ
   リ及び被乗数データ用メモリそれぞれに対するアドレス
   情報及び演算回数情報が設定されるＤＭＡコントローラ
   と、 該ＤＭＡコントローラと前記積和演算部の外部とを繋ぐ
   ３２ビットのＤＭＡコントローラ専用バスと、 前記マイコンから前記乗数データ用メモリ及び被乗数デ
   ータ用メモリに乗数データ及び被乗数データを格納する
   際に前記外部バスと前記乗数データ用バス及び被乗数デ
   ータ用バスとを繋げ、前記ＤＭＡコントローラが前記乗
   数データ用メモリ及び被乗数データ用メモリから乗数デ
   ータ及び被乗数データを取り込む際に前記ＤＭＡコント
   ローラ専用バスと前記乗数データ用バス及び被乗数デー
   タ用バスとを繋げる乗数データ用バス調停手段及び被乗
   数データ用バス調停手段とを備え、 前記ＤＭＡコントローラは、前記マイコンの演算開始指
   示により、設定されている前記アドレス情報を基に前記
   乗数データ用メモリ及び被乗数データ用メモリから乗数
   データ及び被乗数データを取り込み、取り込んだ乗数デ
   ータ、被乗数データ及び前記演算回数情報を前記積和演
   算部に提供すると共に、積和演算中に新たな乗数データ
   及び被乗数データを前記乗数データ用メモリ及び被乗数
   データ用メモリから取り込むことを特徴とする積和演算
   器。
5. 【請求項５】 乗数と被乗数との乗算を行う乗算手段、
   この乗算結果を累積加算する加算手段、及びこの加算結
   果を保持する積和演算結果保持手段からなる積和演算部
   と、 該積和演算部全体を制御する積和演算部制御手段と、 これら積和演算部と積和演算部制御手段との間で情報の
   やり取りをする外部バスとからなる積和演算器であっ
   て、 前記積和演算部の外部に設けられ、前記積和演算部制御
   手段から前記外部バスを介して送られてくる乗数データ
   及び被乗数データをそれぞれの格納領域に格納するデュ
   アルポートメモリと、 前記積和演算部の内部に設けられ、前記積和演算部制御
   手段から前記外部バスを介して送られてくる前記デュア
   ルポートメモリの格納領域に対するアドレス情報及び演
   算回数情報が設定されるメモリアドレス制御手段と、 該メモリアドレス制御手段と前記デュアルポートメモリ
   とを繋ぐメモリアドレス制御手段専用バスとを備え、 前記メモリアドレス制御手段は、前記積和演算部制御手
   段の演算開始指示により、設定されている前記アドレス
   情報を基に前記デュアルポートメモリの格納領域に格納
   されている乗数データ及び被乗数データを前記メモリア
   ドレス制御手段専用バスを介して取り込み、取り込んだ
   乗数データ、被乗数データ及び前記演算回数情報を前記
   積和演算部に提供することを特徴とする積和演算器。
6. 【請求項６】 乗数と被乗数との乗算を行う乗算器、こ
   の乗算結果を累積加算する加算器、及びこの加算結果を
   保持する積和演算結果レジスタからなる積和演算部と、 該積和演算部全体を制御するマイコンと、 これら積和演算部とマイコンとの間で情報のやり取りを
   する１６ビットの外部バスとからなる積和演算器であっ
   て、 前記積和演算部の外部に設けられ、前記マイコンから前
   記外部バスを介して送られてくる複数の積和演算で用い
   られる１６ビットの乗数データ及び被乗数データを各積
   和演算ごとの格納領域に格納するデュアルポートメモリ
   と、 前記積和演算部の内部に設けられ、前記マイコンから前
   記外部バスを介して送られてくる前記デュアルポートメ
   モリの格納領域に対するアドレス情報及び演算回数情報
   が設定されるＤＭＡコントローラと、 該ＤＭＡコントローラと前記デュアルポートメモリとを
   繋ぐ１６ビットのＤＭＡコントローラ専用バスとを備
   え、 前記ＤＭＡコントローラは、前記マイコンの演算開始指
   示により、設定されている前記アドレス情報を基に前記
   デュアルポートメモリの１つの格納領域に格納されてい
   る１つめの積和演算で用いられる乗数データ及び被乗数
   データを前記ＤＭＡコントローラ専用バスを介して取り
   込み、取り込んだ乗数データ、被乗数データ及び前記演
   算回数情報を前記積和演算部に提供すると共に、積和演
   算終了後に２つめの積和演算で用いられる乗数データ及
   び被乗数データを前記デュアルポートメモリの他の格納
   領域から取り込むことを特徴とする積和演算器。
7. 【請求項７】 乗数と被乗数との乗算を行う乗算手段、
   この乗算結果を累積加算する加算手段、及びこの加算結
   果を保持する積和演算結果保持手段からなる積和演算部
   と、 該積和演算部全体を制御する積和演算部制御手段と、 これら積和演算部と積和演算部制御手段との間で情報の
   やり取りをする外部バスとからなる積和演算器であっ
   て、 前記積和演算部の外部に設けられ、前記積和演算部制御
   手段から前記外部バスを介して送られてくる乗数データ
   及び被乗数データをそれぞれ格納する乗数データ用デュ
   アルポートメモリ及び被乗数データ用デュアルポートメ
   モリと、 前記積和演算部の内部に設けられ、前記積和演算部制御
   手段から前記外部バスを介して送られてくる前記乗数デ
   ータ用デュアルポートメモリ及び被乗数データ用デュア
   ルポートメモリそれぞれに対するアドレス情報及び演算
   回数情報が設定されるメモリアドレス制御手段と、 該メモリアドレス制御手段と前記乗数データ用デュアル
   ポートメモリ及び被乗数データ用デュアルポートメモリ
   とを繋ぐメモリアドレス制御手段専用バスとを備え、 前記メモリアドレス制御手段は、前記積和演算部制御手
   段の演算開始指示により、設定されている前記アドレス
   情報を基に前記乗数データ用デュアルポートメモリ及び
   被乗数データ用デュアルポートメモリそれぞれに格納さ
   れている乗数データ及び被乗数データを前記メモリアド
   レス制御手段専用バスを介して取り込み、取り込んだ乗
   数データ、被乗数データ及び前記演算回数情報を前記積
   和演算部に提供することを特徴とする積和演算器。
8. 【請求項８】 乗数と被乗数との乗算を行う乗算器、こ
   の乗算結果を累積加算する加算器、及びこの加算結果を
   保持する積和演算結果レジスタからなる積和演算部と、 該積和演算部全体を制御するマイコンと、 これら積和演算部とマイコンとの間で情報のやり取りを
   する１６ビットの外部バスとからなる積和演算器であっ
   て、 前記積和演算部の外部に設けられ、前記マイコンから前
   記外部バスを介して送られてくる複数の積和演算で用い
   られる１６ビットの乗数データ及び被乗数データを各積
   和演算ごとに格納する乗数データ用デュアルポートメモ
   リ及び被乗数データ用デュアルポートメモリと、 前記積和演算部の内部に設けられ、前記マイコンから前
   記外部バスを介して送られてくる前記乗数データ用デュ
   アルポートメモリ及び被乗数データ用デュアルポートメ
   モリそれぞれに対するアドレス情報及び演算回数情報が
   設定されるＤＭＡコントローラと、 該ＤＭＡコントローラと前記乗数データ用デュアルポー
   トメモリ及び被乗数データ用デュアルポートメモリとを
   繋ぐ３２ビットのＤＭＡコントローラ専用バスとを備
   え、 前記ＤＭＡコントローラは、前記マイコンの演算開始指
   示により、設定されている前記アドレス情報を基に前記
   乗数データ用デュアルポートメモリ及び被乗数データ用
   デュアルポートメモリそれぞれに格納されている１つめ
   の積和演算で用いられる乗数データ及び被乗数データを
   前記ＤＭＡコントローラ専用バスを介して取り込み、取
   り込んだ乗数データ、被乗数データ及び前記演算回数情
   報を前記積和演算部に提供すると共に、積和演算終了後
   に２つめの積和演算で用いられる乗数データ及び被乗数
   データを前記乗数データ用デュアルポートメモリ及び被
   乗数データ用デュアルポートメモリそれぞれから取り込
   むことを特徴とする積和演算器。