JPH01241644A - マイクロコンピュータ制御回路 - Google Patents
マイクロコンピュータ制御回路Info
- Publication number
- JPH01241644A JPH01241644A JP7048488A JP7048488A JPH01241644A JP H01241644 A JPH01241644 A JP H01241644A JP 7048488 A JP7048488 A JP 7048488A JP 7048488 A JP7048488 A JP 7048488A JP H01241644 A JPH01241644 A JP H01241644A
- Authority
- JP
- Japan
- Prior art keywords
- bank
- program
- address
- program counter
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 2
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマイクロコンピュータ制御回路に関し、特にデ
ータメモリのバンク切換え回路に関する。
ータメモリのバンク切換え回路に関する。
従来、この種のマイクロコンピュータ制御回路は、第２
図のブロック図に示すように、プログラムアドレスを出
力するプログラムカウンタと、データメモリ１４のバン
ク選択信号を出力するバンクレジスタ１１と、バンクレ
ジスタ１１の内容を退避するためのスタックレジスタ１
８を具備している。
図のブロック図に示すように、プログラムアドレスを出
力するプログラムカウンタと、データメモリ１４のバン
ク選択信号を出力するバンクレジスタ１１と、バンクレ
ジスタ１１の内容を退避するためのスタックレジスタ１
８を具備している。
ここで、バンク切換えとは、データメモリ１４のアドレ
ス空間を実メモリのアドレス空間より大きくするために
、データメモリ１４のアドレスを修飾するバンクを切換
える事であり、命令により発生するバンク情報１２を入
力としバンク選択信号１５を出力するバンクレジスタ１
１と、多重処理のときバンクレジスタ１１の内容を退避
するためのスタックレジスタ１８がある。
ス空間を実メモリのアドレス空間より大きくするために
、データメモリ１４のアドレスを修飾するバンクを切換
える事であり、命令により発生するバンク情報１２を入
力としバンク選択信号１５を出力するバンクレジスタ１
１と、多重処理のときバンクレジスタ１１の内容を退避
するためのスタックレジスタ１８がある。
その動作は、バンクの内容を設定するための特定の命令
により、そのプログラムの命令処理時に発生するバンク
情報１２をバンクレジスタ１１に記憶して、その記憶し
たデータからバンク選択信号１５を出力してデータメモ
リ１４の任意なバンクを選択する。又、バンクレジスタ
１１はプログラムの多重処理時に、そのバンクレジスタ
の値を退避するためのバンクレジスタ１１と同数のスタ
ックレジスタが必要となる。
により、そのプログラムの命令処理時に発生するバンク
情報１２をバンクレジスタ１１に記憶して、その記憶し
たデータからバンク選択信号１５を出力してデータメモ
リ１４の任意なバンクを選択する。又、バンクレジスタ
１１はプログラムの多重処理時に、そのバンクレジスタ
の値を退避するためのバンクレジスタ１１と同数のスタ
ックレジスタが必要となる。
上述した従来のマイクロコンピュータ制御回路は、バン
クの切換えをバンクレジスタを用いて、特定の命令でプ
ログラム処理中に切換えを行なっているので、バンクレ
ジスタ及びそのスタックレジスタの回路が必要となり、
回路規模が増加してしまう。
クの切換えをバンクレジスタを用いて、特定の命令でプ
ログラム処理中に切換えを行なっているので、バンクレ
ジスタ及びそのスタックレジスタの回路が必要となり、
回路規模が増加してしまう。
又、命令によりバンクの切換えを行なっているので、命
令数が増加し、そのシステムの命令デコーダの規模が増
大してしまうと共に、バンクの切換え回数と同様にプロ
グラムステップ数が増加するので、プログラムメモリの
サイズが大きくなり、プログラムの実行処理時間も長く
なってしまうという欠点がある。
令数が増加し、そのシステムの命令デコーダの規模が増
大してしまうと共に、バンクの切換え回数と同様にプロ
グラムステップ数が増加するので、プログラムメモリの
サイズが大きくなり、プログラムの実行処理時間も長く
なってしまうという欠点がある。
本発明のマイクロコンピュータ制御回路は、プログラム
メモリのアドレスを発生させるプログラムカウンタと、
バンク選択信号を入力とするバンクを複数固有するデー
タメモリとで構成され、前記プログラムカウンタのアド
レス出力信号を入力として前記バンク選択信号を出力と
するバンク切換え回路を有している。
メモリのアドレスを発生させるプログラムカウンタと、
バンク選択信号を入力とするバンクを複数固有するデー
タメモリとで構成され、前記プログラムカウンタのアド
レス出力信号を入力として前記バンク選択信号を出力と
するバンク切換え回路を有している。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。
プログラムカウンタ１はマイクロコンピュータ制御シス
テムにおけるプログラムメモリ（図示せず）の番地をカ
ウントするカウンタ回路で、バンク切換回路はプログラ
ムカウンタ１のアドレスデータ５を入力してデータメモ
リ３の任意のバンクを選択するバンク選択信号６を出力
する。
テムにおけるプログラムメモリ（図示せず）の番地をカ
ウントするカウンタ回路で、バンク切換回路はプログラ
ムカウンタ１のアドレスデータ５を入力してデータメモ
リ３の任意のバンクを選択するバンク選択信号６を出力
する。
プログラムカウンタ１のアドレス情報からデータメモリ
３のバンク選択信号６を直接発生し、プログラム命令に
よってバンク切換を行なう必要はない。
３のバンク選択信号６を直接発生し、プログラム命令に
よってバンク切換を行なう必要はない。
以上説明したように本発明は、プログラムカウンタ１の
アドレス情報からデータメモリ３のバンク選択信号を発
生しバンクの切換えを行なっているので、バンクレジス
タ及びスタックレジスタが不要となり、バンク切換えの
ための回路規模が減少し、又、プログラム命令によりバ
ンクの切換えを行なうのではないので、バンク切換えの
ための命令がなくなり、命令デコーダが小さくなると同
時に、バンク切換えのプログラムが不要なのでプログラ
ムの長さが短くなり、プログラムメモリのサイズが減少
されプログラムミスがなくなるという効果がある。
アドレス情報からデータメモリ３のバンク選択信号を発
生しバンクの切換えを行なっているので、バンクレジス
タ及びスタックレジスタが不要となり、バンク切換えの
ための回路規模が減少し、又、プログラム命令によりバ
ンクの切換えを行なうのではないので、バンク切換えの
ための命令がなくなり、命令デコーダが小さくなると同
時に、バンク切換えのプログラムが不要なのでプログラ
ムの長さが短くなり、プログラムメモリのサイズが減少
されプログラムミスがなくなるという効果がある。
第１図は本発明のマイクロコンピュータ制御回路のブロ
ック図、第２図は従来のマイクロコンピュータ制御回路
のブロック図である。 １．１９・・・プログラムカウンタ、２・・・バンク切
換回路、３．１４・・・データメモリ、５・・・アドレ
スデータ、６，１５・・・バンク選択信号、１１・・・
バンクレジスタ、１２・・・バンク情報、１７・・・ス
タック退避データ、１８・・・スタックレジスタ。
ック図、第２図は従来のマイクロコンピュータ制御回路
のブロック図である。 １．１９・・・プログラムカウンタ、２・・・バンク切
換回路、３．１４・・・データメモリ、５・・・アドレ
スデータ、６，１５・・・バンク選択信号、１１・・・
バンクレジスタ、１２・・・バンク情報、１７・・・ス
タック退避データ、１８・・・スタックレジスタ。
Claims (1)
- プログラムメモリのアドレスを発生するプログラムカウ
ンタとバンク選択信号を入力とするバンクを複数個有す
るデータメモリとを有するマイクロコンピュータ制御回
路において、前記プログラムカウンタのアドレス出力信
号を入力として前記バンク選択信号を出力とするバンク
切換回路を具備したことを特徴とするマイクロコンピュ
ータ制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7048488A JPH01241644A (ja) | 1988-03-23 | 1988-03-23 | マイクロコンピュータ制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7048488A JPH01241644A (ja) | 1988-03-23 | 1988-03-23 | マイクロコンピュータ制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01241644A true JPH01241644A (ja) | 1989-09-26 |
Family
ID=13432842
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7048488A Pending JPH01241644A (ja) | 1988-03-23 | 1988-03-23 | マイクロコンピュータ制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01241644A (ja) |
-
1988
- 1988-03-23 JP JP7048488A patent/JPH01241644A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4095268A (en) | System for stopping and restarting the operation of a data processor | |
| JP3237858B2 (ja) | 演算装置 | |
| JPH0619711B2 (ja) | 優先ブランチ機構を備えたデータ処理システム | |
| JP2564054B2 (ja) | レジスタファイル | |
| JPH01241644A (ja) | マイクロコンピュータ制御回路 | |
| JPH03288906A (ja) | Ｐｃの命令実行方式 | |
| US20020156964A1 (en) | Reduction of bank switching instructions in main memory of data processing apparatus having main memory and plural memory | |
| JP3305841B2 (ja) | プログラム制御装置 | |
| JP2985244B2 (ja) | 情報処理装置 | |
| JP2583614B2 (ja) | ベクトル演算装置 | |
| JPH08297583A (ja) | 割り込み処理装置およびその方法 | |
| JPH0340133A (ja) | 情報処理装置 | |
| JPS6227830A (ja) | 割込み制御方式 | |
| JPH0683986A (ja) | シングルチップ・マイクロコンピュータ | |
| JPH04245333A (ja) | 情報処理装置 | |
| JPS61267135A (ja) | デ−タ処理装置 | |
| JPS6031662A (ja) | アドレス制御回路 | |
| JPH04138582A (ja) | 単一命令型並列計算機 | |
| JPH0326860B2 (ja) | ||
| JPH03263127A (ja) | 命令実行制御方式 | |
| JPH02297222A (ja) | 中央処理装置 | |
| JPH05108852A (ja) | データ駆動型データ処理装置 | |
| JPH0375956A (ja) | シングルチップマイクロコンピュータ | |
| JPH02253435A (ja) | 集積回路 | |
| JPH0883188A (ja) | マルチタスク処理を行う計算機 |