JP3978285B2 - 不揮発性メモリ内蔵半導体装置テスト方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置テスト方法に係り、特に不揮発性メモリを内蔵している不揮発性メモリ内蔵半導体装置テスト方法に関する。
【０００２】
【従来の技術】
半導体装置は用途に従って多様な回路を具備している。前記回路は一般的にデータを貯蔵するための不揮発性メモリと制御機能を有するロジックとから構成される。このような半導体装置の機能をテストするためにテスタが使用される。半導体装置をテストするために、使用者はテストパターンとテスト応答を含むテストプログラムをテスタへローディングする。そして半導体装置をテスタへ電気的に接続した後テストプログラムがローディングされたテスタを作動し半導体装置の機能をテストする。テストした結果、半導体装置が規定に入ればパス(pass)であり、規定を外れると不良になる。
【０００３】
ところで、半導体装置が含んでいる不揮発性メモリには一度マスキングされると、電源が断絶されてもその内容が消えないROM がある。そのROM としても、貯蔵された内容を変更できるROM があるが、これをプログラマブルROM という。プログラマブルROM を具備する半導体装置をテストするためにはプログラマブルROM に貯蔵されているメモリデータ、例えばROM コードが変わるごとにテストプログラムを変更させテスタにローディングすべきである。ロジックとプログラマブルROM を具備する半導体装置をテストする場合、ロジックに対するテスト応答は不変であるが、プログラマブルROM に対するテスト応答はメモリデータが変更されるごとに変わる。
【０００４】
【発明が解決しようとする課題】
従来は、メモリデータが変更されればテストプログラムを再作成した。しかし、単にメモリデータが変更される度ごとにテストプログラムを作成すると、テストプログラムの作成にともなう時間を多く必要とするので、半導体装置の生産コストが増加し生産性が低下する。
【０００５】
本発明の目的は、半導体装置の生産コストが節減され生産性が向上する不揮発性メモリ内蔵半導体装置テスト方法を提供することにある。
【０００６】
【課題を解決するための手段】
本発明では、不揮発性メモリ内蔵半導体装置のメモリデータが変更される時、単にメモリデータに対するテスト応答のみを変更させてテストプログラムを更新する。本発明では、第２の特徴として、メモリデータを用いず符号を利用してテストプログラムを更新する。
【０００７】
本発明の第１の不揮発性メモリ内蔵半導体装置テスト方法は、テスタを利用して不揮発性メモリ内蔵半導体装置をテストするテスト方法において、プログラムローディング段階、メモリデータ入力段階、テスト応答作成段階、テストプログラム更新段階及び半導体装置テスト段階を含む。
前記プログラムローディング段階はテストプログラムを前記テスタへローディングする。
前記メモリデータ入力段階は前記不揮発性メモリへ貯蔵されたメモリデータを前記テスタへ入力する。
前記テスト応答作成段階は前記メモリデータをコンパイルしてテスト応答を作成する。
前記テストプログラム更新段階は前記テスト応答を前記テストプログラムへ組込んで前記テストプログラムを更新する。
前記半導体装置テスト段階は前記更新されたテストプログラムを利用して前記半導体装置をテストする。
【０００８】
本発明の第２の不揮発性メモリ内蔵半導体装置テスト方法は、テスタを利用して不揮発性メモリ内蔵半導体装置をテストするテスト方法において、プログラムローディング段階、第１符号作成段階、第１符号入力段階、不揮発性メモリテスト段階、第２符号作成段階、第２符号入力段階、比較段階、テスト応答確認段階、テストプログラム更新段階及び半導体装置テスト段階を含む。
前記プログラムローディング段階はテストプログラムを前記テスタへローディングする。
前記第１符号作成段階は前記不揮発性メモリへ貯蔵されたメモリデータから第１符号を作成する。
前記第１符号入力段階は前記第１符号を前記テスタへ入力する。
前記不揮発性メモリテスト段階は前記半導体装置の不揮発性メモリをテストする。
前記第２符号作成段階は前記不揮発性メモリテスト段階で発生したテスト応答から第２符号を作成する。
前記第２符号入力段階は前記第２符号を前記テスタの特定記憶装置へ入力する。
前記比較段階は前記第２符号を前記第１符号と比較して一致する場合前記テスト応答を出力する。
前記テスト応答確認段階は前記テスト応答を複数回比較して正確性が高いテスト応答を求める。
前記テストプログラム更新段階は前記テスト応答を前記テストプログラムへ組込んで前記テストプログラムを更新する。
前記半導体装置テスト段階は前記更新されたテストプログラムを利用して前記半導体装置をテストする。
【０００９】
本発明の第３の不揮発性メモリ内蔵半導体装置テスト方法は、ロジックと不揮発性メモリとこの不揮発性メモリの出力に応答して符号を作成する符号作成部を具備する半導体装置をテスタを利用してテストするテスト方法において、プログラムローディング段階、符号入力段階、テスト応答作成段階、テストプログラム更新段階及び半導体装置テスト段階とを含む。
前記プログラムローディング段階はテストプログラムを前記テスタへローディングする。
前記符号入力段階は前記符号作成部から出力される符号を前記テスタへ入力する。
前記テスト応答作成段階は前記テスタへ入力された前記符号をコンパイルしてテスト応答を作成する。
前記テストプログラム更新段階は前記テスト応答を前記テストプログラムへ組込んで前記テストプログラムを更新する。
前記半導体装置テスト段階は前記更新されたテストプログラムを利用して前記半導体装置をテストする。
【００１０】
本発明の第４の不揮発性メモリ内蔵半導体装置テスト方法は、ロジックと不揮発性メモリとこの不揮発性メモリの出力に応答して符号を作成する符号作成部とを具備する半導体装置をテスタを利用してテストするテスト方法において、プログラムローディング段階、符号作成段階、符号入力段階、不揮発性メモリテスト段階、比較段階、テスト応答確認段階、テストプログラム更新段階及び半導体装置テスト段階とを含む。
前記プログラムローディング段階はテストプログラムを前記テスタへローディングする。
前記符号作成段階は前記不揮発性メモリへ貯蔵されたメモリデータから符号を作成する。
前記符号入力段階は前記符号を前記テスタへ入力する。
前記不揮発性メモリテスト段階は前記半導体装置の不揮発性メモリをテストし前記符号作成部から出力されるテスト応答を前記テスタの特定記憶装置へ貯蔵する。
前記比較段階は前記テスト応答を前記符号と比較して前記テスト応答と前記符号が一致する場合前記テスト応答を出力する。
前記テスト応答確認段階は前記テスト応答を複数回比較して正確性の高いテスト応答を求める。
前記テストプログラム更新段階は前記テスト応答を前記テストプログラムへ組込んで前記テストプログラムを更新する。
前記半導体装置テスト段階は前記更新されたテストプログラムを利用して前記半導体装置をテストする。
【００１１】
上記のような本発明によれば、不揮発性メモリ内蔵半導体装置のメモリデータが変更される時テストプログラムを再作成しなくて、単にメモリデータに対するテスト応答のみを変更させてテストプログラムを更新するようにしたので、テストプログラム更新時間が短縮される。さらに、メモリデータを用いず符号を利用してテストプログラムを更新することによってテストプログラム更新時間がより短縮される。それによって不揮発性メモリ内蔵半導体装置の生産コストが節減され生産性が向上する。また、符号を利用すればメモリデータが異なっても同一半導体製品群に属する半導体装置のテストプログラム管理が容易になる。
【００１２】
【発明の実施の形態】
以下、添付した図面に基づき本発明に係る実施の形態を詳細に説明する。
図１は本発明に係る半導体装置テスト方法を説明するために示したテスタ及び半導体装置の概略的な斜視図である。図１を参照すれば、テスタ103 を利用して半導体装置101 をテストする時、半導体装置101 とテスタ103 は電線107 を介して接続される。前記テスタ103 には前記半導体装置101 をテストするためのテストプログラムがローディングされる。前記テスタ103 はターミナル105 により制御される。前記テストプログラムには前記半導体装置101 の機能を多様な面で測定するための多数の変数が含まれている。前記半導体装置101 が前記多数の変数をすべて満足すれば前記半導体装置101 は良品と判定され、前記多数の変数中一つでも満足しなければ前記半導体装置101 は不良として判定される。
【００１３】
図２は前記図１に示された半導体装置101 のブロック図である。図２を参照すれば、半導体装置101 はロジック203 と不揮発性メモリ205 を具備する。本発明に係る半導体装置テスト方法が適用される前記半導体装置101 は前記ロジック203 に印加された信号は前記ロジック203 を通じて外部へ直ちに出力され、前記不揮発性メモリ205 に印加された信号は前記不揮発性メモリ205 を通じて外部へ直ちに出力される。
【００１４】
図３は前記図１に示された半導体装置101 の他のブロック図である。図３を参照すれば、半導体装置101 はロジック213 、不揮発性メモリ215 及び符号作成部217 を具備する。本発明に係る半導体装置テスト方法が適用される半導体装置101 は前記ロジック213 に印加された信号は前記ロジック213 を通じて外部へ直ちに出力され、前記不揮発性メモリ215 に印加された信号は前記不揮発性メモリ215 及び前記符号作成部217 を通じて外部へ直ちに出力される。
【００１５】
図４は本発明の半導体装置テスト方法に含まれる符号作成方法を説明するために示した図面である。図４を参照すれば、符号305 を作成するためには符号作成器301 、例えばコンピュータがあるべきである。前記符号作成器301 は前記符号305 を作成するためのソフトウェア、例えば多入力符号レジスタ(Multiple Input Signature Register) を具備する。符号305 を作成するためにはメモリデータ303 、例えばROM コードファイルが前記符号作成器301 へ入力される。前記メモリデータ303 が前記符号作成器301 内へ入力されると前記符号作成器301 は符号305 を生成する。前記符号305 は前記メモリデータ303 を圧縮させたものであって、前記メモリデータ303 に比べその内容が非常に短い。したがって前記符号305 を利用して前記半導体装置101 の不揮発性メモリ205 、215 をテストすると、テスト時間が大幅に短縮される。
【００１６】
［実施の形態１］
図５は本発明の第１実施の形態に係る不揮発性メモリ内蔵半導体装置テスト方法を示す流れ図である。図１および図２を参照して図５に示された流れ図を説明する。
【００１７】
本発明の第１実施の形態の不揮発性メモリ内蔵半導体装置テスト方法が適用される不揮発性メモリ内蔵半導体装置101 はロジック203 と不揮発性メモリ205 を具備する。前記不揮発性メモリ205 はROM であって、特にその貯蔵内容を変更できるプログラマブルROM である。本発明の第１実施の形態に係る不揮発性メモリ内蔵半導体装置テスト方法はプログラムローディング段階401 、メモリデータ入力段階411 、テスト応答作成段階421 、テストプログラム更新段階431 、及び半導体テスト段階441 を含む。
【００１８】
前記プログラムローディング段階401 では前記半導体装置101 をテストするためのテストプログラムが前記テスタ103 へローディングされる。半導体装置101 をテストするためのテスタ103 としては多種あり、テスタ103 に使用されるソフトウェアも多種ある。したがって使用者は前記半導体装置101 の特性に適したテスタ103 及びソフトウェアを選択して使用する。前記テスタ103 は、それ自体の特定メモリに既に貯蔵されたテストプログラムを使用したりまたはデータ貯蔵手段、例えばディスクを通じて前記テストプログラムを受ける。
【００１９】
前記メモリデータ入力段階411 では前記不揮発性メモリ205 に貯蔵されたメモリデータと同一のメモリデータ303 が前記テスタ103 へ入力される。この時、前記テスタ103 は、それ自体の特定記憶装置に既に貯蔵されているメモリデータ303 を使用したりまたはデータ貯蔵手段、例えばディスクを通じて前記メモリデータを受ける。
【００２０】
前記テスト応答作成段階421 では前記メモリデータ303 が前記テスタ103 が認知できる機械語にコンパイルされる。すなわち、前記不揮発性メモリ205 のテスト応答が作成される。
【００２１】
前記テストプログラム更新段階431 では前記テスト応答が前記テストプログラムに取込まれる。このようにして前記テストプログラムが更新される。前記テストプログラムには前記半導体装置のロジック203 のテスト応答と前記半導体装置の不揮発性メモリ205 のテスト応答が一つに取込まれる。
【００２２】
前記半導体装置テスト段階441 では前記テスタ103 が前記更新されたテストプログラムで前記半導体装置のロジック203 及び不揮発性メモリ205 をテストする。前記ロジック203 と前記不揮発性メモリ205 中に１ケ所でも異常があれば前記半導体装置101 は不良として処理される。
【００２３】
［実施の形態２］
図６は本発明の第２実施の形態に係る不揮発性メモリ内蔵半導体装置テスト方法を示す流れ図である。図１、図２及び図４を参照して図６に示された流れ図を説明する。
【００２４】
本発明の第２実施の形態の不揮発性メモリ内蔵半導体装置テスト方法に適用される半導体装置101 はロジック203 と不揮発性メモリ205 を具備する。前記不揮発性メモリ205 はROM であって、特にその貯蔵内容を変更できるプログラマブルROM である。本発明の第２実施の形態に係る不揮発性メモリ内蔵半導体装置テスト方法はプログラムローディング段階501 、第１符号作成段階511 、第１符号入力段階521 、ロジックテスト段階531 、不揮発性メモリテスト段階541 、第２符号作成段階551 、第２符号入力段階561 、比較段階571 、テスト応答確認段階581 、テストプログラム更新段階591 及び半導体装置テスト段階599 を含む。
【００２５】
前記プログラムローディング段階501 では前記半導体装置101 をテストするためのテストプログラムが前記テスタ103 へローディングされる。半導体装置101 をテストするためのテスタ103 としては多種あり、テスタ103 に使用されるソフトウェアも多種ある。したがって使用者は前記半導体装置101 の特性に適したテスタ103 及びソフトウェアを選択して使用する。
【００２６】
前記第１符号作成段階511 では前記不揮発性メモリ205 に貯蔵されたメモリデータ303 から第1 符号が作成される。前記第１符号を作成するために前記不揮発性メモリ205 に貯蔵されたメモリデータ303 と同一のデータが前記符号作成器301 へ入力される。前記符号作成器301 は、それ自体に貯蔵されたソフトウェアを利用して、入力されたデータから第１符号を作成する。前記第１符号は前記不揮発性メモリ205 に貯蔵されたメモリデータ303 に比べてその内容が非常に簡単である。
【００２７】
前記第１符号入力段階521 では前記第１符号が前記テスタ103 へ入力される。前記第１符号は前記符号作成器301 から前記テスタ103 へ直接伝送されたりまたはデータ貯蔵手段、例えばディスクを通じて前記テスタ103 へ入力される。
【００２８】
前記ロジックテスト段階531 では前記半導体装置101 を前記テスタ103 に電気的に接続した後前記半導体装置101 のロジック203 をテストする。もしも前記半導体装置101 が不良ならば他の半導体装置を前記テスタ103 へ接続してテストする。前記他の半導体装置がパスされればテスト動作を中断し、不良になれば更に他の半導体装置を前記テスタ103 へ接続して同一のテストを実施する。パスされる半導体装置が現れる時まで前記ロジックテスト段階531 を反復する。
【００２９】
前記不揮発性メモリテスト段階541 では前記半導体装置の不揮発性メモリ205 が前記テスタ103 によりテストされる。テストが完了すると、前記テスタ103 は前記半導体装置101 からテスト応答を受け自身の特定メモリへ前記テスト応答を貯蔵する。
【００３０】
前記第２符号作成段階551 では前記不揮発性メモリテスト段階541 で発生したテスト応答から第２符号が作成される。前記テスト応答は前記符号作成器301 へ入力され、前記符号作成器301 は前記テスト応答から前記第２符号を作成する。
【００３１】
前記第２符号入力段階561 では前記符号作成器301 により作成された第２符号が前記テスタ103 の特定記憶装置へ入力される。前記テスタ103 はいくつかの記憶装置を持っているが、そのうちの一つに前記第２符号を入力する。前記第２符号は前記符号作成器301 から前記テスタ103 へ直接伝送されたりまたはデータ貯蔵手段、例えばディスクを通じて前記テスタ103 へ入力される。
【００３２】
前記比較段階571 では前記第２符号が前記第１符号と比較される。前記第１及び第２符号はその内容が簡単なためにその比較時間が非常に短い。前記第２符号と前記第１符号が一致する場合、前記テスト応答は前記テスト応答確認段階581 へ送られる。もしも前記第２符号が前記第１符号と一致しなければ、前記ロジックテスト段階531 から再び各段階を遂行する。
【００３３】
前記テスト応答確認段階581 では前記比較段階571 から出てきたテスト応答を、次の半導体装置に対してロジックテスト段階531 から比較段階571 まで反復遂行した結果得られたテスト応答と比較して一致しているか確認する。テスト応答の信頼度及び正確性を高めるため、この段階は特定回数、例えば5 回以上一致するテスト応答が出てくる時まで反復できる。
【００３４】
前記テストプログラム更新段階591 では前記テスト応答が前記テストプログラムに取込まれる。すなわち、前記テストプログラムが更新される。このようにして前記ロジック203 のテスト応答と前記不揮発性メモリ205 のテスト応答が取込まれた前記不揮発性メモリ内蔵半導体装置101 のためのテストプログラムが完成する。
【００３５】
前記半導体装置テスト段階599 では前記テスタ103 が前記更新されたテストプログラムを利用して前記半導体装置101 をテストする。前記ロジック203 と前記不揮発性メモリ205 中に１ケ所でも異常があれば、前記半導体装置101 は不良として廃棄される。
【００３６】
このように、メモリデータ303 に代えて、符号305 を利用してテストプログラムを更新することによってテストプログラム更新時間が縮まる。
【００３７】
［実施の形態３］
図７は本発明の第３実施の形態に係る不揮発性メモリ内蔵半導体装置テスト方法を示す流れ図である。図１及び図３を参照して図７に示された流れ図を説明する。
【００３８】
本発明の第３実施の形態に係る不揮発性メモリ内蔵半導体装置テスト方法が適用される不揮発性メモリ内蔵半導体装置101 はロジック213 、不揮発性メモリ215 及び符号作成部217 を具備する。前記不揮発性メモリ215 はROM であって、特にその貯蔵内容を変更できるプログラマブルROM である。本発明の第３実施の形態に係る内蔵半導体装置テスト方法はプログラムローディング段階601 、符号入力段階611 、テスト応答作成段階621 、テストプログラム更新段階641 及び半導体装置テスト段階651 を含む。
【００３９】
前記プログラムローディング段階601 では前記半導体装置101 をテストするためのテストプログラムが前記テスタ103 へローディングされる。半導体装置101 をテストするためのテスタ103 としては多種があり、テスタ103 に使用されるソフトウェアも多種ある。したがって使用者は前記半導体装置101 の特性に適したテスタ103 及びソフトウェアを選択して使用する。前記テスタ103 は、それ自体の特定メモリに既に貯蔵されたテストプログラムを使用したりまたはデータ貯蔵手段、例えばディスクを通じて前記テストプログラムを受ける。
【００４０】
前記符号入力段階611 では前記不揮発性メモリ215 に貯蔵されたメモリデータ303 の符号305 が前記テスタ103 へ入力される。この時、前記テスタ103 は、それ自体の特定記憶装置に既に貯蔵されている符号305 を使用したりまたはデータ貯蔵手段、例えばディスクを通じて前記符号305 を受ける。
【００４１】
前記テスト応答作成段階621 では前記符号305 が前記テスタ103 が認知できる機械語にコンパイルされる。すなわち、前記不揮発性メモリのテスト応答が作成される。
【００４２】
前記テストプログラム更新段階641 では前記テスト応答が前記テストプログラムに取込まれる。このようにして前記テストプログラムが更新される。前記テストプログラムには前記半導体装置のロジック213 のテスト応答と前記半導体装置の不揮発性メモリ215 のテスト応答が一つで取込まれる。
【００４３】
前記半導体装置テスト段階651 では前記テスタ103 が前記更新されたテストプログラムを利用して前記半導体装置のロジック213 及び不揮発性メモリ215 をテストする。前記ロジック213 と前記不揮発性メモリ215 中に１ケ所でも異常があれば前記半導体装置101 は不良として廃棄される。
【００４４】
このように、メモリデータ303 に代えて、符号305 を用いてテストプログラムを更新することによってテストプログラム更新時間が縮まる。
【００４５】
［実施の形態４］
図８は本発明の第４実施の形態に係る不揮発性メモリ内蔵半導体装置テスト方法を示す流れ図である。図１、図３及び図４を参照して図８に示された流れ図を説明する。
【００４６】
本発明の第４実施の形態に係る不揮発性メモリ内蔵半導体装置テスト方法に適用される半導体装置はロジック213 、不揮発性メモリ215 及び符号作成部217 を具備する。前記不揮発性メモリ215 はROM であって、特にその貯蔵内容を変更できるプログラマブルROM である。本発明の第４実施の形態に係る不揮発性メモリ内蔵半導体装置テスト方法はプログラムローディング段階701 、符号作成段階711 、符号入力段階721 、ロジックテスト段階731 、不揮発性メモリテスト段階741 、比較段階751 、テスト応答確認段階761 、テストプログラム更新段階771 及び半導体装置テスト段階781 を含む。
【００４７】
前記プログラムローディング段階701 では前記半導体装置をテストするためのテストプログラムが前記テスタ103 へローディングされる。半導体装置101 をテストするためのテスタ103 としては多種あり、テスタ103 に使用されるソフトウェアも多種ある。したがって使用者は前記半導体装置101 の特性に適したテスタ103 及びソフトウェアを選択して使用する。
【００４８】
前記符号作成段階711 では前記不揮発性メモリに貯蔵されたメモリデータ303 と同一のデータから符号305 が作成される。前記符号305 を作成するために、前記不揮発性メモリに貯蔵されたメモリデータ303 と同一のデータが前記符号作成器301 へ入力される。前記符号作成器301 は、それ自体に貯蔵されたソフトウェアを利用して入力されたデータから符号305 を作成する。前記符号305 は前記不揮発性メモリに貯蔵されたメモリデータ303 に比べてその内容が非常に簡単である。
【００４９】
前記符号入力段階721 では前記符号305 が前記テスタ103 へ入力される。前記符号305 は前記符号作成器301 から前記テスタ103 へ直接伝送されたりまたはデータ貯蔵手段、例えばディスクを通じて前記テスタ103 へ入力される。
【００５０】
前記ロジックテスト段階731 では前記半導体装置101 を前記テスタ103 に電気的に接続した後前記半導体装置101 のロジック213 をテストする。もしも前記半導体装置101 が不良ならば異なる半導体装置101 を前記テスタ103 へ接続してテストする。前記他の半導体装置がパスされればテスト動作を中断し、不良になれば更に他の半導体装置を前記テスタ103 へ接続して同一のテストを実施する。パスされる半導体装置が現れる時まで前記ロジックテスト段階731 を反復する。
【００５１】
前記不揮発性メモリテスト段階741 では前記半導体装置の不揮発性メモリ215 が前記テスタ103 によりテストされる。テストが完了すると前記テスタ103 は前記半導体装置101 からテスト応答を受けて自身の特定メモリへ前記テスト応答を貯蔵する。前記テスト応答は符号305 で構成される。前記テスタ103 はいくつかの記憶装置を持っているがその中の一つへ前記テスト応答を貯蔵する。
【００５２】
前記比較段階751 では前記テスト応答が前記符号305 と比較される。前記テスト応答はその内容が簡単なためにその比較時間が非常に短い。前記テスト応答と前記符号305 が一致する場合前記テスト応答が出力される。もしも前記テスト応答が前記符号305 と一致しなければ、前記ロジックテスト段階731 から再び遂行する。
【００５３】
前記テスト応答確認段階761 では前記比較段階751 から出てきたテスト応答を、次の半導体装置に対してロジックテスト段階731 から比較段階751 まで反復遂行した結果得られたテスト応答と比較し一致しているか確認する。テスト応答の信頼度及び正確性を高めるためにこの段階は特定回数、例えば5 回以上一致するテスト応答が出てくる時まで反復できる。
【００５４】
前記テストプログラム更新段階771 では前記テスト応答が前記テストプログラムに取込まれる。すなわち、前記テストプログラムが更新される。このようにして前記ロジックのテスト応答と前記不揮発性メモリのテスト応答が取込まれた前記不揮発性メモリ内蔵半導体装置101 のためのテストプログラムが完成する。
【００５５】
前記半導体装置テスト段階781 では前記テスタ103 が前記更新されたテストプログラムを利用して前記半導体装置101 をテストする。前記ロジックと前記不揮発性メモリ中に１ケ所でも異常があれば、前記半導体装置101 は不良として廃棄される。
【００５６】
なお、本発明は前記実施の形態に限らず、多くの変形が本発明の技術的思想内で当分野で通常の知識を持った者によって可能であることは明白である。
【００５７】
【発明の効果】
以上詳述したように本発明によれば、不揮発性メモリ内蔵半導体装置のメモリデータが変更される時テストプログラムを再作成しなくて、単にメモリデータに対するテスト応答のみを変更させてテストプログラムを更新するようにしたので、テストプログラム更新時間が短縮される。さらに、メモリデータを用いず符号を利用してテストプログラムを更新することによってテストプログラム更新時間がより短縮される。それによって不揮発性メモリ内蔵半導体装置の生産コストが節減され生産性が向上する。また、符号を利用すればメモリデータが異なっても同一半導体製品群に属する半導体装置のテストプログラム管理が容易になる。
【図面の簡単な説明】
【図１】本発明に係る不揮発性メモリ内蔵半導体装置テスト方法を説明するために示したテスタ及び半導体装置の概略的な斜視図。
【図２】前記図１に示された半導体装置のブロック図。
【図３】前記図１に示された半導体装置の他のブロック図。
【図４】本発明に係る不揮発性メモリ内蔵半導体装置テスト方法に含まれる符号作成方法を説明するための図。
【図５】本発明の第１実施形態の不揮発性メモリ内蔵半導体装置テスト方法を示す流れ図。
【図６】本発明の第２実施形態の不揮発性メモリ内蔵半導体装置テスト方法を示す流れ図。
【図７】本発明の第３実施形態の不揮発性メモリ内蔵半導体装置テスト方法を示す流れ図。
【図８】本発明の第４実施形態の不揮発性メモリ内蔵半導体装置テスト方法を示す流れ図。
【符号の説明】
４０１ プログラムローディング段階
４１１ メモリデータ入力段階
４２１ テスト応答作成段階
４３１ テストプログラム更新段階
４４１ 半導体装置テスト段階

Claims (16)

1. テスタを利用して、不揮発性メモリとロジックとを内蔵する半導体装置をテストするテスト方法において、
   前記半導体装置は、前記ロジックに印加された信号は、前記ロジックを通じて外部へ直ちに出力され、前記不揮発性メモリに印加された信号は、前記不揮発性メモリを通じて外部へ直ちに出力され、
   テストプログラムを前記テスタへローディングするプログラムローディング段階と、
   前記不揮発性メモリへ貯蔵されたメモリデータと同一のメモリデータを、前記テスタへ入力するメモリデータ入力段階と、
   前記メモリデータを、前記テスタが認知できる言語にコンパイルして、テスト応答を作成するテスト応答作成段階と、
   前記ロジックのテスト応答と前記不揮発性メモリのテスト応答とを一つに取り込んで前記テストプログラムへ組込み、前記テストプログラムを更新するテストプログラム更新段階と、
   前記更新されたテストプログラムを利用して前記半導体装置のロジックおよび不揮発性メモリをテストする半導体装置テスト段階と、を含むことを特徴とする不揮発性メモリ内蔵半導体装置テスト方法。
2. 前記不揮発性メモリとしてはＲＯＭを使用することを特徴とする請求項１に記載の不揮発性メモリ内蔵半導体装置テスト方法。
3. 前記ＲＯＭはプログラム可能なＲＯＭであることを特徴とする請求項２に記載の不揮発性メモリ内蔵半導体装置テスト方法。
4. テスタを利用して、不揮発性メモリとロジックとを内蔵する半導体装置をテストするテスト方法において、
   前記半導体装置は、前記ロジックに印加された信号は、前記ロジックを通じて外部へ直ちに出力され、前記不揮発性メモリに印加された信号は、前記不揮発性メモリを通じて外部へ直ちに出力され、
   テストプログラムを前記テスタへローディングするプログラムローディング段階と、
   前記不揮発性メモリへ貯蔵されたメモリデータと同一のデータが符号作成器へ入力され、前記符号作成器が第１符号を作成する第１符号作成段階と、
   前記第１符号を前記テスタへ入力する第１符号入力段階と、
   前記半導体装置を前記テスタに電気的に接続した後、前記半導体装置のロジックをテストするロジックテスト段階と、
   前記半導体装置の不揮発性メモリをテストする不揮発性メモリテスト段階と、
   前記不揮発性メモリテスト段階で発生したテスト応答は前記符号作成器へ入力され、前記符号作成器は前記テスト応答から第２符号を作成する第２符号作成段階と、
   前記第２符号を前記テスタの特定記憶装置へ入力する第２符号入力段階と、
   前記第２符号を前記第１符号と比較して一致する場合前記テスト応答を出力する比較段階と、
   前記テスト応答を複数回比較して正確性の高いテスト応答を求めるテスト応答確認段階と、
   前記テスト応答を前記テストプログラムへ組込んで前記テストプログラムを更新するテストプログラム更新段階と、
   前記ロジックと前記不揮発性メモリとのテスト応答が一つに取込まれた前記更新されたテストプログラムを利用して、前記半導体装置をテストする半導体装置テスト段階と、を含むことを特徴とする不揮発性メモリ内蔵半導体装置テスト方法。
5. 前記ロジックテスト段階は、前記半導体装置の不揮発性メモリをテストするメモリテスト段階前に前記半導体装置を前記テスタへ電気的に接続し、前記半導体装置のロジックをパスする時まで反復してテストする、ことを特徴とする請求項４に記載の不揮発性メモリ内蔵半導体装置テスト方法。
6. 前記不揮発性メモリとしてはＲＯＭを使用することを特徴とする請求項４に記載の不揮発性メモリ内蔵半導体装置テスト方法。
7. 前記ＲＯＭはプログラム可能なＲＯＭであることを特徴とする請求項６に記載の不揮発性メモリ内蔵半導体装置テスト方法。
8. 前記比較段階で前記テスト応答と前記符号が一致しない場合、前記不揮発性メモリテスト段階から再び各段階を遂行する、ことを特徴とする請求項４に記載の不揮発性メモリ内蔵半導体装置テスト方法。
9. ロジックと不揮発性メモリとこの不揮発性メモリの出力に応答して符号を作成する符号作成部とを具備する半導体装置を、テスタを利用してテストするテスト方法において、
   前記半導体装置は、前記ロジックに印加された信号は、前記ロジックを通じて外部へ出力され、前記不揮発性メモリに印加された信号は、前記不揮発性メモリ及び前記符号作成部を通じて外部へ出力され、
   テストプログラムを前記テスタへローディングするプログラムローディング段階と、
   前記符号作成部から出力される前記不揮発性メモリに貯蔵されたメモリデータの符号を、前記テスタへ入力する符号入力段階と、
   前記テスタへ入力された前記符号をコンパイルして、前記不揮発性メモリのテスト応答を作成するテスト応答作成段階と、
   前記テスト応答を前記テストプログラムへ組込んで、前記テストプログラムを更新するテストプログラム更新段階と、
   前記ロジックと前記不揮発性メモリとのテスト応答が１つに取込まれた前記更新されたテストプログラムを利用して、前記半導体装置をテストする半導体装置テスト段階と、を含むことを特徴とする不揮発性メモリ内蔵半導体装置テスト方法。
10. 前記不揮発性メモリとしてはＲＯＭを使用することを特徴とする請求項９に記載の不揮発性メモリ内蔵半導体装置テスト方法。
11. 前記ＲＯＭはプログラム可能なＲＯＭであることを特徴とする請求項１０に記載の不揮発性メモリ内蔵半導体装置テスト方法。
12. ロジックと不揮発性メモリとこの不揮発性メモリの出力に応答して符号を作成する符号作成部とを具備する半導体装置を、テスタを利用してテストするテスト方法において、
    前記半導体装置は、前記ロジックに印加された信号は、前記ロジックを通じて外部へ出力され、前記不揮発性メモリに印加された信号は、前記不揮発性メモリ及び前記符号作成部を通じて外部へ出力され、
    テストプログラムを前記テスタへローディングするプログラムローディング段階と、
    前記不揮発性メモリへ貯蔵されたメモリデータと同一のデータが符号作成器に入力され、前記符号作成器が符号を作成する符号作成段階と、
    前記符号を前記テスタへ入力する符号入力段階と、
    前記半導体装置を前記テスタに電気的に接続した後、前記半導体装置のロジックをテストするロジックテスト段階と、
    前記半導体装置の不揮発性メモリをテストし、前記符号作成部から出力される符号で構成されたテスト応答を前記テスタの特定記憶装置へ貯蔵する不揮発性メモリテスト段階と、
    前記テスト応答を前記符号と比較して、前記テスト応答と前記符号が一致する場合前記テスト応答を出力する比較段階と、
    前記テスト応答を複数回比較し、正確性の高いテスト応答を求めるテスト応答確認段階と、
    前記テスト応答を前記テストプログラムへ組込んで前記テストプログラムを更新するテストプログラム更新段階と、
    前記ロジックと前記不揮発性メモリとのテスト応答が１つに取込まれた前記更前記更新されたテストプログラムを利用して前記半導体装置をテストする半導体装置テスト段階と、を含むことを特徴とする不揮発性メモリ内蔵半導体装置テスト方法。
13. 前記ロジックテスト段階は、前記半導体装置の不揮発性メモリをテストするメモリテスト段階前に前記半導体装置を前記テスタへ電気的に接続し、前記半導体装置のロジックをパスする時まで反復してテストする、ことを特徴とする請求項１２に記載の不揮発性メモリ内蔵半導体装置テスト方法。
14. 前記不揮発性メモリとしてはＲＯＭを使用することを特徴とする請求項１２に記載の不揮発性メモリ内蔵半導体装置テスト方法。
15. 前記ROM はプログラム可能なＲＯＭであることを特徴とする請求項１４に記載の不揮発性メモリ内蔵半導体装置テスト方法。
16. 前記比較段階で前記テスト応答と前記符号が一致しない場合、前記不揮発性メモリテスト段階から再び各段階を遂行する、ことを特徴とする請求項１２に記載の不揮発性メモリ内蔵半導体装置テスト方法。

Images