JP3052385B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP3052385B2 JP3052385B2 JP3005495A JP549591A JP3052385B2 JP 3052385 B2 JP3052385 B2 JP 3052385B2 JP 3005495 A JP3005495 A JP 3005495A JP 549591 A JP549591 A JP 549591A JP 3052385 B2 JP3052385 B2 JP 3052385B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- test mode
- internal bus
- test
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【０００１】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特にＲＯＭ並びにＲＡＭを内蔵したシングルチッ
プ・マイクロコンピュータのテスト回路に関する。
関し、特にＲＯＭ並びにＲＡＭを内蔵したシングルチッ
プ・マイクロコンピュータのテスト回路に関する。
【０００２】
【従来の技術】マイクロコンピュータ、特にＲＯＭ並び
にＲＡＭを内蔵したシングルチップ・マイクロコンピュ
ータに於いては、ＣＰＵ制御系がＬＳＩ内部で閉じてい
るため、内部制御信号タイミングを気にすることなくユ
ーザはプラグラムを組むことができるという特徴があ
る。しかしその反面、シングルチップ・マイクロコンピ
ュータのＬＳＩとしての機能テストが難しいという問題
がある。この為、通常シングルチップ・マイクロコンピ
ュータでは特定端子を使用しＬＳＩの内蔵ＲＯＭに依ら
ないテストを可能とするべく、テスト回路を内蔵してい
る。
にＲＡＭを内蔵したシングルチップ・マイクロコンピュ
ータに於いては、ＣＰＵ制御系がＬＳＩ内部で閉じてい
るため、内部制御信号タイミングを気にすることなくユ
ーザはプラグラムを組むことができるという特徴があ
る。しかしその反面、シングルチップ・マイクロコンピ
ュータのＬＳＩとしての機能テストが難しいという問題
がある。この為、通常シングルチップ・マイクロコンピ
ュータでは特定端子を使用しＬＳＩの内蔵ＲＯＭに依ら
ないテストを可能とするべく、テスト回路を内蔵してい
る。
【０００３】今日、ＬＳＩ特にシングルチップ・マイク
ロコンピュータの集積度は年々増加傾向にあり、この様
な中で、マイクロコンピュータ自身のテスト品質を比較
的効率よく向上させる方法としてユーザプログラムが書
かれたマイクロコンピュータ内蔵ＲＯＭを実際に動作さ
せるテストがある。
ロコンピュータの集積度は年々増加傾向にあり、この様
な中で、マイクロコンピュータ自身のテスト品質を比較
的効率よく向上させる方法としてユーザプログラムが書
かれたマイクロコンピュータ内蔵ＲＯＭを実際に動作さ
せるテストがある。
【０００４】
【発明が解決しようとする課題】しかし上述した従来の
マイクロコンピュータでは、テストモード時は基本的に
ユーザＲＯＭがインストラクション・バスから切り放さ
れるため、ユーザＲＯＭの実行による機能テストを行う
際は、否テストモードにて実施せざるを得なく、この結
果ＬＳＩ内部バスのデータの監視等、不良モード検出の
為の有効な手段を駆使することができないという欠点が
あった。これはマイクロコンピュータのテスト品質を向
上させる上で大きな問題となっていた。
マイクロコンピュータでは、テストモード時は基本的に
ユーザＲＯＭがインストラクション・バスから切り放さ
れるため、ユーザＲＯＭの実行による機能テストを行う
際は、否テストモードにて実施せざるを得なく、この結
果ＬＳＩ内部バスのデータの監視等、不良モード検出の
為の有効な手段を駆使することができないという欠点が
あった。これはマイクロコンピュータのテスト品質を向
上させる上で大きな問題となっていた。
【０００５】本発明の目的は、通常のユーザ使用モー
ド、即ち内蔵ＲＯＭを実際に動作させたモードに於いて
も内部バス・データの観測を行うことができるマイクロ
コンピュータを提供することにある。
ド、即ち内蔵ＲＯＭを実際に動作させたモードに於いて
も内部バス・データの観測を行うことができるマイクロ
コンピュータを提供することにある。
【０００６】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、ＬＳＩテストモードを設定するテストモード
・レジスタと、電気的消去可能なプログラマブルＲＯＭ
と、該電気的消去可能なプログラマブルＲＯＭにＬＳＩ
外部より所定のデータを書き込む手段と、該電気的消去
可能なプログラマブルＲＯＭ書き込みデータをシステム
・リセット時に読み出し前記テストモード・レジスタの
設定を行う手段と、該テストモード・レジスタにより内
蔵ＲＯＭによるマイクロコンピュータの動作状態を内部
バス介して汎用端子に選択して出力する手段とを有する
テスト回路を含んで構成されている。
ュータは、ＬＳＩテストモードを設定するテストモード
・レジスタと、電気的消去可能なプログラマブルＲＯＭ
と、該電気的消去可能なプログラマブルＲＯＭにＬＳＩ
外部より所定のデータを書き込む手段と、該電気的消去
可能なプログラマブルＲＯＭ書き込みデータをシステム
・リセット時に読み出し前記テストモード・レジスタの
設定を行う手段と、該テストモード・レジスタにより内
蔵ＲＯＭによるマイクロコンピュータの動作状態を内部
バス介して汎用端子に選択して出力する手段とを有する
テスト回路を含んで構成されている。
【０００７】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の第１の実施例を示すブロック図であ
る。図に於いて１２はマイクロコンピュータであり、１
はＥＥＰＲＯＭセル、２はＥＥＰＲＯＭへのデータを書
き込む書き込み回路、３はＥＥＰＲＯＭへのデータ書き
込み時に書き込みパルスを印加する第１の特定端子、４
はＥＥＰＲＯＭへの書き込みデータを挿入する第２の特
定端子、５はＥＥＰＲＯＭ設定データの読みだしを行う
読みだし回路、６はマイクロコンピュータの初期化を行
うシステムリセット端子、７はテストモードを設定する
テストモード・レジスタ、８はマイクロコンピュータ内
部バスの選択を行うバス選択回路、９は前記選択回路８
の選択データを出力する第３の特定端子、１０はマイク
ロコンピュータの第１の内部バス、１１は前記バスとは
異なるマイクロコンピュータの第２の内部バスである。
る。図１は本発明の第１の実施例を示すブロック図であ
る。図に於いて１２はマイクロコンピュータであり、１
はＥＥＰＲＯＭセル、２はＥＥＰＲＯＭへのデータを書
き込む書き込み回路、３はＥＥＰＲＯＭへのデータ書き
込み時に書き込みパルスを印加する第１の特定端子、４
はＥＥＰＲＯＭへの書き込みデータを挿入する第２の特
定端子、５はＥＥＰＲＯＭ設定データの読みだしを行う
読みだし回路、６はマイクロコンピュータの初期化を行
うシステムリセット端子、７はテストモードを設定する
テストモード・レジスタ、８はマイクロコンピュータ内
部バスの選択を行うバス選択回路、９は前記選択回路８
の選択データを出力する第３の特定端子、１０はマイク
ロコンピュータの第１の内部バス、１１は前記バスとは
異なるマイクロコンピュータの第２の内部バスである。
【０００８】次に動作について説明する。図２は図１の
マイクロコンピュータの具体的なテスト・フローを示す
図である。まず初めにマイクロコンピュータ１２をテス
トモードに設定する。通常本モードの設定は特定な端子
に特定な電圧を印加することにより行う。次に本テスト
モード状態にてＥＥＰＲＯＭセル１に所定データを書き
込む。ＥＥＰＲＯＭセル１はマイクロコンピュータ１２
のテストモード時にのみ書き込み可能な不揮発性メモリ
であり、第１の特定端子３に印加される書き込みパルス
により、第２の特定端子４より所定のデータを書き込み
回路２を介してＥＥＰＲＯＭセル１に書き込む。
マイクロコンピュータの具体的なテスト・フローを示す
図である。まず初めにマイクロコンピュータ１２をテス
トモードに設定する。通常本モードの設定は特定な端子
に特定な電圧を印加することにより行う。次に本テスト
モード状態にてＥＥＰＲＯＭセル１に所定データを書き
込む。ＥＥＰＲＯＭセル１はマイクロコンピュータ１２
のテストモード時にのみ書き込み可能な不揮発性メモリ
であり、第１の特定端子３に印加される書き込みパルス
により、第２の特定端子４より所定のデータを書き込み
回路２を介してＥＥＰＲＯＭセル１に書き込む。
【０００９】次に前記テストモードを解除し、システム
リセット端子６をアクティブにすることにより、マイク
ロコンピュータ１２の初期化及びマイクロコンピュータ
内部ユーザＲＯＭの実行を行う。このときＥＥＰＲＯＭ
セル１は初期化は行なわれず前記書き込みデータを保持
している。また同時にＥＥＰＲＯＭ読みだし回路５によ
りＥＥＰＲＯＭ設定データを読みだし、前記テストモー
ドレジスタ７にデータを設定する。この設定データに基
づきバス選択回路８により外部観測を行う内部バスの選
択を行う。前記選択回路８により選択された内部バスの
データは特定端子９を介して出力される。以上一連の動
作により、ユーザＲＯＭを実行しながらマイクロコンピ
ュータ内部バス状態を特定端子を介して観測することが
可能となる。
リセット端子６をアクティブにすることにより、マイク
ロコンピュータ１２の初期化及びマイクロコンピュータ
内部ユーザＲＯＭの実行を行う。このときＥＥＰＲＯＭ
セル１は初期化は行なわれず前記書き込みデータを保持
している。また同時にＥＥＰＲＯＭ読みだし回路５によ
りＥＥＰＲＯＭ設定データを読みだし、前記テストモー
ドレジスタ７にデータを設定する。この設定データに基
づきバス選択回路８により外部観測を行う内部バスの選
択を行う。前記選択回路８により選択された内部バスの
データは特定端子９を介して出力される。以上一連の動
作により、ユーザＲＯＭを実行しながらマイクロコンピ
ュータ内部バス状態を特定端子を介して観測することが
可能となる。
【００１０】図３は本発明の第２の実施例を示すブロッ
ク図である。７はテストモード・レジスタ、８ばバス選
択回路、９は第３の特定端子、１０はマイクロコンピュ
ータの第１の内部バス、１１はマイクロコンピュータの
第２の内部バス、１３はマイクロコンピュータ内部の、
複数相から成る制御ステートの内のある特性相のステー
ト信号、１４，１５，１６は論理積回路、１７は論理和
回路、１８は反転回路を示す。
ク図である。７はテストモード・レジスタ、８ばバス選
択回路、９は第３の特定端子、１０はマイクロコンピュ
ータの第１の内部バス、１１はマイクロコンピュータの
第２の内部バス、１３はマイクロコンピュータ内部の、
複数相から成る制御ステートの内のある特性相のステー
ト信号、１４，１５，１６は論理積回路、１７は論理和
回路、１８は反転回路を示す。
【００１１】前述の第１の実施例に於いてバス選択回路
８はテストモード・レジスタ７の設定データに従って第
１の内部バス１０または第２の内部バス１１のどちらか
一方を選択して第３の特定端子９に出力していた。しか
しこの場合、ユーザＲＯＭに於けるプログラム上で、第
３の特定端子９が通常の汎用出力端子として使用されて
いた時、本来の端子出力データの確認が出来ないという
問題がある。本実施例では、このような場合の解決案を
提供する。本実施例では通常の汎用端子としての使用時
に第２の内部バス１１が選択されているものとする。通
常、汎用端子への内部バスからのデータ転送は所定のス
テートで行われる。このステートを特定相のステートと
し、このタイミング信号を特定相のステート信号１３と
する。また観測を行おうとするバスを第１の内部バス１
０とする。この様な場合、ステートに同期させてリアル
タイムに内部バスを切り替えて出力させればよいことに
なる。
８はテストモード・レジスタ７の設定データに従って第
１の内部バス１０または第２の内部バス１１のどちらか
一方を選択して第３の特定端子９に出力していた。しか
しこの場合、ユーザＲＯＭに於けるプログラム上で、第
３の特定端子９が通常の汎用出力端子として使用されて
いた時、本来の端子出力データの確認が出来ないという
問題がある。本実施例では、このような場合の解決案を
提供する。本実施例では通常の汎用端子としての使用時
に第２の内部バス１１が選択されているものとする。通
常、汎用端子への内部バスからのデータ転送は所定のス
テートで行われる。このステートを特定相のステートと
し、このタイミング信号を特定相のステート信号１３と
する。また観測を行おうとするバスを第１の内部バス１
０とする。この様な場合、ステートに同期させてリアル
タイムに内部バスを切り替えて出力させればよいことに
なる。
【００１２】即ち、本実施例によればテストモード・レ
ジスタ７に“１”が設定され内部バス観測モードとなっ
ているとき、特定相のステート信号１３により第１の内
部バス１０と第２の内部バス１１をリアルタイムに切り
替えて第３の特定端子９に出力する。また、通常モード
に於いてはテストモード・レジスタは“０”となってい
る為、論理積回路１５がアクティブ、論理積回路１４が
ノンアクティブとなり第２の内部バス１１のデータのみ
第３の特定端子９に出力される。
ジスタ７に“１”が設定され内部バス観測モードとなっ
ているとき、特定相のステート信号１３により第１の内
部バス１０と第２の内部バス１１をリアルタイムに切り
替えて第３の特定端子９に出力する。また、通常モード
に於いてはテストモード・レジスタは“０”となってい
る為、論理積回路１５がアクティブ、論理積回路１４が
ノンアクティブとなり第２の内部バス１１のデータのみ
第３の特定端子９に出力される。
【００１３】
【発明の効果】以上説明したように、本発明に係るマイ
クロコンピュータの内蔵テスト回路では、通常のユーザ
ＲＯＭ動作によるマイクロコンピュータ機能確認の際、
マイクロコンピュータの内部所定バスのデータ観測が特
定端子を介して可能となる為、マイクロコンピュータ自
身の機能テスト品質を比較的効率良く向上させることが
可能となる。
クロコンピュータの内蔵テスト回路では、通常のユーザ
ＲＯＭ動作によるマイクロコンピュータ機能確認の際、
マイクロコンピュータの内部所定バスのデータ観測が特
定端子を介して可能となる為、マイクロコンピュータ自
身の機能テスト品質を比較的効率良く向上させることが
可能となる。
【図１】本発明の第１の実施例のブロック図である。
【図２】図１に示すマイクロコンピュータの具体的なテ
スト・フロー図である。
スト・フロー図である。
【図３】本発明の第２の実施例のブロック図である。
１ ＥＥＰＲＯＭセル ２ 書き込み回路 ３ 第１の特定端子 ４ 第２の特定端子 ５ 読みだし回路 ６ システムリセット端子 ７ テストモード・レジスタ ８ バス選択回路 ９ 第３の特定端子 １０ 第１の内部バス １１ 第２の内部バス １２ マイクロコンピュータ １３ 特定のステート信号 １４，１５，１６ 論理積回路 １７ 論理和回路 １８ 反転回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 11/22 - 11/26 G06F 15/78 G01R 31/28 - 31/30
Claims (1)
- 【請求項１】 ＬＳＩテストモードを設定するテストモ
ード・レジスタと、電気的消去可能なプログラマブルＲ
ＯＭと、該電気的消去可能なプログラマブルＲＯＭにＬ
ＳＩ外部より所定のデータを書き込む手段と、該電気的
消去可能なプログラマブルＲＯＭ書き込みデータをシス
テム・リセット時に読み出し前記テストモード・レジス
タの設定を行う手段と、該テストモード・レジスタによ
り内蔵ＲＯＭによるマイクロコンピュータの動作状態を
内部バス介して汎用端子に選択して出力する手段とを有
するテスト回路を含むことを特徴とするマイクロコンピ
ュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3005495A JP3052385B2 (ja) | 1991-01-22 | 1991-01-22 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3005495A JP3052385B2 (ja) | 1991-01-22 | 1991-01-22 | マイクロコンピュータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04237339A JPH04237339A (ja) | 1992-08-25 |
| JP3052385B2 true JP3052385B2 (ja) | 2000-06-12 |
Family
ID=11612814
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3005495A Expired - Lifetime JP3052385B2 (ja) | 1991-01-22 | 1991-01-22 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3052385B2 (ja) |
-
1991
- 1991-01-22 JP JP3005495A patent/JP3052385B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04237339A (ja) | 1992-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6760865B2 (en) | Multiple level built-in self-test controller and method therefor | |
| US5327531A (en) | Data processing system including corrupt flash ROM recovery | |
| US6347056B1 (en) | Recording of result information in a built-in self-test circuit and method therefor | |
| US6772276B2 (en) | Flash memory command abstraction | |
| JP3078530B2 (ja) | 不揮発性半導体メモリｉｃ及びそのバーンインテスト方法 | |
| JPH0812651B2 (ja) | データ処理システム及びデータ処理システムを動作させる方法 | |
| JPH0764770A (ja) | 遠隔的に書込み可能なｅｐｒｏｍを有するマイクロコントローラ装置及び書込み方法 | |
| US5893135A (en) | Flash memory array with two interfaces for responding to RAS and CAS signals | |
| JP2000149588A5 (ja) | ||
| JPH02133834A (ja) | インサートキットエミュレータ | |
| JP2000099405A (ja) | フラッシュメモリを有する電子機器 | |
| US6480974B1 (en) | Method for use of bus parking states to communicate diagnostic information | |
| US5410544A (en) | External tester control for flash memory | |
| US20020174394A1 (en) | External control of algorithm execution in a built-in self-test circuit and method therefor | |
| US5734841A (en) | Circuit for plug/play in peripheral component interconnect bus | |
| JP3052385B2 (ja) | マイクロコンピュータ | |
| JPS601654B2 (ja) | 情報処理システム集積回路 | |
| JP2934608B2 (ja) | 半導体メモリ試験方法及びその装置 | |
| US11549979B2 (en) | Test method for a system on chip and a test system for the system on chip | |
| JP3093642B2 (ja) | シングルチップマイクロコンピュータおよびそのテスト方法 | |
| JP3233270B2 (ja) | 半導体集積回路 | |
| KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
| JP2877505B2 (ja) | Ｌｓｉ実装ボード及びデータ処理装置 | |
| JP3529402B2 (ja) | Ｃｐｕを内蔵した情報記録媒体の自己診断方法 | |
| JP2919357B2 (ja) | Ｃｐｕインタフェース回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000307 |