JP3052385B2 - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JP3052385B2 JP3052385B2 JP3005495A JP549591A JP3052385B2 JP 3052385 B2 JP3052385 B2 JP 3052385B2 JP 3005495 A JP3005495 A JP 3005495A JP 549591 A JP549591 A JP 549591A JP 3052385 B2 JP3052385 B2 JP 3052385B2
- Authority
- JP
- Japan
- Prior art keywords
- microcomputer
- test mode
- internal bus
- test
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
Description
【0001】
【産業上の利用分野】本発明はマイクロコンピュータに
関し、特にROM並びにRAMを内蔵したシングルチッ
プ・マイクロコンピュータのテスト回路に関する。
関し、特にROM並びにRAMを内蔵したシングルチッ
プ・マイクロコンピュータのテスト回路に関する。
【0002】
【従来の技術】マイクロコンピュータ、特にROM並び
にRAMを内蔵したシングルチップ・マイクロコンピュ
ータに於いては、CPU制御系がLSI内部で閉じてい
るため、内部制御信号タイミングを気にすることなくユ
ーザはプラグラムを組むことができるという特徴があ
る。しかしその反面、シングルチップ・マイクロコンピ
ュータのLSIとしての機能テストが難しいという問題
がある。この為、通常シングルチップ・マイクロコンピ
ュータでは特定端子を使用しLSIの内蔵ROMに依ら
ないテストを可能とするべく、テスト回路を内蔵してい
る。
にRAMを内蔵したシングルチップ・マイクロコンピュ
ータに於いては、CPU制御系がLSI内部で閉じてい
るため、内部制御信号タイミングを気にすることなくユ
ーザはプラグラムを組むことができるという特徴があ
る。しかしその反面、シングルチップ・マイクロコンピ
ュータのLSIとしての機能テストが難しいという問題
がある。この為、通常シングルチップ・マイクロコンピ
ュータでは特定端子を使用しLSIの内蔵ROMに依ら
ないテストを可能とするべく、テスト回路を内蔵してい
る。
【0003】今日、LSI特にシングルチップ・マイク
ロコンピュータの集積度は年々増加傾向にあり、この様
な中で、マイクロコンピュータ自身のテスト品質を比較
的効率よく向上させる方法としてユーザプログラムが書
かれたマイクロコンピュータ内蔵ROMを実際に動作さ
せるテストがある。
ロコンピュータの集積度は年々増加傾向にあり、この様
な中で、マイクロコンピュータ自身のテスト品質を比較
的効率よく向上させる方法としてユーザプログラムが書
かれたマイクロコンピュータ内蔵ROMを実際に動作さ
せるテストがある。
【0004】
【発明が解決しようとする課題】しかし上述した従来の
マイクロコンピュータでは、テストモード時は基本的に
ユーザROMがインストラクション・バスから切り放さ
れるため、ユーザROMの実行による機能テストを行う
際は、否テストモードにて実施せざるを得なく、この結
果LSI内部バスのデータの監視等、不良モード検出の
為の有効な手段を駆使することができないという欠点が
あった。これはマイクロコンピュータのテスト品質を向
上させる上で大きな問題となっていた。
マイクロコンピュータでは、テストモード時は基本的に
ユーザROMがインストラクション・バスから切り放さ
れるため、ユーザROMの実行による機能テストを行う
際は、否テストモードにて実施せざるを得なく、この結
果LSI内部バスのデータの監視等、不良モード検出の
為の有効な手段を駆使することができないという欠点が
あった。これはマイクロコンピュータのテスト品質を向
上させる上で大きな問題となっていた。
【0005】本発明の目的は、通常のユーザ使用モー
ド、即ち内蔵ROMを実際に動作させたモードに於いて
も内部バス・データの観測を行うことができるマイクロ
コンピュータを提供することにある。
ド、即ち内蔵ROMを実際に動作させたモードに於いて
も内部バス・データの観測を行うことができるマイクロ
コンピュータを提供することにある。
【0006】
【課題を解決するための手段】本発明のマイクロコンピ
ュータは、LSIテストモードを設定するテストモード
・レジスタと、電気的消去可能なプログラマブルROM
と、該電気的消去可能なプログラマブルROMにLSI
外部より所定のデータを書き込む手段と、該電気的消去
可能なプログラマブルROM書き込みデータをシステム
・リセット時に読み出し前記テストモード・レジスタの
設定を行う手段と、該テストモード・レジスタにより内
蔵ROMによるマイクロコンピュータの動作状態を内部
バス介して汎用端子に選択して出力する手段とを有する
テスト回路を含んで構成されている。
ュータは、LSIテストモードを設定するテストモード
・レジスタと、電気的消去可能なプログラマブルROM
と、該電気的消去可能なプログラマブルROMにLSI
外部より所定のデータを書き込む手段と、該電気的消去
可能なプログラマブルROM書き込みデータをシステム
・リセット時に読み出し前記テストモード・レジスタの
設定を行う手段と、該テストモード・レジスタにより内
蔵ROMによるマイクロコンピュータの動作状態を内部
バス介して汎用端子に選択して出力する手段とを有する
テスト回路を含んで構成されている。
【0007】
【実施例】次に、本発明について図面を参照して説明す
る。図1は本発明の第1の実施例を示すブロック図であ
る。図に於いて12はマイクロコンピュータであり、1
はEEPROMセル、2はEEPROMへのデータを書
き込む書き込み回路、3はEEPROMへのデータ書き
込み時に書き込みパルスを印加する第1の特定端子、4
はEEPROMへの書き込みデータを挿入する第2の特
定端子、5はEEPROM設定データの読みだしを行う
読みだし回路、6はマイクロコンピュータの初期化を行
うシステムリセット端子、7はテストモードを設定する
テストモード・レジスタ、8はマイクロコンピュータ内
部バスの選択を行うバス選択回路、9は前記選択回路8
の選択データを出力する第3の特定端子、10はマイク
ロコンピュータの第1の内部バス、11は前記バスとは
異なるマイクロコンピュータの第2の内部バスである。
る。図1は本発明の第1の実施例を示すブロック図であ
る。図に於いて12はマイクロコンピュータであり、1
はEEPROMセル、2はEEPROMへのデータを書
き込む書き込み回路、3はEEPROMへのデータ書き
込み時に書き込みパルスを印加する第1の特定端子、4
はEEPROMへの書き込みデータを挿入する第2の特
定端子、5はEEPROM設定データの読みだしを行う
読みだし回路、6はマイクロコンピュータの初期化を行
うシステムリセット端子、7はテストモードを設定する
テストモード・レジスタ、8はマイクロコンピュータ内
部バスの選択を行うバス選択回路、9は前記選択回路8
の選択データを出力する第3の特定端子、10はマイク
ロコンピュータの第1の内部バス、11は前記バスとは
異なるマイクロコンピュータの第2の内部バスである。
【0008】次に動作について説明する。図2は図1の
マイクロコンピュータの具体的なテスト・フローを示す
図である。まず初めにマイクロコンピュータ12をテス
トモードに設定する。通常本モードの設定は特定な端子
に特定な電圧を印加することにより行う。次に本テスト
モード状態にてEEPROMセル1に所定データを書き
込む。EEPROMセル1はマイクロコンピュータ12
のテストモード時にのみ書き込み可能な不揮発性メモリ
であり、第1の特定端子3に印加される書き込みパルス
により、第2の特定端子4より所定のデータを書き込み
回路2を介してEEPROMセル1に書き込む。
マイクロコンピュータの具体的なテスト・フローを示す
図である。まず初めにマイクロコンピュータ12をテス
トモードに設定する。通常本モードの設定は特定な端子
に特定な電圧を印加することにより行う。次に本テスト
モード状態にてEEPROMセル1に所定データを書き
込む。EEPROMセル1はマイクロコンピュータ12
のテストモード時にのみ書き込み可能な不揮発性メモリ
であり、第1の特定端子3に印加される書き込みパルス
により、第2の特定端子4より所定のデータを書き込み
回路2を介してEEPROMセル1に書き込む。
【0009】次に前記テストモードを解除し、システム
リセット端子6をアクティブにすることにより、マイク
ロコンピュータ12の初期化及びマイクロコンピュータ
内部ユーザROMの実行を行う。このときEEPROM
セル1は初期化は行なわれず前記書き込みデータを保持
している。また同時にEEPROM読みだし回路5によ
りEEPROM設定データを読みだし、前記テストモー
ドレジスタ7にデータを設定する。この設定データに基
づきバス選択回路8により外部観測を行う内部バスの選
択を行う。前記選択回路8により選択された内部バスの
データは特定端子9を介して出力される。以上一連の動
作により、ユーザROMを実行しながらマイクロコンピ
ュータ内部バス状態を特定端子を介して観測することが
可能となる。
リセット端子6をアクティブにすることにより、マイク
ロコンピュータ12の初期化及びマイクロコンピュータ
内部ユーザROMの実行を行う。このときEEPROM
セル1は初期化は行なわれず前記書き込みデータを保持
している。また同時にEEPROM読みだし回路5によ
りEEPROM設定データを読みだし、前記テストモー
ドレジスタ7にデータを設定する。この設定データに基
づきバス選択回路8により外部観測を行う内部バスの選
択を行う。前記選択回路8により選択された内部バスの
データは特定端子9を介して出力される。以上一連の動
作により、ユーザROMを実行しながらマイクロコンピ
ュータ内部バス状態を特定端子を介して観測することが
可能となる。
【0010】図3は本発明の第2の実施例を示すブロッ
ク図である。7はテストモード・レジスタ、8ばバス選
択回路、9は第3の特定端子、10はマイクロコンピュ
ータの第1の内部バス、11はマイクロコンピュータの
第2の内部バス、13はマイクロコンピュータ内部の、
複数相から成る制御ステートの内のある特性相のステー
ト信号、14,15,16は論理積回路、17は論理和
回路、18は反転回路を示す。
ク図である。7はテストモード・レジスタ、8ばバス選
択回路、9は第3の特定端子、10はマイクロコンピュ
ータの第1の内部バス、11はマイクロコンピュータの
第2の内部バス、13はマイクロコンピュータ内部の、
複数相から成る制御ステートの内のある特性相のステー
ト信号、14,15,16は論理積回路、17は論理和
回路、18は反転回路を示す。
【0011】前述の第1の実施例に於いてバス選択回路
8はテストモード・レジスタ7の設定データに従って第
1の内部バス10または第2の内部バス11のどちらか
一方を選択して第3の特定端子9に出力していた。しか
しこの場合、ユーザROMに於けるプログラム上で、第
3の特定端子9が通常の汎用出力端子として使用されて
いた時、本来の端子出力データの確認が出来ないという
問題がある。本実施例では、このような場合の解決案を
提供する。本実施例では通常の汎用端子としての使用時
に第2の内部バス11が選択されているものとする。通
常、汎用端子への内部バスからのデータ転送は所定のス
テートで行われる。このステートを特定相のステートと
し、このタイミング信号を特定相のステート信号13と
する。また観測を行おうとするバスを第1の内部バス1
0とする。この様な場合、ステートに同期させてリアル
タイムに内部バスを切り替えて出力させればよいことに
なる。
8はテストモード・レジスタ7の設定データに従って第
1の内部バス10または第2の内部バス11のどちらか
一方を選択して第3の特定端子9に出力していた。しか
しこの場合、ユーザROMに於けるプログラム上で、第
3の特定端子9が通常の汎用出力端子として使用されて
いた時、本来の端子出力データの確認が出来ないという
問題がある。本実施例では、このような場合の解決案を
提供する。本実施例では通常の汎用端子としての使用時
に第2の内部バス11が選択されているものとする。通
常、汎用端子への内部バスからのデータ転送は所定のス
テートで行われる。このステートを特定相のステートと
し、このタイミング信号を特定相のステート信号13と
する。また観測を行おうとするバスを第1の内部バス1
0とする。この様な場合、ステートに同期させてリアル
タイムに内部バスを切り替えて出力させればよいことに
なる。
【0012】即ち、本実施例によればテストモード・レ
ジスタ7に“1”が設定され内部バス観測モードとなっ
ているとき、特定相のステート信号13により第1の内
部バス10と第2の内部バス11をリアルタイムに切り
替えて第3の特定端子9に出力する。また、通常モード
に於いてはテストモード・レジスタは“0”となってい
る為、論理積回路15がアクティブ、論理積回路14が
ノンアクティブとなり第2の内部バス11のデータのみ
第3の特定端子9に出力される。
ジスタ7に“1”が設定され内部バス観測モードとなっ
ているとき、特定相のステート信号13により第1の内
部バス10と第2の内部バス11をリアルタイムに切り
替えて第3の特定端子9に出力する。また、通常モード
に於いてはテストモード・レジスタは“0”となってい
る為、論理積回路15がアクティブ、論理積回路14が
ノンアクティブとなり第2の内部バス11のデータのみ
第3の特定端子9に出力される。
【0013】
【発明の効果】以上説明したように、本発明に係るマイ
クロコンピュータの内蔵テスト回路では、通常のユーザ
ROM動作によるマイクロコンピュータ機能確認の際、
マイクロコンピュータの内部所定バスのデータ観測が特
定端子を介して可能となる為、マイクロコンピュータ自
身の機能テスト品質を比較的効率良く向上させることが
可能となる。
クロコンピュータの内蔵テスト回路では、通常のユーザ
ROM動作によるマイクロコンピュータ機能確認の際、
マイクロコンピュータの内部所定バスのデータ観測が特
定端子を介して可能となる為、マイクロコンピュータ自
身の機能テスト品質を比較的効率良く向上させることが
可能となる。
【図1】本発明の第1の実施例のブロック図である。
【図2】図1に示すマイクロコンピュータの具体的なテ
スト・フロー図である。
スト・フロー図である。
【図3】本発明の第2の実施例のブロック図である。
1 EEPROMセル 2 書き込み回路 3 第1の特定端子 4 第2の特定端子 5 読みだし回路 6 システムリセット端子 7 テストモード・レジスタ 8 バス選択回路 9 第3の特定端子 10 第1の内部バス 11 第2の内部バス 12 マイクロコンピュータ 13 特定のステート信号 14,15,16 論理積回路 17 論理和回路 18 反転回路
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) G06F 11/22 - 11/26 G06F 15/78 G01R 31/28 - 31/30
Claims (1)
- 【請求項1】 LSIテストモードを設定するテストモ
ード・レジスタと、電気的消去可能なプログラマブルR
OMと、該電気的消去可能なプログラマブルROMにL
SI外部より所定のデータを書き込む手段と、該電気的
消去可能なプログラマブルROM書き込みデータをシス
テム・リセット時に読み出し前記テストモード・レジス
タの設定を行う手段と、該テストモード・レジスタによ
り内蔵ROMによるマイクロコンピュータの動作状態を
内部バス介して汎用端子に選択して出力する手段とを有
するテスト回路を含むことを特徴とするマイクロコンピ
ュータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3005495A JP3052385B2 (ja) | 1991-01-22 | 1991-01-22 | マイクロコンピュータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP3005495A JP3052385B2 (ja) | 1991-01-22 | 1991-01-22 | マイクロコンピュータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH04237339A JPH04237339A (ja) | 1992-08-25 |
JP3052385B2 true JP3052385B2 (ja) | 2000-06-12 |
Family
ID=11612814
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP3005495A Expired - Lifetime JP3052385B2 (ja) | 1991-01-22 | 1991-01-22 | マイクロコンピュータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3052385B2 (ja) |
-
1991
- 1991-01-22 JP JP3005495A patent/JP3052385B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH04237339A (ja) | 1992-08-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6760865B2 (en) | Multiple level built-in self-test controller and method therefor | |
US5327531A (en) | Data processing system including corrupt flash ROM recovery | |
US6347056B1 (en) | Recording of result information in a built-in self-test circuit and method therefor | |
US6772276B2 (en) | Flash memory command abstraction | |
JP3078530B2 (ja) | 不揮発性半導体メモリic及びそのバーンインテスト方法 | |
JPH0812651B2 (ja) | データ処理システム及びデータ処理システムを動作させる方法 | |
US5893135A (en) | Flash memory array with two interfaces for responding to RAS and CAS signals | |
JP2000149588A5 (ja) | ||
JPH02133834A (ja) | インサートキットエミュレータ | |
JP2000065899A (ja) | 半導体装置およびそのデータ書き換え方法 | |
JP2000099405A (ja) | フラッシュメモリを有する電子機器 | |
US6092219A (en) | Method for use of bus parking states to communicate diagnostic information | |
US5410544A (en) | External tester control for flash memory | |
US20020174394A1 (en) | External control of algorithm execution in a built-in self-test circuit and method therefor | |
US5734841A (en) | Circuit for plug/play in peripheral component interconnect bus | |
JP3052385B2 (ja) | マイクロコンピュータ | |
JPS601654B2 (ja) | 情報処理システム集積回路 | |
WO1991007754A1 (en) | Read-while-write-memory | |
JP2934608B2 (ja) | 半導体メモリ試験方法及びその装置 | |
US11549979B2 (en) | Test method for a system on chip and a test system for the system on chip | |
JP3093642B2 (ja) | シングルチップマイクロコンピュータおよびそのテスト方法 | |
JP3233270B2 (ja) | 半導体集積回路 | |
KR960001096B1 (ko) | 부팅 드라이브 시스템 | |
JP2877505B2 (ja) | Lsi実装ボード及びデータ処理装置 | |
JP3166667B2 (ja) | エミュレーション用マイクロコンピュータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000307 |