JP2000149588A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2000149588A5 JP2000149588A5 JP1998320962A JP32096298A JP2000149588A5 JP 2000149588 A5 JP2000149588 A5 JP 2000149588A5 JP 1998320962 A JP1998320962 A JP 1998320962A JP 32096298 A JP32096298 A JP 32096298A JP 2000149588 A5 JP2000149588 A5 JP 2000149588A5
- Authority
- JP
- Japan
- Prior art keywords
- volatile memory
- semiconductor integrated
- integrated circuit
- memory cell
- volatile
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000015654 memory Effects 0.000 description 191
- 239000004065 semiconductor Substances 0.000 description 75
- 230000004044 response Effects 0.000 description 26
- 230000001808 coupling Effects 0.000 description 9
- 238000010168 coupling process Methods 0.000 description 9
- 238000005859 coupling reaction Methods 0.000 description 9
- 230000000875 corresponding Effects 0.000 description 8
- 230000002950 deficient Effects 0.000 description 7
- 238000007689 inspection Methods 0.000 description 6
- 239000000758 substrate Substances 0.000 description 4
- 238000001514 detection method Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 230000003068 static Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000004913 activation Effects 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000002401 inhibitory effect Effects 0.000 description 1
- 230000003936 working memory Effects 0.000 description 1
Description
【特許請求の範囲】
【請求項1】 1個の半導体基板に、中央処理装置と、電気的に書き換え可能であって前記中央処理装置によってアクセス可能な不揮発性メモリと、前記中央処理装置によってアクセス可能な揮発性メモリとを有する半導体集積回路であって、
前記揮発性メモリは、正規の揮発性メモリセルと冗長用の揮発性メモリセルを複数個有すると共に、前記冗長用の揮発性メモリセルによって不良の正規揮発性メモリセルを救済するための救済情報をラッチする揮発性記憶回路を有し、
前記不揮発性メモリは、正規の不揮発性メモリセルと冗長用の不揮発性メモリセルを複数個有すると共に、前記冗長用の不揮発性メモリセルによって不良の正規不揮発性メモリセルを救済するための救済情報をラッチする揮発性記憶回路を有し、前記不揮発性メモリセルの一部は前記揮発性メモリの救済情報と共に不揮発性メモリの救済情報を記憶するメモリセルとされ、前記半導体集積回路に対する初期化の指示に応答して前記救済情報を不揮発性メモリセルから読み出して出力し、
前記揮発性記憶回路は、前記初期化の指示に応答して、不揮発性メモリからの救済情報をラッチするものであることを特徴とする半導体集積回路。
【請求項2】 前記中央処理装置、不揮発性メモリ、及び揮発性メモリの夫々のデータ入出力端子が共通接続されるデータバスに前記夫々の揮発性記憶回路のデータ入力端子が結合され、前記初期化の指示に応答して、不揮発性メモリから出力される救済情報は前記データバスを介して対応する揮発性記憶回路に伝達されるものであることを特徴とする請求項1記載の半導体集積回路。
【請求項3】 前記揮発性メモリを複数個有し、夫々の揮発性メモリの揮発性記憶回路が前記データバスに接続されて成るものであることを特徴とする請求項2記載の半導体集積回路。
【請求項4】 前記不揮発性メモリは、半導体集積回路に対する初期化の指示に応答して前記救済情報を不揮発性メモリセルから複数サイクルに分けて順番に読み出して出力し、
前記揮発性記憶回路は、前記データバスの信号線に夫々共通接続され、救済情報の前記読み出しサイクル毎に、順番にデータバスに対してラッチ動作を行うものであることを特徴とする請求項2又は3記載の半導体集積回路。
【請求項5】 前記揮発性記憶回路は半導体集積回路に初期化を指示するリセット信号の第1の状態に応答して前記不揮発性メモリから出力される前記救済情報をラッチし、前記リセット信号の第1の状態から第2の状態への変化に応答して中央処理装置がリセット例外処理を開始するものであることを特徴とする請求項1記載の半導体集積回路。
【請求項6】 半導体集積回路に初期化を指示するリセット信号の第1の状態に応答して初期化されるクロック制御回路を有し、クロック制御回路は、前記リセット信号の第1の状態から第2の状態への変化に応答して前記揮発性記憶回路に前記不揮発性メモリからの前記救済情報をラッチさせ、その後、中央処理装置にリセット例外処理を開始させるものであることを特徴とする請求項1記載の半導体集積回路。
【請求項7】 前記不揮発性メモリは、救済情報格納用の不揮発性メモリセルに対する書換えを許容する動作モードと、その書換えを抑止する動作モードとを有するものであることを特徴とする請求項1記載の半導体集積回路。
【請求項8】 半導体集積回路の外部に接続される書き込み装置により前記不揮発性メモリセルに対する書換えを許容する動作モードと、中央処理装置による命令実行に従って前記不揮発性メモリセルに対する書換えを許容する動作モードとを有するものであることを特徴とする請求項7記載の半導体集積回路。
【請求項9】 前記不揮発性メモリは診断プログラムを格納する不揮発性メモリセルを有し、
前記診断プログラムは、前記不揮発性メモリ及び揮発性メモリに対して不良検出を行い、新たな不良のメモリセルを救済するための救済情報を不揮発性メモリの救済情報格納用の不揮発性メモリセルに書き込む処理を前記中央処理装置に実行させるものであることを特徴とする請求項7記載の半導体集積回路。
【請求項10】 1個の半導体基板に、夫々データバスを共有する中央処理装置と、電気的に書き換え可能であって前記中央処理装置によってアクセス可能な不揮発性メモリと、前記中央処理装置によってアクセス可能な揮発性メモリとを有する半導体集積回路であって、
前記不揮発性メモリ及び揮発性メモリは、前記データバスにデータ入力端子が接続するレジスタ手段を夫々有し、前記レジスタ手段に設定された情報に従ってその機能の一部が決定されるものであり、
前記不揮発性メモリは、複数個の不揮発性メモリセルを有し、その一部は初期化データを記憶する不揮発性メモリセルとされ、初期化データ記憶用の不揮発性メモリセルに対する書換えを許容する動作モードと抑止する動作モードとを有し、前記半導体集積回路に対する初期化の指示に応答して不揮発性メモリセルから前記初期化データを読み出して出力し、
前記レジスタ手段は、前記半導体集積回路に対する初期化の指示に応答して前記不揮発性メモリからの初期化データをラッチするものであることを特徴とする半導体集積回路。
【請求項11】 半導体集積回路に初期化を指示するリセット信号の第1の状態に応答して初期化されるクロック制御回路を有し、クロック制御回路は、前記リセット信号の第1の状態から第2の状態への変化に応答して相互に活性タイミングがずらされた複数相の第1のタイミング信号を出力し、その後に、前記中
央処理装置にリセット例外処理を開始させるための第2のタイミング信号を出力
し、
前記不揮発性メモリは、前記複数相の第1のタイミング信号の活性タイミング
に応答して前記初期化データを不揮発性メモリセルから複数サイクルに分けて順番に読み出して出力し、
前記レジスタ手段は、不揮発性メモリからの前記初期化データの読み出しサイクル毎に、順番にデータバスに対してラッチ動作を行うものである、ことを特徴とする請求項10記載の半導体集積回路。
【請求項12】 前記揮発性メモリは、これに対応される前記レジスタ手段がラッチした情報を、冗長用の揮発性メモリセルによって不良の正規揮発性メモリセルを救済するための救済情報として利用するものであることを特徴とする請求項10又は11記載の半導体集積回路。
【請求項13】 前記不揮発性メモリは、これに対応される前記レジスタ手段がラッチした情報を、冗長用の不揮発性メモリセルによって不良の正規不揮発性メモリセルを救済するための救済情報として利用するものであることを特徴とする請求項10乃至12の何れか1項記載の半導体集積回路。
【請求項14】 前記揮発性メモリは、揮発性メモリセルとしてダイナミック型メモリセルを有し、その揮発性メモリに対応される前記レジスタ手段がラッチした情報を、前記ダイナミック型メモリセルのリフレッシュインターバルを規定するための制御情報として利用するものであることを特徴とする請求項10乃至13の何れか1項記載の半導体集積回路。
【請求項15】 前記揮発性メモリは、これに対応される前記レジスタ手段がラッチした情報を、内部制御信号のタイミングを規定するための制御情報として利用するものであることを特徴とする請求項10乃至14の何れか1項記載の半導体集積回路。
【請求項16】 外部電源電圧を入力し内部電源電圧を生成する内部電圧発生回路を更に有し、この内部電圧発生回路は、内部電源電圧のレベルを規定するための参照電圧を決定する制御情報をラッチするラッチ手段を有し、このラッチ手段は、前記不揮発性記憶装置から読み出される初期化データの一部を制御情報としてラッチするものであることを特徴とする請求項10乃至15の何れか1項記載の半導体集積回路。
【請求項17】 前記不揮発性メモリはフラッシュメモリであり、一部の不揮発性メモリセルは前記中央処理装置が実行するプログラムを格納するものであることを特徴とする請求項1乃至16の何れか1項に記載の半導体集積回路。
【請求項18】 前記揮発性メモリはDRAMであり、前記中央処理装置のワークメモリであることを特徴とする請求項1乃至17の何れか1項に記載の半導体集積回路。
【請求項19】 前記揮発性メモリはSRAMから成る高速アクセス用メモリであることを特徴とする請求項1乃至17の何れか1項記載の半導体集積回路。
【請求項20】 複数の揮発性メモリセルを有するメモリアレイと、前記メモリアレイに関する救済情報を揮発的に記憶する揮発性記憶回路と、を含むメモリモジュールであって、
前記揮発性記憶回路は、
前記半導体集積回路に形成されるべきデータバスに結合可能にされる入力端子と、
前記揮発性記憶回路への救済情報の入力を制御するための制御信号を受けるための制御信号入力端子とを有する、ものであることを特徴とするメモリモジュール。
【請求項21】 前記メモリモジュールは、第1揮発性メモリセルの複数と、第2揮発性メモリセルの複数とを有し、
前記揮発性記憶回路に保持される救済情報は、前記第2揮発性メモリセルによって前記第1揮発性メモリセルを差し換え可能にするための情報である、ことを特徴とする請求項20に記載のメモリモジュール。
【請求項22】 前記メモリモジュールは、ダイナミック型メモリ又はスタテック型メモリである、ことを特徴とする請求項20に記載のメモリモジュール。
【請求項23】 前記メモリモジュールは、さらに、
アドレスバスからアドレス信号が供給されるべきアドレスバッファ回路と、
前記アドレスバッファ回路に供給されたアドレス信号と前記揮発性記憶回路に格納された救済情報とを比較するアドレス比較回路と、を含み、
前記アドレス比較回路が前記アドレスバッファ回路に供給されたアドレス信号と前記揮発性記憶回路に格納された救済情報との一致を検出したことに応答して、前記アドレス信号に従う前記第1揮発性メモリセルの代わりに、前記第2揮発性メモリセルを選択するものである、ことを特徴とする請求項21に記載のメモリモジュール。
【請求項24】 ラッチ形態にされたメモリセルを含むスタティック型メモリと、
電気的にプログラム及び消去可能な不揮発性メモリと、を有し
前記スタティック型メモリは、そのメモリアレイの救済情報を記憶する為の第1揮発性記憶回路を有し、
前記不揮発性メモリは、そのメモリアレイに前記第1揮発性記憶回路に供給されるべき第1救済情報と前記第1救済情報以外のプログラムデータとを記憶するものであることを特徴とする半導体集積回路。
【請求項25】 前記半導体集積回路は、さらに、前記第1揮発性記憶回路と前記不揮発性メモリとが結合されたデータバスを含み、
前記救済情報は、前記半導体集積回路のリセット期間に、前記データバスを介して前記第1揮発性記憶回路へ格納されることを特徴とする請求項24に記載の半導体集積回路。
【請求項26】 前記不揮発性メモリは、第2揮発性記憶回路を有し、
前記不揮発性メモリは、それ自身のメモリアレイを救済するための第2救済情報をそのメモリアレイに記憶し、
前記第2救済情報は、前記リセット期間に応答して、前記第2揮発性記憶回路に格納されることを特徴とする請求項24に記載の半導体集積回路。
【請求項27】 救済情報を揮発的に記憶するための揮発性記憶回路を有する揮発性メモリと、前記救済情報を格納するための不揮発性メモリセルを有する不揮発性メモリとを、半導体基板に形成し、半導体集積回路を製造する工程と、 前記半導体集積回路を検査し、前記揮発性メモリの欠陥情報を得る第1検査工程と、
前記第1検査工程の検査結果に応じて、前記揮発性記憶回路へ供給されるべき第1救済情報を前記不揮発性メモリセルの一部へ書き込む工程と、
前記半導体集積回路の電源電圧を通常使用時より高くして前記半導体集積回路の試験を実行するバーン・イン・テスト工程と、
前記バーン・イン・テスト工程後、前記半導体集積回路を検査し、前記バーン・イン・テスト工程に起因する前記揮発性メモリの欠陥情報を得る第2検査工程と、
前記第2検査工程の検査結果に応じて、前記揮発性記憶回路へ供給されるべき第2救済情報を前記不揮発性メモリセルの他の一部へ書き込む工程と、
を含むことを特徴とする半導体集積回路の救済方法。
【請求項28】 中央処理装置と、救済情報を揮発的に記憶するための揮発性記憶回路を有する揮発性メモリと、前記救済情報を格納するための不揮発性メモリセルを有する不揮発性メモリとを、半導体基板に形成し、半導体集積回路を製造する工程と、
前記中央処理装置に前記揮発性メモリのテストプログラムを実行させるテスト工程と、
前記テスト工程によって得られた欠陥情報を、前記不揮発性メモリセルに記憶させる工程と、
を含むことを特徴とする半導体集積回路の救済方法。
【請求項29】 制御処理装置と、
前記制御処理装置によってアクセス可能にされた電気的に消去及び書き込み可能な不揮発性メモリと、
前記制御処理装置によってアクセス可能にされ、かつ、第1揮発性メモリセルと第2揮発性メモリセルを複数個有する揮発性メモリと、
前記第2揮発性メモリセルによって前記第1揮発性メモリセルを置き換えるための結合制御情報を保持する揮発性記憶回路とを有し、
前記不揮発性メモリは、複数個の不揮発性メモリセルを有し、その一部は前記結合制御情報を記憶する第1不揮発性メモリセルを含み、
前記不揮発性メモリは、前記結合制御情報の読み出し設定動作の指示に応答して、前記結合制御情報を前記第1不揮発性メモリセルから読み出して出力し、
前記揮発性記憶回路は、前記読み出し設定動作の指示に応答して、前記結合制御情報を格納する半導体集積回路。
【請求項30】 請求項29において、
前記結合制御情報の読み出し設定動作の指示は、前記半導体集積回路の初期化動作の指示である半導体集積回路。
【請求項31】 請求項30において、
前記半導体集積回路の初期化動作の指示は、リセット信号の第1状態に応答して指示される半導体集積回路。
【請求項32】 請求項31において、
前記制御処理回路、前記不揮発性メモリ、及び前記揮発性メモリの夫々のデータ入出力端子が共通に結合され、かつ、前記揮発性記憶回路のデータ入力端子が結合されるデータバスを、さらに、含み、
前記第1不揮発性メモリセルから出力された前記結合制御情報は前記データバスを介して前記揮発性記憶回路に伝達される半導体集積回路。
【請求項33】 請求項31において、
前記揮発性記憶回路は、前記リセット信号の第1状態に応答して前記不揮発性メモリから出力される前記救済情報をラッチし、
前記リセット信号の第1状態から第2状態への変化に応答して前記制御処理装置がリセット例外処理を開始する半導体集積回路。
【請求項34】 請求項31において、
前記リセット信号の第1の状態に応答して初期化されるクロック制御回路を有し、
前記クロック制御回路は、前記リセット信号の第1の状態から第2の状態への変化に応答して前記揮発性記憶回路に前記不揮発性メモリからの前記結合制御情報をラッチさせ、その後、前記制御処理装置にリセット例外処理を開始させる半導体集積回路。
【請求項35】 請求項29において、
前記揮発性メモリが複数個設けられ、
夫々の前記揮発性メモリに対応して前記揮発性記憶回路が複数個設けられる半導体集積回路。
【請求項36】 請求項35において、
前記不揮発性メモリは、前記結合制御情報の読み出し設定動作の指示に応答して、前記結合制御情報を前記第1不揮発性メモリセルから複数サイクルに分けて順番に読み出して出力し、
前記揮発性メモリに対応して設けられた各々の揮発性記憶回路は、対応する結合制御情報を順次格納する半導体集積回路。
【請求項37】 請求項29において、
前記不揮発性メモリは、
前記第1不揮発性メモリセルに対する書換えを許容する動作モードと、
前記第1不揮発性メモリセルに対する書換えを抑止する動作モードと、
を有する半導体集積回路。
【請求項38】 請求項37において、
前記半導体集積回路は、
前記半導体集積回路の外部に接続されるべき書き込み装置により前記不揮発性メモリセルに対する書換えを許容する動作モードと、
前記制御処理装置による命令実行に従って前記不揮発性メモリセルに対する書換えを許容する動作モードと、
を有する半導体集積回路。
【請求項39】 請求項29において、
前記不揮発性メモリは、さらに、診断プログラムを格納する第2不揮発性メモリセルを有し、
前記診断プログラムは、前記不揮発性メモリ及び前記揮発性メモリに対して不良検出を行い、不良のメモリセルを救済するための救済情報を前記第1不揮発性メモリセルに書き込む処理を前記制御処理装置に実行させるものである半導体集積回路。
【請求項40】 制御処理装置と、
前記制御処理装置によってアクセス可能にされ、第1不揮発性メモリセルと第2不揮発性メモリセルを有する電気的に消去及び書き込み可能な不揮発性メモリと、
前記制御処理装置によってアクセス可能にされ、第1揮発性メモリセルと第2揮発性メモリセルを複数個有する揮発性メモリと、
前記第2揮発性メモリセルによって前記第1揮発性メモリセルを置き換えるための第1結合制御情報を保持する第1揮発性記憶回路と、を有し、
前記不揮発性メモリは、前記第2不揮発性メモリセルによって前記第1不揮発性メモリセルを置き換えるための第2結合制御情報を保持する第2揮発性記憶回路を有し、
前記不揮発性メモリは、前記第1及び前記第2結合制御情報を記憶する第3不揮発性メモリセルをさらに含み、
前記不揮発性メモリは、前記結合制御情報の読み出し設定動作の指示に応答して、前記結合制御情報を前記第2不揮発性メモリセルから読み出して出力し、
前記第1及び前記第2揮発性記憶回路は、前記読み出し設定動作の指示に応答して、前記結合制御情報を格納する半導体集積回路。
【請求項41】 請求項40において、
前記結合制御情報の読み出し設定動作の指示は、前記半導体集積回路の初期化動作の指示である半導体集積回路。
【請求項42】 請求項41において、
前記半導体集積回路の初期化動作の指示は、リセット信号の第1状態から第2状態への変化に応答して指示される半導体集積回路。
【請求項43】 請求項42において、
前記制御処理回路、前記不揮発性メモリ、及び前記揮発性メモリの夫々のデータ入出力端子が共通に結合され、かつ、前記第1揮発性記憶回路のデータ入力端子が結合されるデータバスを、さらに、含み、
前記第3不揮発性メモリセルから出力された前記結合制御情報は、前記データバスを介して前記第1揮発性記憶回路に伝達される半導体集積回路。
【請求項44】 請求項40において、
前記不揮発性メモリは、
前記第1又は前記第2不揮発性メモリセルに対する書換えを許容する動作モードと、
前記第1又は前記第2不揮発性メモリセルに対する書換えを抑止する動作モードと、
を有する半導体集積回路。
【請求項45】 請求項44において、
前記半導体集積回路は、
前記半導体集積回路の外部に接続されるべき書き込み装置により前記不揮発性メモリセルに対する書換えを許容する動作モードと、
前記制御処理装置による命令実行に従って前記不揮発性メモリセルに対する書換えを許容する動作モードと、
を有する半導体集積回路。
【請求項46】 請求項45において、
前記不揮発性メモリは、さらに、診断プログラムを格納する第4不揮発性メモリセルを有し、
前記診断プログラムは、前記不揮発性メモリ及び前記揮発性メモリに対して不良検出を行い、不良のメモリセルを救済するための救済情報を前記第3不揮発性メモリセルに書き込む処理を前記制御処理装置に実行させる半導体集積回路。
【請求項47】 請求項29又は40において、
上記揮発性メモリは、ダイナミック型メモリ又はスタティック型メモリであり、
上記不揮発性メモリはフラッシュメモリである半導体装置。
【請求項48】 請求項29又は40において、
上記制御処理装置は、中央処理装置である半導体装置。
【請求項1】 1個の半導体基板に、中央処理装置と、電気的に書き換え可能であって前記中央処理装置によってアクセス可能な不揮発性メモリと、前記中央処理装置によってアクセス可能な揮発性メモリとを有する半導体集積回路であって、
前記揮発性メモリは、正規の揮発性メモリセルと冗長用の揮発性メモリセルを複数個有すると共に、前記冗長用の揮発性メモリセルによって不良の正規揮発性メモリセルを救済するための救済情報をラッチする揮発性記憶回路を有し、
前記不揮発性メモリは、正規の不揮発性メモリセルと冗長用の不揮発性メモリセルを複数個有すると共に、前記冗長用の不揮発性メモリセルによって不良の正規不揮発性メモリセルを救済するための救済情報をラッチする揮発性記憶回路を有し、前記不揮発性メモリセルの一部は前記揮発性メモリの救済情報と共に不揮発性メモリの救済情報を記憶するメモリセルとされ、前記半導体集積回路に対する初期化の指示に応答して前記救済情報を不揮発性メモリセルから読み出して出力し、
前記揮発性記憶回路は、前記初期化の指示に応答して、不揮発性メモリからの救済情報をラッチするものであることを特徴とする半導体集積回路。
【請求項2】 前記中央処理装置、不揮発性メモリ、及び揮発性メモリの夫々のデータ入出力端子が共通接続されるデータバスに前記夫々の揮発性記憶回路のデータ入力端子が結合され、前記初期化の指示に応答して、不揮発性メモリから出力される救済情報は前記データバスを介して対応する揮発性記憶回路に伝達されるものであることを特徴とする請求項1記載の半導体集積回路。
【請求項3】 前記揮発性メモリを複数個有し、夫々の揮発性メモリの揮発性記憶回路が前記データバスに接続されて成るものであることを特徴とする請求項2記載の半導体集積回路。
【請求項4】 前記不揮発性メモリは、半導体集積回路に対する初期化の指示に応答して前記救済情報を不揮発性メモリセルから複数サイクルに分けて順番に読み出して出力し、
前記揮発性記憶回路は、前記データバスの信号線に夫々共通接続され、救済情報の前記読み出しサイクル毎に、順番にデータバスに対してラッチ動作を行うものであることを特徴とする請求項2又は3記載の半導体集積回路。
【請求項5】 前記揮発性記憶回路は半導体集積回路に初期化を指示するリセット信号の第1の状態に応答して前記不揮発性メモリから出力される前記救済情報をラッチし、前記リセット信号の第1の状態から第2の状態への変化に応答して中央処理装置がリセット例外処理を開始するものであることを特徴とする請求項1記載の半導体集積回路。
【請求項6】 半導体集積回路に初期化を指示するリセット信号の第1の状態に応答して初期化されるクロック制御回路を有し、クロック制御回路は、前記リセット信号の第1の状態から第2の状態への変化に応答して前記揮発性記憶回路に前記不揮発性メモリからの前記救済情報をラッチさせ、その後、中央処理装置にリセット例外処理を開始させるものであることを特徴とする請求項1記載の半導体集積回路。
【請求項7】 前記不揮発性メモリは、救済情報格納用の不揮発性メモリセルに対する書換えを許容する動作モードと、その書換えを抑止する動作モードとを有するものであることを特徴とする請求項1記載の半導体集積回路。
【請求項8】 半導体集積回路の外部に接続される書き込み装置により前記不揮発性メモリセルに対する書換えを許容する動作モードと、中央処理装置による命令実行に従って前記不揮発性メモリセルに対する書換えを許容する動作モードとを有するものであることを特徴とする請求項7記載の半導体集積回路。
【請求項9】 前記不揮発性メモリは診断プログラムを格納する不揮発性メモリセルを有し、
前記診断プログラムは、前記不揮発性メモリ及び揮発性メモリに対して不良検出を行い、新たな不良のメモリセルを救済するための救済情報を不揮発性メモリの救済情報格納用の不揮発性メモリセルに書き込む処理を前記中央処理装置に実行させるものであることを特徴とする請求項7記載の半導体集積回路。
【請求項10】 1個の半導体基板に、夫々データバスを共有する中央処理装置と、電気的に書き換え可能であって前記中央処理装置によってアクセス可能な不揮発性メモリと、前記中央処理装置によってアクセス可能な揮発性メモリとを有する半導体集積回路であって、
前記不揮発性メモリ及び揮発性メモリは、前記データバスにデータ入力端子が接続するレジスタ手段を夫々有し、前記レジスタ手段に設定された情報に従ってその機能の一部が決定されるものであり、
前記不揮発性メモリは、複数個の不揮発性メモリセルを有し、その一部は初期化データを記憶する不揮発性メモリセルとされ、初期化データ記憶用の不揮発性メモリセルに対する書換えを許容する動作モードと抑止する動作モードとを有し、前記半導体集積回路に対する初期化の指示に応答して不揮発性メモリセルから前記初期化データを読み出して出力し、
前記レジスタ手段は、前記半導体集積回路に対する初期化の指示に応答して前記不揮発性メモリからの初期化データをラッチするものであることを特徴とする半導体集積回路。
【請求項11】 半導体集積回路に初期化を指示するリセット信号の第1の状態に応答して初期化されるクロック制御回路を有し、クロック制御回路は、前記リセット信号の第1の状態から第2の状態への変化に応答して相互に活性タイミングがずらされた複数相の第1のタイミング信号を出力し、その後に、前記中
央処理装置にリセット例外処理を開始させるための第2のタイミング信号を出力
し、
前記不揮発性メモリは、前記複数相の第1のタイミング信号の活性タイミング
に応答して前記初期化データを不揮発性メモリセルから複数サイクルに分けて順番に読み出して出力し、
前記レジスタ手段は、不揮発性メモリからの前記初期化データの読み出しサイクル毎に、順番にデータバスに対してラッチ動作を行うものである、ことを特徴とする請求項10記載の半導体集積回路。
【請求項12】 前記揮発性メモリは、これに対応される前記レジスタ手段がラッチした情報を、冗長用の揮発性メモリセルによって不良の正規揮発性メモリセルを救済するための救済情報として利用するものであることを特徴とする請求項10又は11記載の半導体集積回路。
【請求項13】 前記不揮発性メモリは、これに対応される前記レジスタ手段がラッチした情報を、冗長用の不揮発性メモリセルによって不良の正規不揮発性メモリセルを救済するための救済情報として利用するものであることを特徴とする請求項10乃至12の何れか1項記載の半導体集積回路。
【請求項14】 前記揮発性メモリは、揮発性メモリセルとしてダイナミック型メモリセルを有し、その揮発性メモリに対応される前記レジスタ手段がラッチした情報を、前記ダイナミック型メモリセルのリフレッシュインターバルを規定するための制御情報として利用するものであることを特徴とする請求項10乃至13の何れか1項記載の半導体集積回路。
【請求項15】 前記揮発性メモリは、これに対応される前記レジスタ手段がラッチした情報を、内部制御信号のタイミングを規定するための制御情報として利用するものであることを特徴とする請求項10乃至14の何れか1項記載の半導体集積回路。
【請求項16】 外部電源電圧を入力し内部電源電圧を生成する内部電圧発生回路を更に有し、この内部電圧発生回路は、内部電源電圧のレベルを規定するための参照電圧を決定する制御情報をラッチするラッチ手段を有し、このラッチ手段は、前記不揮発性記憶装置から読み出される初期化データの一部を制御情報としてラッチするものであることを特徴とする請求項10乃至15の何れか1項記載の半導体集積回路。
【請求項17】 前記不揮発性メモリはフラッシュメモリであり、一部の不揮発性メモリセルは前記中央処理装置が実行するプログラムを格納するものであることを特徴とする請求項1乃至16の何れか1項に記載の半導体集積回路。
【請求項18】 前記揮発性メモリはDRAMであり、前記中央処理装置のワークメモリであることを特徴とする請求項1乃至17の何れか1項に記載の半導体集積回路。
【請求項19】 前記揮発性メモリはSRAMから成る高速アクセス用メモリであることを特徴とする請求項1乃至17の何れか1項記載の半導体集積回路。
【請求項20】 複数の揮発性メモリセルを有するメモリアレイと、前記メモリアレイに関する救済情報を揮発的に記憶する揮発性記憶回路と、を含むメモリモジュールであって、
前記揮発性記憶回路は、
前記半導体集積回路に形成されるべきデータバスに結合可能にされる入力端子と、
前記揮発性記憶回路への救済情報の入力を制御するための制御信号を受けるための制御信号入力端子とを有する、ものであることを特徴とするメモリモジュール。
【請求項21】 前記メモリモジュールは、第1揮発性メモリセルの複数と、第2揮発性メモリセルの複数とを有し、
前記揮発性記憶回路に保持される救済情報は、前記第2揮発性メモリセルによって前記第1揮発性メモリセルを差し換え可能にするための情報である、ことを特徴とする請求項20に記載のメモリモジュール。
【請求項22】 前記メモリモジュールは、ダイナミック型メモリ又はスタテック型メモリである、ことを特徴とする請求項20に記載のメモリモジュール。
【請求項23】 前記メモリモジュールは、さらに、
アドレスバスからアドレス信号が供給されるべきアドレスバッファ回路と、
前記アドレスバッファ回路に供給されたアドレス信号と前記揮発性記憶回路に格納された救済情報とを比較するアドレス比較回路と、を含み、
前記アドレス比較回路が前記アドレスバッファ回路に供給されたアドレス信号と前記揮発性記憶回路に格納された救済情報との一致を検出したことに応答して、前記アドレス信号に従う前記第1揮発性メモリセルの代わりに、前記第2揮発性メモリセルを選択するものである、ことを特徴とする請求項21に記載のメモリモジュール。
【請求項24】 ラッチ形態にされたメモリセルを含むスタティック型メモリと、
電気的にプログラム及び消去可能な不揮発性メモリと、を有し
前記スタティック型メモリは、そのメモリアレイの救済情報を記憶する為の第1揮発性記憶回路を有し、
前記不揮発性メモリは、そのメモリアレイに前記第1揮発性記憶回路に供給されるべき第1救済情報と前記第1救済情報以外のプログラムデータとを記憶するものであることを特徴とする半導体集積回路。
【請求項25】 前記半導体集積回路は、さらに、前記第1揮発性記憶回路と前記不揮発性メモリとが結合されたデータバスを含み、
前記救済情報は、前記半導体集積回路のリセット期間に、前記データバスを介して前記第1揮発性記憶回路へ格納されることを特徴とする請求項24に記載の半導体集積回路。
【請求項26】 前記不揮発性メモリは、第2揮発性記憶回路を有し、
前記不揮発性メモリは、それ自身のメモリアレイを救済するための第2救済情報をそのメモリアレイに記憶し、
前記第2救済情報は、前記リセット期間に応答して、前記第2揮発性記憶回路に格納されることを特徴とする請求項24に記載の半導体集積回路。
【請求項27】 救済情報を揮発的に記憶するための揮発性記憶回路を有する揮発性メモリと、前記救済情報を格納するための不揮発性メモリセルを有する不揮発性メモリとを、半導体基板に形成し、半導体集積回路を製造する工程と、 前記半導体集積回路を検査し、前記揮発性メモリの欠陥情報を得る第1検査工程と、
前記第1検査工程の検査結果に応じて、前記揮発性記憶回路へ供給されるべき第1救済情報を前記不揮発性メモリセルの一部へ書き込む工程と、
前記半導体集積回路の電源電圧を通常使用時より高くして前記半導体集積回路の試験を実行するバーン・イン・テスト工程と、
前記バーン・イン・テスト工程後、前記半導体集積回路を検査し、前記バーン・イン・テスト工程に起因する前記揮発性メモリの欠陥情報を得る第2検査工程と、
前記第2検査工程の検査結果に応じて、前記揮発性記憶回路へ供給されるべき第2救済情報を前記不揮発性メモリセルの他の一部へ書き込む工程と、
を含むことを特徴とする半導体集積回路の救済方法。
【請求項28】 中央処理装置と、救済情報を揮発的に記憶するための揮発性記憶回路を有する揮発性メモリと、前記救済情報を格納するための不揮発性メモリセルを有する不揮発性メモリとを、半導体基板に形成し、半導体集積回路を製造する工程と、
前記中央処理装置に前記揮発性メモリのテストプログラムを実行させるテスト工程と、
前記テスト工程によって得られた欠陥情報を、前記不揮発性メモリセルに記憶させる工程と、
を含むことを特徴とする半導体集積回路の救済方法。
【請求項29】 制御処理装置と、
前記制御処理装置によってアクセス可能にされた電気的に消去及び書き込み可能な不揮発性メモリと、
前記制御処理装置によってアクセス可能にされ、かつ、第1揮発性メモリセルと第2揮発性メモリセルを複数個有する揮発性メモリと、
前記第2揮発性メモリセルによって前記第1揮発性メモリセルを置き換えるための結合制御情報を保持する揮発性記憶回路とを有し、
前記不揮発性メモリは、複数個の不揮発性メモリセルを有し、その一部は前記結合制御情報を記憶する第1不揮発性メモリセルを含み、
前記不揮発性メモリは、前記結合制御情報の読み出し設定動作の指示に応答して、前記結合制御情報を前記第1不揮発性メモリセルから読み出して出力し、
前記揮発性記憶回路は、前記読み出し設定動作の指示に応答して、前記結合制御情報を格納する半導体集積回路。
【請求項30】 請求項29において、
前記結合制御情報の読み出し設定動作の指示は、前記半導体集積回路の初期化動作の指示である半導体集積回路。
【請求項31】 請求項30において、
前記半導体集積回路の初期化動作の指示は、リセット信号の第1状態に応答して指示される半導体集積回路。
【請求項32】 請求項31において、
前記制御処理回路、前記不揮発性メモリ、及び前記揮発性メモリの夫々のデータ入出力端子が共通に結合され、かつ、前記揮発性記憶回路のデータ入力端子が結合されるデータバスを、さらに、含み、
前記第1不揮発性メモリセルから出力された前記結合制御情報は前記データバスを介して前記揮発性記憶回路に伝達される半導体集積回路。
【請求項33】 請求項31において、
前記揮発性記憶回路は、前記リセット信号の第1状態に応答して前記不揮発性メモリから出力される前記救済情報をラッチし、
前記リセット信号の第1状態から第2状態への変化に応答して前記制御処理装置がリセット例外処理を開始する半導体集積回路。
【請求項34】 請求項31において、
前記リセット信号の第1の状態に応答して初期化されるクロック制御回路を有し、
前記クロック制御回路は、前記リセット信号の第1の状態から第2の状態への変化に応答して前記揮発性記憶回路に前記不揮発性メモリからの前記結合制御情報をラッチさせ、その後、前記制御処理装置にリセット例外処理を開始させる半導体集積回路。
【請求項35】 請求項29において、
前記揮発性メモリが複数個設けられ、
夫々の前記揮発性メモリに対応して前記揮発性記憶回路が複数個設けられる半導体集積回路。
【請求項36】 請求項35において、
前記不揮発性メモリは、前記結合制御情報の読み出し設定動作の指示に応答して、前記結合制御情報を前記第1不揮発性メモリセルから複数サイクルに分けて順番に読み出して出力し、
前記揮発性メモリに対応して設けられた各々の揮発性記憶回路は、対応する結合制御情報を順次格納する半導体集積回路。
【請求項37】 請求項29において、
前記不揮発性メモリは、
前記第1不揮発性メモリセルに対する書換えを許容する動作モードと、
前記第1不揮発性メモリセルに対する書換えを抑止する動作モードと、
を有する半導体集積回路。
【請求項38】 請求項37において、
前記半導体集積回路は、
前記半導体集積回路の外部に接続されるべき書き込み装置により前記不揮発性メモリセルに対する書換えを許容する動作モードと、
前記制御処理装置による命令実行に従って前記不揮発性メモリセルに対する書換えを許容する動作モードと、
を有する半導体集積回路。
【請求項39】 請求項29において、
前記不揮発性メモリは、さらに、診断プログラムを格納する第2不揮発性メモリセルを有し、
前記診断プログラムは、前記不揮発性メモリ及び前記揮発性メモリに対して不良検出を行い、不良のメモリセルを救済するための救済情報を前記第1不揮発性メモリセルに書き込む処理を前記制御処理装置に実行させるものである半導体集積回路。
【請求項40】 制御処理装置と、
前記制御処理装置によってアクセス可能にされ、第1不揮発性メモリセルと第2不揮発性メモリセルを有する電気的に消去及び書き込み可能な不揮発性メモリと、
前記制御処理装置によってアクセス可能にされ、第1揮発性メモリセルと第2揮発性メモリセルを複数個有する揮発性メモリと、
前記第2揮発性メモリセルによって前記第1揮発性メモリセルを置き換えるための第1結合制御情報を保持する第1揮発性記憶回路と、を有し、
前記不揮発性メモリは、前記第2不揮発性メモリセルによって前記第1不揮発性メモリセルを置き換えるための第2結合制御情報を保持する第2揮発性記憶回路を有し、
前記不揮発性メモリは、前記第1及び前記第2結合制御情報を記憶する第3不揮発性メモリセルをさらに含み、
前記不揮発性メモリは、前記結合制御情報の読み出し設定動作の指示に応答して、前記結合制御情報を前記第2不揮発性メモリセルから読み出して出力し、
前記第1及び前記第2揮発性記憶回路は、前記読み出し設定動作の指示に応答して、前記結合制御情報を格納する半導体集積回路。
【請求項41】 請求項40において、
前記結合制御情報の読み出し設定動作の指示は、前記半導体集積回路の初期化動作の指示である半導体集積回路。
【請求項42】 請求項41において、
前記半導体集積回路の初期化動作の指示は、リセット信号の第1状態から第2状態への変化に応答して指示される半導体集積回路。
【請求項43】 請求項42において、
前記制御処理回路、前記不揮発性メモリ、及び前記揮発性メモリの夫々のデータ入出力端子が共通に結合され、かつ、前記第1揮発性記憶回路のデータ入力端子が結合されるデータバスを、さらに、含み、
前記第3不揮発性メモリセルから出力された前記結合制御情報は、前記データバスを介して前記第1揮発性記憶回路に伝達される半導体集積回路。
【請求項44】 請求項40において、
前記不揮発性メモリは、
前記第1又は前記第2不揮発性メモリセルに対する書換えを許容する動作モードと、
前記第1又は前記第2不揮発性メモリセルに対する書換えを抑止する動作モードと、
を有する半導体集積回路。
【請求項45】 請求項44において、
前記半導体集積回路は、
前記半導体集積回路の外部に接続されるべき書き込み装置により前記不揮発性メモリセルに対する書換えを許容する動作モードと、
前記制御処理装置による命令実行に従って前記不揮発性メモリセルに対する書換えを許容する動作モードと、
を有する半導体集積回路。
【請求項46】 請求項45において、
前記不揮発性メモリは、さらに、診断プログラムを格納する第4不揮発性メモリセルを有し、
前記診断プログラムは、前記不揮発性メモリ及び前記揮発性メモリに対して不良検出を行い、不良のメモリセルを救済するための救済情報を前記第3不揮発性メモリセルに書き込む処理を前記制御処理装置に実行させる半導体集積回路。
【請求項47】 請求項29又は40において、
上記揮発性メモリは、ダイナミック型メモリ又はスタティック型メモリであり、
上記不揮発性メモリはフラッシュメモリである半導体装置。
【請求項48】 請求項29又は40において、
上記制御処理装置は、中央処理装置である半導体装置。
Priority Applications (15)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32096298A JP4587500B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法 |
TW088118504A TW557424B (en) | 1998-11-11 | 1999-10-26 | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device |
KR1019990048087A KR100581448B1 (ko) | 1998-11-11 | 1999-11-02 | 반도체집적회로, 메모리모듈, 기억매체 및반도체집적회로의 구제방법 |
US09/435,035 US6201733B1 (en) | 1998-11-11 | 1999-11-05 | Semiconductor integrated circuit device, memory module and storage device |
US09/497,119 US6341090B1 (en) | 1998-11-11 | 2000-02-03 | Method for repairing semiconductor integrated circuit device |
US09/756,233 US6324103B2 (en) | 1998-11-11 | 2001-01-09 | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device |
US09/756,747 US6438029B2 (en) | 1998-11-11 | 2001-01-10 | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device |
US09/987,189 US6538929B2 (en) | 1998-11-11 | 2001-11-13 | Semiconductor integrated circuit device, memory module and storage device |
US09/989,133 US6449197B1 (en) | 1998-11-11 | 2001-11-21 | Semiconductor integrated circuit device, memory module, storage device |
US10/178,217 US6542414B2 (en) | 1998-11-11 | 2002-06-25 | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device |
US10/379,545 US6661712B2 (en) | 1998-11-11 | 2003-03-06 | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device |
US10/684,414 US6781893B2 (en) | 1998-11-11 | 2003-10-15 | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrate circuit device |
US10/912,110 US6873555B2 (en) | 1998-11-11 | 2004-08-06 | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrate circuit device |
US11/046,769 US6967888B2 (en) | 1998-11-11 | 2005-02-01 | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device |
US11/239,372 US7031217B2 (en) | 1998-11-11 | 2005-09-30 | Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32096298A JP4587500B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法 |
Related Child Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005323104A Division JP2006059530A (ja) | 2005-11-08 | 2005-11-08 | 半導体集積回路 |
JP2005323103A Division JP2006114212A (ja) | 2005-11-08 | 2005-11-08 | 半導体集積回路 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2000149588A JP2000149588A (ja) | 2000-05-30 |
JP2000149588A5 true JP2000149588A5 (ja) | 2005-12-22 |
JP4587500B2 JP4587500B2 (ja) | 2010-11-24 |
Family
ID=18127248
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32096298A Expired - Fee Related JP4587500B2 (ja) | 1998-11-11 | 1998-11-11 | 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法 |
Country Status (4)
Country | Link |
---|---|
US (2) | US6201733B1 (ja) |
JP (1) | JP4587500B2 (ja) |
KR (1) | KR100581448B1 (ja) |
TW (1) | TW557424B (ja) |
Families Citing this family (78)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100566464B1 (ko) * | 1995-01-31 | 2006-03-31 | 가부시끼가이샤 히다치 세이사꾸쇼 | 반도체 메모리 장치 |
BR0004371B1 (pt) | 1999-01-25 | 2013-06-18 | portadora de registro e dispositivo de gravaÇço e/ou reproduÇço. | |
CN100359601C (zh) * | 1999-02-01 | 2008-01-02 | 株式会社日立制作所 | 半导体集成电路和非易失性存储器元件 |
JP3971536B2 (ja) * | 1999-09-14 | 2007-09-05 | 松下電器産業株式会社 | 強誘電体メモリ装置 |
KR100375217B1 (ko) * | 1999-10-21 | 2003-03-07 | 삼성전자주식회사 | 전기적으로 재기입 가능한 불휘발성 메모리를 구비하는마이크로컨트롤러 |
IT1313401B1 (it) * | 1999-11-23 | 2002-07-23 | St Microelectronics Srl | Sistema per la gestione del trimming di fusibili integrati inserito in una struttura di scan test. |
JP4537964B2 (ja) * | 1999-12-10 | 2010-09-08 | 株式会社東芝 | 半導体集積回路 |
WO2003088257A1 (en) * | 2002-04-10 | 2003-10-23 | Jeng-Jye Shau | Embedded electrically programmable read only memory devices |
US7269765B1 (en) * | 2000-04-13 | 2007-09-11 | Micron Technology, Inc. | Method and apparatus for storing failing part locations in a module |
JP2002025288A (ja) * | 2000-06-30 | 2002-01-25 | Hitachi Ltd | 半導体集積回路 |
JP2002025272A (ja) * | 2000-07-10 | 2002-01-25 | Sharp Corp | 半導体記憶装置およびその評価方法 |
US6785780B1 (en) | 2000-08-31 | 2004-08-31 | Micron Technology, Inc. | Distributed processor memory module and method |
US7051427B2 (en) * | 2000-09-29 | 2006-05-30 | Texas Instruments Incorporated | Integrated circuit trimming device broken die sensor |
JP4413406B2 (ja) | 2000-10-03 | 2010-02-10 | 株式会社東芝 | 不揮発性半導体メモリ及びそのテスト方法 |
JP3971565B2 (ja) * | 2000-11-06 | 2007-09-05 | 富士通株式会社 | 半導体装置及び半導体装置初期設定方法 |
JP4136657B2 (ja) * | 2000-11-29 | 2008-08-20 | Necエレクトロニクス株式会社 | 半導体記憶装置及びアドレス変換回路 |
JP2002174664A (ja) * | 2000-12-08 | 2002-06-21 | Mitsubishi Electric Corp | 半導体集積回路および半導体集積回路の製造方法 |
US6480428B2 (en) * | 2000-12-19 | 2002-11-12 | Winbond Electronics Corporation | Redundant circuit for memory device |
US6584007B2 (en) * | 2000-12-29 | 2003-06-24 | Stmicroelectronics, Inc. | Circuit and method for testing a ferroelectric memory device |
US7055074B2 (en) * | 2001-04-25 | 2006-05-30 | Hewlett-Packard Development Company, L.P. | Device to inhibit duplicate cache repairs |
JP3644913B2 (ja) | 2001-07-23 | 2005-05-11 | 松下電器産業株式会社 | 半導体装置 |
WO2003017284A1 (en) * | 2001-08-13 | 2003-02-27 | Em Microelectronic-Marin Sa | Programming an electronic device including a non-volatile memory, in particular for adjusting the features of an oscillator |
JP2003123500A (ja) | 2001-10-12 | 2003-04-25 | Mitsubishi Electric Corp | 半導体装置 |
US6754094B2 (en) | 2002-01-31 | 2004-06-22 | Stmicroelectronics, Inc. | Circuit and method for testing a ferroelectric memory device |
JP2003233999A (ja) | 2002-02-07 | 2003-08-22 | Hitachi Ltd | 半導体集積回路及び半導体集積回路の製造方法 |
JP2003346484A (ja) * | 2002-05-23 | 2003-12-05 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
JP4162076B2 (ja) * | 2002-05-30 | 2008-10-08 | 株式会社ルネサステクノロジ | 半導体記憶装置 |
JP2004055100A (ja) | 2002-07-24 | 2004-02-19 | Elpida Memory Inc | メモリモジュールの救済方法、メモリモジュール、及び揮発性メモリ |
US7067896B2 (en) * | 2002-11-13 | 2006-06-27 | Taiwan Semiconductor Manufacturing Co., Ltd. | Microelectronic fabrication having edge passivated bond pad integrated with option selection device access aperture |
US7155637B2 (en) * | 2003-01-31 | 2006-12-26 | Texas Instruments Incorporated | Method and apparatus for testing embedded memory on devices with multiple processor cores |
JP2004319034A (ja) * | 2003-04-18 | 2004-11-11 | Renesas Technology Corp | データプロセッサ |
JP4325275B2 (ja) * | 2003-05-28 | 2009-09-02 | 株式会社日立製作所 | 半導体装置 |
US7177170B2 (en) * | 2003-09-17 | 2007-02-13 | Micron Technology, Inc. | Apparatus and method for selectively configuring a memory device using a bi-stable relay |
JP2005191506A (ja) * | 2003-12-24 | 2005-07-14 | Genusion:Kk | 不揮発性記憶装置、半導体集積回路装置、及び半導体装置 |
KR100606242B1 (ko) * | 2004-01-30 | 2006-07-31 | 삼성전자주식회사 | 불휘발성 메모리와 호스트간에 버퍼링 동작을 수행하는멀티 포트 휘발성 메모리 장치, 이를 이용한 멀티-칩패키지 반도체 장치 및 이를 이용한 데이터 처리장치 |
JP2005310285A (ja) | 2004-04-22 | 2005-11-04 | Toshiba Corp | 半導体集積回路装置 |
JP2005316734A (ja) * | 2004-04-28 | 2005-11-10 | Sony Corp | 集積回路のモード設定方法及び装置 |
JP4237109B2 (ja) * | 2004-06-18 | 2009-03-11 | エルピーダメモリ株式会社 | 半導体記憶装置及びリフレッシュ周期制御方法 |
JP2006053981A (ja) * | 2004-08-11 | 2006-02-23 | Fujitsu Ltd | 記憶装置、記憶装置リード方法 |
JP2006107590A (ja) * | 2004-10-04 | 2006-04-20 | Nec Electronics Corp | 半導体集積回路装置及びそのテスト方法 |
JP2006209861A (ja) * | 2005-01-27 | 2006-08-10 | Matsushita Electric Ind Co Ltd | 半導体集積回路およびそのテスト手法 |
US20060190678A1 (en) * | 2005-02-22 | 2006-08-24 | Butler Douglas B | Static random access memory (SRAM) compatible, high availability memory array and method employing synchronous dynamic random access memory (DRAM) in conjunction with a single DRAM cache and tag |
US7506100B2 (en) * | 2005-02-23 | 2009-03-17 | United Memories, Inc. | Static random access memory (SRAM) compatible, high availability memory array and method employing synchronous dynamic random access memory (DRAM) in conjunction with a data cache and separate read and write registers and tag blocks |
DE102005009050B4 (de) * | 2005-02-28 | 2007-01-11 | Infineon Technologies Ag | Differentielle Ausleseschaltung für Fuse-Speicherzellen |
US8049293B2 (en) | 2005-03-07 | 2011-11-01 | Sony Corporation | Solid-state image pickup device, electronic apparatus using such solid-state image pickup device and method of manufacturing solid-state image pickup device |
US7359279B2 (en) * | 2005-03-31 | 2008-04-15 | Sandisk 3D Llc | Integrated circuit memory array configuration including decoding compatibility with partial implementation of multiple memory layers |
JP4401319B2 (ja) * | 2005-04-07 | 2010-01-20 | 株式会社日立製作所 | Dram積層パッケージ並びにdram積層パッケージの試験および救済方法 |
TW201101476A (en) | 2005-06-02 | 2011-01-01 | Sony Corp | Semiconductor image sensor module and method of manufacturing the same |
JP5005893B2 (ja) * | 2005-06-22 | 2012-08-22 | 浜松ホトニクス株式会社 | 半導体不良解析装置、不良解析方法、及び不良解析プログラム |
JP4261515B2 (ja) * | 2005-06-27 | 2009-04-30 | 富士通マイクロエレクトロニクス株式会社 | 半導体メモリのバーンイン試験方法 |
US7734866B2 (en) * | 2005-08-04 | 2010-06-08 | Rambus Inc. | Memory with address-differentiated refresh rate to accommodate low-retention storage rows |
US7565479B2 (en) * | 2005-08-04 | 2009-07-21 | Rambus Inc. | Memory with refresh cycle donation to accommodate low-retention-storage rows |
US7444577B2 (en) * | 2005-08-04 | 2008-10-28 | Rambus Inc. | Memory device testing to support address-differentiated refresh rates |
US7441949B2 (en) * | 2005-12-16 | 2008-10-28 | Micron Technology, Inc. | System and method for providing temperature data from a memory device having a temperature sensor |
JP2007265557A (ja) * | 2006-03-29 | 2007-10-11 | Toshiba Corp | 半導体記憶装置 |
US7929372B2 (en) | 2007-01-25 | 2011-04-19 | Samsung Electronics Co., Ltd. | Decoder, memory system, and physical position converting method thereof |
KR100929155B1 (ko) | 2007-01-25 | 2009-12-01 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 메모리 셀 억세스 방법 |
US7494846B2 (en) * | 2007-03-09 | 2009-02-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Design techniques for stacking identical memory dies |
US9229887B2 (en) * | 2008-02-19 | 2016-01-05 | Micron Technology, Inc. | Memory device with network on chip methods, apparatus, and systems |
US7978721B2 (en) * | 2008-07-02 | 2011-07-12 | Micron Technology Inc. | Multi-serial interface stacked-die memory architecture |
US8086913B2 (en) | 2008-09-11 | 2011-12-27 | Micron Technology, Inc. | Methods, apparatus, and systems to repair memory |
US8050092B2 (en) * | 2009-05-29 | 2011-11-01 | Seagate Technology Llc | NAND flash memory with integrated bit line capacitance |
US9123552B2 (en) | 2010-03-30 | 2015-09-01 | Micron Technology, Inc. | Apparatuses enabling concurrent communication between an interface die and a plurality of dice stacks, interleaved conductive paths in stacked devices, and methods for forming and operating the same |
JP5649888B2 (ja) | 2010-09-17 | 2015-01-07 | ピーエスフォー ルクスコ エスエイアールエルPS4 Luxco S.a.r.l. | 半導体装置 |
JP2012109403A (ja) * | 2010-11-17 | 2012-06-07 | Elpida Memory Inc | 半導体装置及びその制御方法 |
KR101881366B1 (ko) * | 2012-06-04 | 2018-07-24 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 동작 방법 |
KR102044827B1 (ko) * | 2012-10-17 | 2019-11-15 | 삼성전자주식회사 | 데이터 로딩 회로 및 이를 포함하는 반도체 메모리 장치 |
KR20150055933A (ko) * | 2013-11-14 | 2015-05-22 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 그것의 동작 방법 |
JP6426437B2 (ja) * | 2013-11-22 | 2018-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10012213B2 (en) | 2016-02-04 | 2018-07-03 | General Electric Company | System and method for upgrading multivendor wind turbines |
US10318904B2 (en) | 2016-05-06 | 2019-06-11 | General Electric Company | Computing system to control the use of physical state attainment of assets to meet temporal performance criteria |
US10354737B2 (en) * | 2017-06-22 | 2019-07-16 | Western Digital Technologies, Inc. | Non-volatile memory sub-block erasure disturb management scheme |
KR20190006807A (ko) | 2017-07-11 | 2019-01-21 | 유성옥 | 물고기 포획용 통발 |
KR102542286B1 (ko) * | 2018-02-21 | 2023-06-13 | 에스케이하이닉스 주식회사 | 저장 장치 및 그 동작 방법 |
KR102621778B1 (ko) | 2019-08-12 | 2024-01-09 | 에스케이하이닉스 주식회사 | 데이터 저장 장치, 이를 위한 내부전압 트리밍 회로 및 트리밍 방법 |
KR102630096B1 (ko) * | 2019-08-23 | 2024-01-29 | 에스케이하이닉스 주식회사 | 데이터 저장 장치, 이를 위한 내부전압 트리밍 회로 및 트리밍 방법 |
CN113228189A (zh) * | 2021-03-30 | 2021-08-06 | 长江存储科技有限责任公司 | 具有嵌入式固件修复机制的存储器件 |
CN113409867B (zh) * | 2021-06-29 | 2023-12-15 | 芯天下技术股份有限公司 | 非易失性存储器编程方法、装置、电子设备及存储介质 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06139786A (ja) * | 1992-10-27 | 1994-05-20 | Fujitsu Ltd | 電気的消去及び書込み可能rom |
US5619470A (en) * | 1994-08-17 | 1997-04-08 | Sharp Kabushiki Kaisha | Non-volatile dynamic random access memory |
US5812468A (en) * | 1995-11-28 | 1998-09-22 | Micron Technology, Inc. | Programmable device for redundant element cancel in a memory |
KR0172745B1 (ko) * | 1995-12-29 | 1999-03-30 | 김주용 | 플래쉬 메모리 장치 |
US5986932A (en) * | 1997-06-30 | 1999-11-16 | Cypress Semiconductor Corp. | Non-volatile static random access memory and methods for using same |
US6023761A (en) * | 1997-08-13 | 2000-02-08 | Vlsi Technology, Inc. | Method and system for using decompression on compressed software stored in non-volatile memory of an embedded computer system to yield decompressed software including initialized variables for a runtime environment |
US6003133A (en) * | 1997-11-17 | 1999-12-14 | Motorola, Inc. | Data processor with a privileged state firewall and method therefore |
US6078541A (en) * | 1998-04-28 | 2000-06-20 | Mitsumi Electronics Co., Ltd. | Device controller having volatile and non-volatile memory for storage of decompressed and compressed data |
-
1998
- 1998-11-11 JP JP32096298A patent/JP4587500B2/ja not_active Expired - Fee Related
-
1999
- 1999-10-26 TW TW088118504A patent/TW557424B/zh not_active IP Right Cessation
- 1999-11-02 KR KR1019990048087A patent/KR100581448B1/ko not_active IP Right Cessation
- 1999-11-05 US US09/435,035 patent/US6201733B1/en not_active Expired - Lifetime
-
2000
- 2000-02-03 US US09/497,119 patent/US6341090B1/en not_active Expired - Lifetime
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2000149588A5 (ja) | ||
KR100901404B1 (ko) | 패리티 셀 어레이를 구비한 메모리 회로 | |
JP3730423B2 (ja) | 半導体記憶装置 | |
US6684356B2 (en) | Self-test ram using external synchronous clock | |
US6198663B1 (en) | Non-volatile semiconductor memory IC | |
US6614689B2 (en) | Non-volatile memory having a control mini-array | |
US6981188B2 (en) | Non-volatile memory device with self test | |
KR20100002169A (ko) | 반도체 메모리 장치 및 그 테스트 방법 | |
JPH11238393A (ja) | 欠陥救済回路及び欠陥救済方法 | |
US7213186B2 (en) | Memory built-in self test circuit with full error mapping capability | |
US7719914B2 (en) | Semiconductor memory and test system | |
JP2004088597A (ja) | フィールドプログラマブルゲートアレイ | |
JP3792602B2 (ja) | 半導体記憶装置 | |
JP2001148199A5 (ja) | ||
JPH1083699A (ja) | メモリ装置の任意のサブアレイを組込み自己検査装置で検査する検査装置とその方法 | |
JP2007265557A (ja) | 半導体記憶装置 | |
US6646935B2 (en) | Semiconductor memory device for reducing number of input cycles for inputting test pattern | |
TW493176B (en) | Integrated dynamic semiconductor-memory with redundant unit of memory-cells and its self-reparation method | |
KR20090083858A (ko) | 반도체 기억 장치 | |
US6701470B1 (en) | Method for testing a memory device having different number of data pads than the tester | |
US7451368B2 (en) | Semiconductor device and method for testing semiconductor device | |
US8069385B1 (en) | Programmable built-in self-test architecture | |
KR20080006711A (ko) | 내장형 자체 테스트 회로를 구비한 반도체 메모리 장치 | |
KR100491273B1 (ko) | 테스트장치및이를포함한랜덤액세스메모리장치 | |
JPS6366798A (ja) | 半導体記憶装置 |