JPH06139786A - 電気的消去及び書込み可能ｒｏｍ - Google Patents

電気的消去及び書込み可能ｒｏｍ

Info

Publication number
JPH06139786A
JPH06139786A JP28882692A JP28882692A JPH06139786A JP H06139786 A JPH06139786 A JP H06139786A JP 28882692 A JP28882692 A JP 28882692A JP 28882692 A JP28882692 A JP 28882692A JP H06139786 A JPH06139786 A JP H06139786A
Authority
JP
Japan
Prior art keywords
cell transistor
state
circuit
cell
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28882692A
Other languages
English (en)
Inventor
Mitsuo Higuchi
光雄 樋口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP28882692A priority Critical patent/JPH06139786A/ja
Publication of JPH06139786A publication Critical patent/JPH06139786A/ja
Priority to US08/593,270 priority patent/US5586074A/en
Priority to US08/709,724 priority patent/US5671180A/en
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step

Landscapes

  • Read Only Memory (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

(57)【要約】 【目的】フラッシュ・メモリ等、ＥＥＰＲＯＭに関し、
ＥＣＣ回路を内蔵する場合のように素子面積の増大やコ
ストの上昇を招くことのない回路構成で情報消失の可能
性のあるセル・トランジスタを事前に検出し、再書込み
や、使用するセル・トランジスタの変更を行う機会を得
ることにより、情報の消失を防ぎ、システムの信頼性の
向上を図る。 【構成】記憶状態変化検出用のセンス回路１２のセンス
点＞出力用のセンス回路９のセンス点＞記憶状態変化検
出用のセンス回路１３のセンス点とし、これらセンス回
路１２、９、１３の出力値を比較することにより、フロ
ーティングゲートに蓄積された電荷を減少させているセ
ル・トランジスタを検出する。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体記憶装置中、フ
ラッシュ・メモリ（flash memory）等、電気的消去及び
書込み可能ＲＯＭ（Electrically Erasable and Progra
mmable ReadOnly Memory．以下、ＥＥＰＲＯＭという）
に関する。
【０００２】通常、ＥＥＰＲＯＭにおいては、情報の記
憶は、メモリ・セル・トランジスタ、いわゆるセル・ト
ランジスタに設けられているフローティングゲートと呼
ばれる他の部分から電気的に絶縁された導体内に電荷を
蓄積させることにより行われる。
【０００３】このため、フローティングゲートを囲む絶
縁膜の破壊や欠陥によりリークが生じると、フローティ
ングゲートに蓄積されている電荷が消失し、情報が破壊
されてしまう。
【０００４】そこで、ＥＥＰＲＯＭを工場から出荷する
場合には、情報の書込み及び読出しが行われ、不良のセ
ル・トランジスタを持つＥＥＰＲＯＭが除外されると共
に、情報を記憶させたＥＥＰＲＯＭを一定期間、高温環
境に置いた後、情報の消失の有無が確認され、情報の消
失のないＥＥＰＲＯＭのみが出荷される。
【０００５】しかし、ＥＥＰＲＯＭは、ユーザでの使用
中にも書換えが行われるため、セル・トランジスタの破
壊やフローティングゲートを囲む絶縁膜の劣化によるリ
ークが起こり、使用中に、蓄積された電荷が消失して情
報が破壊されてしまう可能性がある。
【０００６】また、セル・トランジスタに書込みと消去
を繰り返して行った場合、とりわけ、最近、主流となり
つつあるフラッシュ・メモリでは、セル・トランジスタ
に印加される電圧の影響で他のセル・トランジスタの情
報が消失してしまう、いわゆるディスターブという現象
が生じる。
【０００７】ここに、セル・トランジスタの破壊は書換
え時に起こることが多く、情報を書換えた直後に情報を
読出すことで検出が可能であるが、リークやディスター
ブによるフローティングゲートの電荷の消失は徐々に進
行するため、書換えた直後にセル・トランジスタの記憶
情報を読出すことでは検出が不可能であり、その後、セ
ル・トランジスタの記憶情報を読出して初めて情報が失
われていることが分かることが多く、情報の修復が困難
である。
【０００８】
【従来の技術】従来、ＥＥＰＲＯＭにおいては、ＥＣＣ
（error checking and correcting）回路を内蔵するこ
とで、使用中に破壊された情報の修復をすることが行わ
れてきた。
【０００９】
【発明が解決しようとする課題】ここに、ＥＣＣ回路を
内蔵する場合には、セル・トランジスタのランダムな欠
陥のかなりの部分は救済することが可能であるが、余分
なセル・トランジスタが必要となる他、素子内の周辺回
路が複雑となり、素子の面積の増大や、コストの上昇を
招いてしまうという問題点があった。
【００１０】本発明は、かかる点に鑑み、ＥＣＣ回路を
内蔵する場合のように素子面積の増大やコストの上昇を
招くことのない回路構成で情報消失の可能性のあるセル
・トランジスタを事前に検出し、再書込みや、使用する
セル・トランジスタの変更を行う機会を得ることによ
り、情報の消失を防ぎ、システムの信頼性の向上を図る
ことができるようにしたＥＥＰＲＯＭを提供することを
目的とする。
【００１１】
【課題を解決するための手段】本発明中、第１の発明に
よるＥＥＰＲＯＭは、読出し状態にされたセル・トラン
ジスタに流れる電流の電流値が、読出し状態にされたセ
ル・トランジスタが第１の論理値を記憶していると見な
すべき状態にあるか、第２の論理値を記憶していると見
なすべき状態にあるかを判断する場合の基準電流値を含
む複数の基準電流値よりも大きいか否かを、これら複数
の基準電流値ごとに示す複数のデータを得ることができ
る読出し回路を備えて構成するというものである。
【００１２】本発明中、第２の発明によるＥＥＰＲＯＭ
は、情報の記憶に使用する情報記憶用のセル・トランジ
スタの他に、記憶状態の変化を検出するために使用する
記憶状態変化検出用のセル・トランジスタを備えると共
に、この記憶状態変化検出用のセル・トランジスタの記
憶情報を読出すためのセンス回路として、情報記憶用の
セル・トランジスタの記憶情報を読出すためのセンス回
路とセンス点を異にする記憶状態変化検出用のセンス回
路を備えて構成するというものである。
【００１３】
【作用】第１の発明においては、読出し状態にされたセ
ル・トランジスタに流れる電流の電流値が、読出し状態
にされたセル・トランジスタが第１の論理値を記憶して
いると見なすべき状態にあるか、第２の論理値を記憶し
ていると見なすべき状態にあるかを判断する場合の基準
電流値を含む複数の基準電流値よりも大きいか否かを、
これら複数の基準電流値ごとに示す複数のデータを得る
ことができる。
【００１４】この結果、基準電流値により決定される範
囲において、読出し状態にされたセル・トランジスタの
フローティングゲートに蓄積されている電荷量の変化を
検出することができる。
【００１５】即ち、フローティングゲートを囲む絶縁膜
の破壊や劣化によるリークやディスターブにより、フロ
ーティングゲートに蓄積されている電荷を減少させ、情
報消失の可能性のあるセル・トランジスタを検出するこ
とができる。
【００１６】したがって、この第１の発明によれば、リ
ークやディスターブによってフローティングゲートに蓄
積されている電荷を減少させているセル・トランジスタ
に対する再書込みや、使用するセル・トランジスタの変
更を行う機会を得ることができ、情報の消失を防ぐこと
ができる。
【００１７】また、本発明中、第２の発明においては、
情報の記憶に使用する情報記憶用のセル・トランジスタ
の他に、記憶状態の変化を検出するために使用する記憶
状態変化検出用のセル・トランジスタを備えると共に、
この記憶状態変化検出用のセル・トランジスタの記憶情
報を読出すためのセンス回路として、情報記憶用のセル
・トランジスタの記憶情報を読出すためのセンス回路と
センス点を異にする記憶状態変化検出用のセンス回路を
備えるとしている。
【００１８】この結果、フローティングゲートを囲む絶
縁膜の破壊や劣化によるリークにより、フローティング
ゲートに蓄積されている電荷を減少させているセル・ト
ランジスタを検出することはできないが、記憶状態変化
検出用のセル・トランジスタを読出すことにより、ディ
スターブによりフローティングゲートに蓄積されている
電荷を減少させているセル・トランジスタを検出するこ
とはできる。
【００１９】したがって、この第２の発明によれば、デ
ィスターブによってフローティングゲートに蓄積されて
いる電荷を減少させているセル・トランジスタに対する
再書込みや、使用するセル・トランジスタの変更を行う
機会を得ることができ、情報の消失を防ぐことができ
る。
【００２０】
【実施例】以下、図１〜図４を参照して、本発明の第１
実施例〜第３実施例につき、本発明をフラッシュ・メモ
リに適用した場合を例にして説明する。
【００２１】第１実施例・・図１ 図１は本発明の第１実施例の要部を示す回路図である。
図中、１はセルアレイ部であり、２00〜２11はセル・ト
ランジスタ、ＷＬ0、ＷＬ1はワード線、ＢＬ0、ＢＬ1は
ビット線である。
【００２２】また、３はビット線選択回路（コラム選択
回路）であり、Ｙ0、Ｙ1はコラムデコーダ（図示せず）
から出力されるビット線選択信号、４0、４1はビット線
選択信号Ｙ0、Ｙ1によりＯＮ、ＯＦＦが制御されるビッ
ト線選択用のｎＭＯＳトランジスタである。
【００２３】また、５はビット線ＢＬ0、ＢＬ1に共用さ
れるデータバス、６は負荷回路であり、負荷回路６にお
いて、７は電源電圧ＶＣＣを供給するＶＣＣ電源線、８
は負荷トランジスタをなすｎＭＯＳトランジスタであ
る。
【００２４】また、９は選択されたセル・トランジスタ
の記憶情報を検出するための出力用のセンス回路、１０
は出力用のセンス回路９により検出された記憶情報を外
部に出力するための出力回路、１１は記憶情報出力端子
である。
【００２５】また、１２、１３は選択されたセル・トラ
ンジスタの記憶状態の変化を検出するための記憶状態変
化検出用のセンス回路、１４はセンス回路９、１２、１
３の出力値を比較する比較回路、１５は比較回路１４か
ら出力される比較結果が出力される比較結果出力端子で
ある。
【００２６】ここに、図２は、セル・トランジスタのコ
ントロールゲート電圧とセル・トランジスタに流れる電
流、いわゆるセル電流の電流値との関係を示す図であ
り、セル電流の電流値は、フローティングゲートに蓄積
されている電荷量により変化する。
【００２７】なお、Ｉ1はセル・トランジスタが消去状
態にあると見なすべき状態にあるか、書込み状態にある
と見なすべき状態にあるか、即ち、セル・トランジスタ
が「１」を記憶していると見なすべき状態にあるか、
「０」を記憶していると見なすべき状態にあるかを判断
する場合の基準となる基準電流値であり、セル電流の電
流値が基準電流値Ｉ1以上の場合は「１」を記憶してい
る状態、セル電流の電流値が基準電流値Ｉ1未満の場合
は「０」を記憶している状態と判断される。
【００２８】また、Ｉ2はセル・トランジスタが充分に
消去状態にあるか否か、即ち、セル・トランジスタが
「１」を充分に記憶している状態にあるか否かを判断す
る場合の基準となる基準電流値であり、セル電流の電流
値が基準電流値Ｉ2以上の場合は「１」を記憶している
状態、セル電流の電流値が基準電流値Ｉ2未満の場合は
「１」を充分に記憶している状態にはないと判断され
る。
【００２９】また、Ｉ3はセル・トランジスタが充分に
書込み状態にあるか否か、即ち、セル・トランジスタが
「０」を充分に記憶している状態にあるか否かを判断す
る場合の基準となる基準電流値であり、セル電流の電流
値が基準電流値Ｉ3以下の場合は「０」を記憶している
状態、セル電流の電流値が基準電流値Ｉ3を越える場合
は「０」を記憶している状態にはないと判断される。
【００３０】ここに、例えば、直線Ａは、フローティン
グゲートが充分に正電位となっている状態、即ち、セル
・トランジスタが「１」を充分に記憶している状態にお
けるセル・トランジスタのコントロールゲート電圧とセ
ル電流の電流値との関係を示している。
【００３１】また、直線Ｂは、フローティングゲートが
充分に負電位となっている状態、即ち、セル・トランジ
スタが「０」を充分に記憶している状態におけるセル・
トランジスタのコントロールゲート電圧とセル電流の電
流値との関係を示している。
【００３２】また、直線Ｃは、フローティングゲートに
蓄積されている電荷が不十分な状態、即ち、セル・トラ
ンジスタが「１」を充分に記憶している状態とも、
「０」を充分に記憶している状態とも言えない場合にお
けるセル・トランジスタのコントロールゲート電圧とセ
ル電流の電流値との関係を示している。
【００３３】ここに、出力用のセンス回路９は、セル・
トランジスタを読出し状態にした場合において、セル電
流の電流値が基準電流値Ｉ1の場合に、ノード１６に生
じる電圧をセンス点（しきい値）とし、セル電流の電流
値が基準電流値Ｉ1以上の場合には、読出し状態にした
セル・トランジスタは「１」を記憶していると見なすべ
き状態にあるものとして「１」を出力し、セル電流の電
流値が基準電流値Ｉ1未満の場合には、読出し状態にし
たセル・トランジスタは「０」を記憶していると見なす
べき状態にあるものとして「０」を出力するように構成
されている。
【００３４】また、記憶状態変化検出用のセンス回路１
２は、セル・トランジスタを読出し状態にした場合にお
いて、セル電流の電流値が基準電流値Ｉ2の場合に、ノ
ード１６に生じる電圧をセンス点とし、セル電流の電流
値が基準電流値Ｉ2以上の場合には、読出し状態にした
セル・トランジスタは「１」を記憶している状態にある
ものとして「１」を出力し、セル電流の電流値が基準電
流値Ｉ2未満の場合には、読出し状態にしたセル・トラ
ンジスタは「１」を充分に記憶している状態にはないも
のとして「０」を出力するように構成されている。
【００３５】また、記憶状態変化検出用のセンス回路１
３は、セル・トランジスタを読出し状態にした場合にお
いて、セル電流の電流値が基準電流値Ｉ3の場合に、ノ
ード１６に生じる電圧をセンス点とし、セル電流の電流
値が基準電流値Ｉ3以下の場合には、読出し状態にした
セル・トランジスタは「０」を充分に記憶している状態
にあるものとして「０」を出力し、セル電流の電流値が
基準電流値Ｉ3を越える場合には、読出し状態にしたセ
ル・トランジスタは「０」を充分に記憶している状態に
はないものとして「１」を出力するように構成されてい
る。
【００３６】また、比較回路１４は、センス回路９、１
２、１３の出力値が全て一致する場合には「１」を出力
し、一致しない場合には「０」を出力するように構成さ
れている。
【００３７】なお、表１は、セル・トランジスタを読出
し状態にした場合におけるセル電流の電流値と、センス
回路９、１２、１３の出力値と、比較回路１４の出力値
（比較結果）との関係を示している。
【００３８】
【表１】
【００３９】この第１実施例において、セル・トランジ
スタ２00のフローティングゲートに負の電荷が充分に蓄
積されている場合、例えば、セル・トランジスタ２00が
図２において直線Ｂで示す特性を示す場合において、こ
のセル・トランジスタ２00の記憶情報が読み出される場
合を考える。
【００４０】ここに、セル・トランジスタ２00の記憶情
報が読出される場合には、ビット線選択信号Ｙ0＝ＶＣ
Ｃ、ビット線選択信号Ｙ1＝ＶＳＳ（接地電圧）で、ｎ
ＭＯＳトランジスタ４0＝ＯＮ、ｎＭＯＳトランジスタ
４1＝ＯＦＦとされると共に、ワード線ＷＬ0＝ＶＣＣ、
ワード線ＷＬ1＝ＶＳＳとされる。
【００４１】この場合、セル・トランジスタ２00のセル
電流は基準電流値Ｉ3以下となり、出力用のセンス回路
９の出力＝「０」、記憶状態変化検出用のセンス回路１
２、１３の出力＝「０」、比較回路１４の出力値＝
「１」となり、このセル・トランジスタ２00は「１」又
は「０」を充分に記憶している状態にあると判断するこ
とができる。
【００４２】即ち、セル・トランジスタ２00は、フロー
ティングゲートを囲む絶縁膜の破壊や劣化によるリーク
あるいはディスターブにより、フローティングゲートに
蓄積されている電荷を減少させている状態ではなく、再
書込みや、使用するセル・トランジスタの変更の必要性
がないことを確認することができる。
【００４３】次に、セル・トランジスタ２11のフローテ
ィングゲートに正の電荷が充分に蓄積されている場合、
例えば、セル・トランジスタ２11が図２において直線Ａ
で示す特性を示す場合において、このセル・トランジス
タ２11の記憶情報が読出される場合を考える。
【００４４】ここに、セル・トランジスタ２11の記憶情
報が読出される場合には、ビット線選択信号Ｙ0＝ＶＳ
Ｓ、ビット線選択信号Ｙ1＝ＶＣＣとされ、ｎＭＯＳト
ランジスタ４0＝ＯＦＦ、ｎＭＯＳトランジスタ４1＝Ｏ
Ｎとされると共に、ワード線ＷＬ0＝ＶＳＳ、ワード線
ＷＬ1＝ＶＣＣとされる。
【００４５】この場合、セル・トランジスタ２11のセル
電流は基準電流値Ｉ2以上になり、出力用のセンス回路
９の出力＝「１」、記憶状態変化検出用のセンス回路１
２、１３の出力＝「１」、比較回路１４の出力値＝
「１」となり、このセル・トランジスタ２00は「１」又
は「０」を充分に記憶している状態と判断することがで
きる。
【００４６】即ち、セル・トランジスタ２11は、フロー
ティングゲートを囲む絶縁膜の破壊や劣化によるリーク
あるいはディスターブにより、フローティングゲートに
蓄積されている電荷を減少させている状態ではなく、再
書込みや、使用するセル・トランジスタの変更の必要性
がないことを確認することができる。
【００４７】次に、フローティングゲートを囲む絶縁膜
の破壊や劣化によるリークあるいはディスターブによ
り、セル・トランジスタ２10のフローティングゲートに
蓄積された電荷が減少されている場合において、このセ
ル・トランジスタ２10の記憶情報が読出される場合を考
える。
【００４８】ここに、セル・トランジスタ２10の記憶情
報が読出される場合には、ビット線選択信号Ｙ0＝ＶＣ
Ｃ、ビット線選択信号Ｙ1＝ＶＳＳとされ、ｎＭＯＳト
ランジスタ４0＝ＯＮ、ｎＭＯＳトランジスタ４1＝ＯＦ
Ｆとされると共に、ワード線ＷＬ0＝ＶＳＳ、ワード線
ＷＬ1＝ＶＣＣとされる。
【００４９】この場合、セル・トランジスタ２10のセル
電流の電流値は、基準電流値Ｉ2と基準電流値Ｉ3の間の
電流値となるが、基準電流値Ｉ1以上の場合には、出力
用のセンス回路９の出力＝「１」、記憶状態変化検出用
のセンス回路１２の出力＝「０」、記憶状態変化検出用
のセンス回路１３の出力＝「１」となる。
【００５０】これに対して、基準電流値Ｉ1未満の場合
には、出力用のセンス回路９の出力＝「０」、記憶状態
変化検出用のセンス回路１２の出力＝「０」、記憶状態
変化検出用のセンス回路１３の出力＝「１」となる。
【００５１】これらの場合には、比較回路１４の出力値
＝「０」となり、セル・トランジスタ２10は、フローテ
ィングゲートを囲む絶縁膜の破壊や劣化によるリークあ
るいはディスターブにより、フローティングゲートに蓄
積された電荷を減少させていることが分かる。
【００５２】この結果、フローティングゲートに蓄積さ
れている電荷を減少させているセル・トランジスタ２10
に対する再書込みや、使用するセル・トランジスタの変
更を行う機会を得ることができる。
【００５３】ここに、再書込みや、使用するセル・トラ
ンジスタの変更は、素子外部の制御回路を使用して行う
ことができるが、素子内部に再書込みや、使用するセル
・トランジスタの変更を行うための制御回路を設け、こ
の制御回路により、再書込みや、使用するセル・トラン
ジスタの変更を行うようにすることもできる。
【００５４】なお、セル・トランジスタの記憶状態の変
化の検出及び再書込み又は使用するセル・トランジスタ
の切替えは、電源投入時に行うことがシステムの動作
上、効率的である。
【００５５】このように、この第１実施例によれば、情
報消失の可能性のあるセル・トランジスタを事前に検出
し、再書込みや、使用するセル・トランジスタの変更を
行う機会を得ることができるので、情報消失を防ぎ、シ
ステムの信頼性の向上を図ることができる。
【００５６】また、この第１実施例によれば、記憶状態
変化検出用のセンス回路１２、１３及び比較回路１４を
追加するだけで足りるので、従来のようにＥＣＣ回路を
内蔵する場合ほどには、素子面積の増大や、コストの上
昇を招くことはない。
【００５７】なお、この第１実施例においては、記憶状
態変化検出用のセンス回路として、２個のセンス回路１
２、１３を設けるようにした場合について説明したが、
センス回路１２、１３のいずれか一方を設けるようにし
ても良い。
【００５８】第２実施例・・図３ 図３は本発明の第２実施例の要部を示す回路図であり、
この第２実施例では、セルアレイ部１、ビット線選択回
路３及びデータバス５については、図１に示す第１実施
例と同様に構成されている。
【００５９】この第２実施例において、第１実施例と異
なる点について説明すると、図中、１７は抵抗値を選
択、可変することができる負荷回路であり、１８はＶＣ
Ｃ電源線、１９〜２１は負荷トランジスタをなすｎＭＯ
Ｓトランジスタ、Ｓ１〜Ｓ３はｎＭＯＳトランジスタ１
９〜２１のＯＮ、ＯＦＦを制御する制御信号である。
【００６０】また、２２はセンス回路、２３はセンス回
路２２から出力される選択されたセル・トランジスタの
記憶情報を外部に出力するための出力回路、２４は記憶
情報出力端子である。
【００６１】また、２５は、後述するように、センス回
路２２により得られるセル・トランジスタの記憶状態の
変化を検出するための情報を一時的に記憶するための記
憶回路である。
【００６２】また、２６は記憶回路２５に記憶されたセ
ル・トランジスタの記憶状態の変化を検出するための情
報とセンス回路２２から出力されるセル・トランジスタ
の記憶情報とを比較する比較回路、２７は比較回路２６
から出力される比較結果が出力される比較結果出力端子
である。
【００６３】ここに、ｎＭＯＳトランジスタ１９は、ｎ
ＭＯＳトランジスタ１９＝ＯＮ、ｎＭＯＳトランジスタ
２０、２１＝ＯＦＦとされた場合において、セル電流の
電流値が図２に示す基準電流値Ｉ3の場合に、ノード２
８の電圧がセンス回路２２のセンス点となるように、そ
のサイズが決定されている。
【００６４】また、ｎＭＯＳトランジスタ２０は、ｎＭ
ＯＳトランジスタ１９、２０＝ＯＮ、ｎＭＯＳトランジ
スタ２１＝ＯＦＦとされた場合において、セル電流の電
流値が図２に示す基準電流値Ｉ1の場合に、ノード２８
の電圧がセンス回路２２のセンス点となるように、その
サイズが決定されている。
【００６５】また、ｎＭＯＳトランジスタ２１は、ｎＭ
ＯＳトランジスタ１９、２０、２１＝ＯＮとされた場合
において、セル電流の電流値が図２に示す基準電流値Ｉ
2の場合に、ノード２８の電圧がセンス回路２２のしき
い値となるように、そのサイズが決定されている。
【００６６】換言すれば、ｎＭＯＳトランジスタ１９＝
ＯＮ、ｎＭＯＳトランジスタ２０、２１＝ＯＦＦとされ
た場合において、セル電流の電流値が基準電流値Ｉ3以
下の場合には、選択されたセル・トランジスタは「０」
を充分に記憶している状態にあるものとして、センス回
路２２は「０」を出力し、セル電流の電流値が基準電流
値Ｉ3を越える場合には、選択されたセル・トランジス
タは「０」を充分に記憶している状態にはないものとし
て、センス回路２２は「１」を出力する。
【００６７】また、ｎＭＯＳトランジスタ１９、２０＝
ＯＮ、ｎＭＯＳトランジスタ２１＝ＯＦＦとされた場合
において、セル電流の電流値が基準電流値Ｉ1以上の場
合は、選択されたセル・トランジスタは「１」を記憶し
ていると見なすべき状態にあるものとして、センス回路
２２は「１」を出力し、セル電流の電流値が基準電流値
Ｉ1未満の場合は、選択されたセル・トランジスタは
「０」を記憶していると見なすべき状態にあるものとし
て、センス回路２２は「０」を出力する
【００６８】また、ｎＭＯＳトランジスタ１９、２０、
２１＝ＯＮとされた場合において、セル電流の電流値が
基準電流値Ｉ2以上の場合には、選択されたセル・トラ
ンジスタは「１」を充分に記憶している状態にあるもの
として、センス回路２２は「１」を出力し、セル電流の
電流値が基準電流値Ｉ2未満の場合には、選択されたセ
ル・トランジスタは「１」を充分に記憶している状態に
はないものとして、センス回路２２は「０」を出力す
る。
【００６９】そこで、この第２実施例においては、フロ
ーティングゲートを囲む絶縁膜の破壊や劣化によるリー
クやディスターブにより、フローティングゲートに蓄積
されている電荷が減少しているセル・トランジスタの検
出は、次のようにして行われる。
【００７０】即ち、まず、選択されたセル・トランジス
タについて、ｎＭＯＳトランジスタ１９＝ＯＮ、ｎＭＯ
Ｓトランジスタ２０、２１＝ＯＦＦとした場合のセンス
回路２２の出力値（セル・トランジスタの記憶状態の変
化を検出するための情報）が記憶回路２５に記憶され
る。
【００７１】次に、ｎＭＯＳトランジスタ１９、２０、
２１＝ＯＮとした場合のセンス回路２２の出力値（セル
・トランジスタの記憶状態の変化を検出するための情
報）が記憶回路２５に記憶される。
【００７２】次に、ｎＭＯＳトランジスタ１９、２０＝
ＯＮ、ｎＭＯＳトランジスタ２１＝ＯＦＦとした場合の
センス回路２２の出力値（セル・トランジスタの記憶情
報）と、先に記憶回路２５に記憶されたセンス回路２２
の２個の出力値との比較が比較回路２６により行われ
る。
【００７３】ここに、比較回路２６は、センス回路２２
の３個の出力値が全て一致する場合には、「１」を出力
し、一致しない場合には、「０」を出力するように構成
されている。
【００７４】なお、表２は、セル・トランジスタを読出
し状態にした場合におけるセル電流の電流値と、センス
回路２２の出力値と、比較回路２６の出力値（比較結
果）との関係を示している。
【００７５】
【表２】
【００７６】ここに、セル・トランジスタ２00のフロー
ティングゲートに負の電荷が充分に蓄積されている場
合、例えば、セル・トランジスタ２00が図２において直
線Ｂで示す特性を示す場合において、このセル・トラン
ジスタ２00の記憶情報が読み出される場合を考える。
【００７７】この場合、セル・トランジスタ２00に流れ
る電流は、基準電流値Ｉ3以下になり、ｎＭＯＳトラン
ジスタ１９＝ＯＮ、ｎＭＯＳトランジスタ２０、２１＝
ＯＦＦとした場合のセンス回路２２の出力値は「０」、
ｎＭＯＳトランジスタ１９、２０、２１＝ＯＮとした場
合のセンス回路２２の出力値は「０」、ｎＭＯＳトラン
ジスタ１９、２０＝ＯＮ、ｎＭＯＳトランジスタ２１＝
ＯＦＦとした場合のセンス回路２２の出力値は「０」と
なる。
【００７８】この結果、この場合には、比較回路２６の
出力値＝「１」となり、このセル・トランジスタ２
00は、「１」又は「０」を充分に記憶している状態と判
断することができる。
【００７９】即ち、セル・トランジスタ２00は、フロー
ティングゲートを囲む絶縁膜の破壊や劣化によるリーク
あるいはディスターブにより、フローティングゲートに
蓄積されている電荷を減少させている状態ではなく、再
書込みや、使用するセル・トランジスタの変更の必要性
がないことを確認することができる。
【００８０】次に、セル・トランジスタ２11のフローテ
ィングゲートに正の電荷が充分に蓄積されている場合、
例えば、セル・トランジスタ２11が図２において直線Ａ
で示す特性を示す場合において、このセル・トランジス
タ２11の記憶情報が読出される場合を考える。
【００８１】この場合、セル・トランジスタ２11に流れ
る電流は、基準電流値Ｉ2以上になり、ｎＭＯＳトラン
ジスタ１９＝ＯＮ、ｎＭＯＳトランジスタ２０、２１＝
ＯＦＦとした場合のセンス回路２２の出力値は「１」、
ｎＭＯＳトランジスタ１９、２０、２１＝ＯＮとした場
合のセンス回路２２の出力値は「１」、ｎＭＯＳトラン
ジスタ１９、２０＝ＯＮ、ｎＭＯＳトランジスタ２１＝
ＯＦＦとした場合のセンス回路２２の出力値は「１」と
なる。
【００８２】この結果、この場合には、比較回路２６の
出力値＝「１」となり、このセル・トランジスタ２
11は、「１」又は「０」を充分に記憶している状態と判
断することができる。
【００８３】即ち、セル・トランジスタ２11は、フロー
ティングゲートを囲む絶縁膜の破壊や劣化によるリーク
あるいはディスターブにより、フローティングゲートに
蓄積されている電荷を減少させている状態ではなく、再
書込みや、使用するセル・トランジスタの変更の必要性
がないことを確認することができる。
【００８４】次に、フローティングゲートを囲む絶縁膜
の破壊や劣化によるリークあるいはディスターブによ
り、セル・トランジスタ２10のフローティングゲートに
蓄積された電荷が減少されている場合において、このセ
ル・トランジスタ２10の記憶情報が読出される場合を考
える。
【００８５】この場合、セル・トランジスタ２10のセル
電流の電流値は、基準電流値Ｉ2と基準電流値Ｉ3の間の
電流値となるが、基準電流値Ｉ1以上の場合には、ｎＭ
ＯＳトランジスタ１９＝ＯＮ、ｎＭＯＳトランジスタ２
０、２１＝ＯＦＦとした場合のセンス回路２２の出力値
は「１」、ｎＭＯＳトランジスタ１９、２０、２１＝Ｏ
Ｎとした場合のセンス回路２２の出力値は「０」、ｎＭ
ＯＳトランジスタ１９、２０＝ＯＮ、ｎＭＯＳトランジ
スタ２１＝ＯＦＦとした場合のセンス回路２２の出力値
は「１」となる。
【００８６】これに対して、基準電流値Ｉ1未満の場合
には、ｎＭＯＳトランジスタ１９＝ＯＮ、ｎＭＯＳトラ
ンジスタ２０、２１＝ＯＦＦとした場合のセンス回路２
２の出力値は「１」、ｎＭＯＳトランジスタ１９、２
０、２１＝ＯＮとした場合のセンス回路２２の出力値は
「０」、ｎＭＯＳトランジスタ１９、２０＝ＯＮ、ｎＭ
ＯＳトランジスタ２１＝ＯＦＦとした場合のセンス回路
２２の出力値は「０」となる。
【００８７】これらの場合には、比較回路２６の出力値
＝「０」となり、セル・トランジスタ２10は、フローテ
ィングゲートを囲む絶縁膜の破壊や劣化によるリークあ
るいはディスターブにより、フローティングゲートに蓄
積された電荷を減少させていることが分かる。
【００８８】この結果、フローティングゲートに蓄積さ
れている電荷を減少させているセル・トランジスタ２10
に対する再書込みや、使用するセル・トランジスタの変
更を行う機会を得ることができる。
【００８９】ここに、再書込みや、使用するセル・トラ
ンジスタの変更は、素子外部の制御回路を使用して行う
ことができるが、素子内部に再書込みや、使用するセル
・トランジスタの変更を行うための制御回路を設け、こ
の制御回路により、再書込みや、使用するセル・トラン
ジスタの変更を行うようにすることもできる。
【００９０】なお、セル・トランジスタの記憶状態の変
化の検出及び再書込み又は使用するセル・トランジスタ
の切替えは、電源投入時に行うことがシステムの動作
上、効率的である。
【００９１】このように、この第２実施例によれば、情
報消失の可能性のあるセル・トランジスタを事前に検出
し、再書込みや、使用するセル・トランジスタの変更を
行う機会を得ることができるので、情報消失を防ぎ、シ
ステムの信頼性の向上を図ることができる。
【００９２】また、この第２実施例によれば、記憶回路
２５及び比較回路２６を追加するだけで足りるので、従
来のようにＥＣＣ回路を内蔵する場合ほどには、素子面
積の増大や、コストの上昇を招くことはない。
【００９３】第３実施例・・図４ 図４は本発明の第３実施例の要部を示す回路図である。
この第３実施例では、セルアレイ部１、ビット線選択回
路３、データバス５、負荷回路６、出力用のセンス回路
９、出力回路１０については、第１実施例の場合と同様
に構成されている。
【００９４】この第３実施例において、第１実施例と異
なる点について説明すると、図中、２９は記憶状態の変
化情報を得るための記憶状態変化検出用のセル・トラン
ジスタを配列してなるセルアレイ部であり、３０0、３
０1は記憶状態変化検出用のセル・トランジスタ、ＤＢ
Ｌはビット線である。
【００９５】これら記憶状態変化検出用のセル・トラン
ジスタ３０0、３０1は、情報記憶用のセル・トランジス
タ２00〜２11と同一構造とされており、それぞれ、その
コントロールゲートをワード線ＷＬ0、ＷＬ1に接続され
ている。
【００９６】また、３１は記憶状態変化検出用のコラム
ゲートであり、ＤＹは記憶状態変化検出用のビット線Ｄ
ＢＬの選択を行うビット線選択信号、３２はビット線選
択信号ＤＢＬによりＯＮ、ＯＦＦが制御されるｎＭＯＳ
トランジスタである。
【００９７】また、３３は記憶状態変化検出用の負荷回
路であり、３４はＶＣＣ電源線、３５は負荷トランジス
タをなすｎＭＯＳトランジスタである。また、３６は記
憶状態変化検出用のセンス回路、３７は記憶状態変化検
出用のセンス回路３６から出力される記憶状態変化検出
情報を外部に出力するための出力回路、３８は記憶状態
変化検出情報出力端子である。
【００９８】ここに、記憶状態変化検出用のセンス回路
３６は、記憶状態変化検出用のセル・トランジスタを読
出し状態にした場合において、セル電流の電流値が図２
に示す基準電流値Ｉ3の場合に、ノード３９に生じる電
圧をしきい値とし、セル電流の電流値が基準電流値Ｉ3
以下の場合には、記憶状態変化検出用のセル・トランジ
スタは「０」は充分に記憶している状態にあるものとし
て「０」を出力し、セル電流の電流値が基準電流値Ｉ3
を越える場合には、記憶状態変化検出用のセル・トラン
ジスタは「０」を充分に記憶している状態にはないもの
として「１」を出力するように構成されている。
【００９９】この第３実施例においては、同一のワード
線に接続されているセル・トランジスタは、同時あるい
は連続して書込みが行われ、同時に消去される。したが
って、他のワード線に接続されているセル・トランジス
タに書込み、消去が行われる時に、セル・トランジスタ
が受けるディスターブの大きさは、情報記憶用のセル・
トランジスタと、記憶状態変化検出用のセル・トランジ
スタとで同じであると考えることができる。
【０１００】ここに、例えば、ワード線ＷＬ0に接続さ
れている情報記憶用のセル・トランジスタ２00、２01に
書込みが行われる場合を考えると、記憶状態変化検出用
のセル・トランジスタ３０0にも書込みが行われる。
【０１０１】そこで、この第３実施例においては、ワー
ド線ＷＬ0に接続されている情報記憶用のセル・トラン
ジスタ２00、２01のいずれかが読み出される場合には、
記憶状態変化検出用のセル・トランジスタ３０0も読み
出される。
【０１０２】ここに、記憶状態変化検出用のセンス回路
３６は、記憶状態変化検出用のセル・トランジスタを読
出し状態にした場合において、セル電流の電流値が基準
電流値Ｉ3以下の場合には、記憶状態変化検出用のセル
・トランジスタは「０」を充分に記憶しているとして
「０」を出力し、セル電流の電流値が基準電流値Ｉ3を
越える場合には、記憶状態変化検出用のセル・トランジ
スタは「０」を充分に記憶している状態にはないものと
して「１」を出力するように構成されている。
【０１０３】したがって、例えば、情報記憶用のセル・
トランジスタ２00に「０」が記憶され、その後、この情
報記憶用のセル・トランジスタ２00及び記憶状態変化検
出用のセル・トランジスタ３０0が読出し状態にされた
場合において、記憶情報出力端子１１に「０」が出力さ
れた場合に、記憶状態変化情報出力端子３８に「０」が
出力された場合には、なんら問題はないが、記憶状態変
化情報出力端子３８に「１」が出力された場合には、記
憶状態変化検出用のセル・トランジスタ３０0は、ディ
スターブにより、フローティングゲートの電荷を減少さ
せていることが分かる。
【０１０４】即ち、この第３実施例によれば、フローテ
ィングゲートを囲む絶縁膜の破壊や劣化によるリークに
より、フローティングゲートに蓄積されている電荷を減
少させているセル・トランジスタを検出することはでき
ないが、記憶情報が「０」の場合に情報変化を招くディ
スターブの発生を検出することはでき、再書込みを行う
機会を得ることができる。
【０１０５】ここに、情報記憶用及び記憶状態変化検出
用のセル・トランジスタに対する再書込みは、素子外部
の制御回路を使用して行うことができるが、素子内部に
再書込みを行うための制御回路を設け、この制御回路に
より、再書込みを行うようにすることもできる。なお、
記憶状態変化検出用のセル・トランジスタの記憶状態の
変化の検出及び再書込みは、電源投入時に行うことがシ
ステムの動作上、効率的である。
【０１０６】このように、この第３実施例によれば、記
憶情報が「０」の場合に情報変化を招くディスターブに
より、情報消失の可能性のあるセル・トランジスタを事
前に検出し、再書込みを行う機会を得ることができるの
で、情報消失を防ぎ、システムの信頼性の向上を図るこ
とができる。
【０１０７】また、この第３実施例によれば、負荷回路
３３、センス回路３６及び出力回路３７を追加するだけ
で足りるので、従来のようにＥＣＣ回路を内蔵する場合
ほどには、素子面積の増大や、コストの上昇を招くこと
はない。
【０１０８】なお、この第３実施例において、記憶状態
変化検出用のセンス回路３６の代わりに、記憶状態変化
検出用のセル・トランジスタを読出し状態にした場合に
おいて、セル電流の電流値が図２に示す基準電流値Ｉ2
以上の場合には、記憶状態変化検出用のセル・トランジ
スタは「１」を充分に記憶しているものとして「１」を
出力し、セル電流の電流値が基準電流値Ｉ2未満の場合
には、記憶状態変化検出用のセル・トランジスタは
「１」を充分に記憶している状態にはないものとして
「０」を出力するセンス回路を設けるようにする場合に
は、記憶情報が「１」の場合に情報変化を招くディスタ
ーブの発生を検出することができる。
【０１０９】また、ワード線ＷＬ0、ＷＬ1に「１」を記
憶させるべき記憶状態変化検出用のセル・トランジスタ
と、「０」を記憶させるべき記憶状態変化検出用のセル
・トランジスタを設けると共に、「１」を記憶させるべ
き記憶状態変化検出用のセル・トランジスタに対応し
て、セル電流の電流値が基準電流値Ｉ3以下の場合に
は、記憶状態変化検出用のセル・トランジスタは「０」
を充分に記憶している状態にあるものとして「０」を出
力し、セル電流の電流値が基準電流値Ｉ3を越える場合
には、記憶状態変化検出用のセル・トランジスタは
「０」を充分に記憶している状態にはないものとして
「１」を出力するように構成されたセンス回路と、
「０」を記憶させるべき記憶状態変化検出用のセル・ト
ランジスタに対応して、セル電流の電流値が基準電流値
Ｉ2以上の場合には、記憶状態変化検出用のセル・トラ
ンジスタは「１」を充分に記憶している状態にあるもの
として「１」を出力し、セル電流の電流値が基準電流値
Ｉ2未満の場合には、記憶状態変化検出用のセル・トラ
ンジスタは「１」を充分に記憶している状態にはないも
のとして「０」を出力するセンス回路を設ける場合に
は、「１」及び「０」の情報変化を招くディスターブの
発生を検出することができる。
【０１１０】なお、第１実施例〜第３実施例において
は、本発明をフラッシュ・メモリに適用した場合につい
て説明したが、本発明は、従来型のＥＥＰＲＯＭにも適
用することができるものである。
【０１１１】
【発明の効果】本発明中、第１の発明によれば、基準電
流値により決定される範囲において、読出し状態にされ
たセル・トランジスタのフローティングゲートに蓄積さ
れている電荷量の変化を検出することにより、情報消失
の可能性のあるセル・トランジスタを事前に検出し、再
書込みや、使用するセル・トランジスタの変更を行う機
会を得ることができるので、情報の消失を防ぎ、システ
ムの信頼性の向上を図ることができる。
【０１１２】また、この第１の発明によれば、読出し状
態にされたセル・トランジスタに流れる電流の電流値
が、前記読出し状態にされたセル・トランジスタが第１
の論理値を記憶していると見なすべき状態にあるか、第
２の論理値を記憶していると見なすべき状態にあるかを
判断する場合の基準電流値を含む複数の基準電流値より
も大きいか否かを、これら複数の基準電流値ごとに示す
複数のデータを得ることができる読出し回路を備えれば
足りるので、従来のようにＥＣＣ回路を内蔵する場合ほ
どには、素子面積の増大や、コストの上昇を招くことは
ない。
【０１１３】本発明中、第２の発明によれば、フローテ
ィングゲートを囲む絶縁膜の破壊や劣化によるリークに
より、フローティングゲートに蓄積されている電荷を減
少させているセル・トランジスタを検出することはでき
ないが、記憶状態変化検出用のセル・トランジスタの読
出しを行うことにより、ディスターブの発生を検出する
ことはできるので、情報記憶用のセル・トランジスタに
ついても、ディスターブの発生を推定することができ、
再書込みを行う機会を得ることができるので、情報の消
失を防ぎ、システムの信頼性の向上を図ることができ
る。
【０１１４】また、この第２の発明によれば、情報記憶
用のセル・トランジスタの他に、記憶状態の変化を検出
するために使用する記憶状態変化検出用のセル・トラン
ジスタを備えると共に、この記憶状態変化検出用のセル
・トランジスタの記憶情報を読出すためのセンス回路と
して、情報記憶用のセル・トランジスタの記憶情報を読
出すためのセンス回路とセンス点を異にする記憶状態変
化検出用のセンス回路を備えれば足りるので、従来のよ
うにＥＣＣ回路を内蔵する場合ほどには、素子面積の増
大や、コストの上昇を招くことはない。
【図面の簡単な説明】
【図１】本発明の第１実施例の要部を示す回路図であ
る。
【図２】コントロールゲート電圧とセル電流の電流値と
の関係を示す図である。
【図３】本発明の第２実施例の要部を示す回路図であ
る。
【図４】本発明の第３実施例の要部を示す回路図であ
る。
【符号の説明】
２00〜２11 セル・トランジスタ ＷＬ0、ＷＬ1 ワード線 ＢＬ0、ＢＬ1 ビット線 Ｙ0、Ｙ1 ビット線選択信号

Claims (11)

    【特許請求の範囲】
  1. 【請求項１】読出し状態にされたセル・トランジスタに
    流れる電流の電流値が、前記読出し状態にされたセル・
    トランジスタが第１の論理値を記憶していると見なすべ
    き状態にあるか、第２の論理値を記憶していると見なす
    べき状態にあるかを判断する場合の基準電流値を含む複
    数の基準電流値よりも大きいか否かを、これら複数の基
    準電流値ごとに示す複数のデータを得ることができる読
    出し回路を備えて構成されていることを特徴とする電気
    的消去及び書込み可能ＲＯＭ。
  2. 【請求項２】前記読出し回路は、前記読出し状態にされ
    たセル・トランジスタに流れる電流を供給する電流路の
    電圧を入力電圧とし、前記読出し状態にされたセル・ト
    ランジスタが前記第１の論理値を記憶していると見なす
    べき状態にあるか、前記第２の論理値を記憶していると
    見なすべき状態にあるかを示すデータを出力する第１の
    センス回路と、前記読出し状態にされたセル・トランジ
    スタに流れる電流を供給する電流路の電圧を入力電圧と
    し、前記第１のセンス回路とセンス点を異にする第２の
    センス回路とを備えて構成されていることを特徴とする
    請求項１記載の電気的消去及び書込み可能ＲＯＭ。
  3. 【請求項３】前記第２のセンス回路は、前記読出し状態
    にされたセル・トランジスタが前記第１の論理値を充分
    に記憶していると見ることができる状態にあるか否かを
    示すデータ、又は、前記読出し状態にされたセル・トラ
    ンジスタが前記第２の論理値を充分に記憶していると見
    ることができる状態にあるか否かを示すデータ、又は、
    前記読出し状態にされたセル・トランジスタが前記第１
    の論理値を充分に記憶していると見ることができる状態
    にあるか否かを示すデータ及び前記読出し状態にされた
    セル・トランジスタが前記第２の論理値を充分に記憶し
    ていると見ることができる状態にあるか否かを示すデー
    タを出力するように構成されていることを特徴とする請
    求項２記載の電気的消去及び書込み可能ＲＯＭ。
  4. 【請求項４】前記読出し回路は、前記読出し状態にされ
    たセル・トランジスタに流れる電流を供給する抵抗値を
    可変とされた負荷回路と、この負荷回路の電流出力端の
    電圧を入力電圧とし、前記負荷回路の抵抗値が第１の抵
    抗値とされる場合には、前記読出し状態にされたセル・
    トランジスタが前記第１の論理値を記憶していると見な
    すべき状態にあるか、前記第２の論理値を記憶している
    と見なすべき状態にあるかを示すデータを出力するセン
    ス回路とを備えて構成されていることを特徴とする請求
    項１記載の電気的消去及び書込み可能ＲＯＭ。
  5. 【請求項５】前記負荷回路は、前記第１の抵抗値のほ
    か、前記センス回路をして、前記読出し状態にされたセ
    ル・トランジスタが前記第１の論理値を充分に記憶して
    いると見ることができる状態にあるか否かを示すデータ
    を出力させ得る第２の抵抗値、又は、前記読出し状態に
    されたセル・トランジスタが前記第２の論理値を充分に
    記憶していると見ることができる状態にあるか否かを示
    すデータを出力させ得る第３の抵抗値、又は、前記第２
    及び第３の抵抗値を取り得るように構成されていること
    を特徴とする請求項４記載の電気的消去及び書込み可能
    ＲＯＭ。
  6. 【請求項６】前記読出し回路により得られる複数のデー
    タの一部又は全部を記憶する記憶回路を備えて構成され
    ていることを特徴とする請求項４又は５記載の電気的消
    去及び書込み可能ＲＯＭ。
  7. 【請求項７】前記読出し回路により得られる複数のデー
    タの値を比較する比較回路を備え、前記セル・トランジ
    スタのフローティングゲート内の電荷量が正常か否かを
    示す判定データを得ることができるように構成されてい
    ることを特徴とする請求項１、２、３、４、５又は６記
    載の電気的消去及び書込み可能ＲＯＭ。
  8. 【請求項８】前記判定データに基づいて、再書込み又は
    使用するセル・トランジスタの切替えを行う制御回路を
    備えて構成されていることを特徴とする請求項７記載の
    電気的消去及び書込み可能ＲＯＭ。
  9. 【請求項９】情報の記憶に使用する情報記憶用のセル・
    トランジスタの他に、記憶状態の変化を検出するために
    使用する記憶状態変化検出用のセル・トランジスタを備
    えると共に、この記憶状態変化検出用のセル・トランジ
    スタの記憶情報を読出すためのセンス回路として、前記
    情報記憶用のセル・トランジスタの記憶情報を読出すた
    めのセンス回路とセンス点を異にする記憶状態変化検出
    用のセンス回路を備えて構成されていることを特徴とす
    る電気的消去及び書込み可能ＲＯＭ。
  10. 【請求項１０】前記情報記憶用のセル・トランジスタと
    前記記憶状態変化検出用のセル・トランジスタとは、ワ
    ード線を共有していることを特徴とする請求項９記載の
    電気的消去及び書込み可能ＲＯＭ。
  11. 【請求項１１】前記ワード線には、前記記憶状態変化検
    出用のセル・トランジスタとして、第１の論理値を記憶
    させるセル・トランジスタと、第２の論理値を記憶させ
    るセル・トランジスタとが接続されていることを特徴と
    する請求項１０記載の電気的消去及び書込み可能ＲＯ
    Ｍ。
JP28882692A 1992-10-27 1992-10-27 電気的消去及び書込み可能ｒｏｍ Pending JPH06139786A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP28882692A JPH06139786A (ja) 1992-10-27 1992-10-27 電気的消去及び書込み可能ｒｏｍ
US08/593,270 US5586074A (en) 1992-10-27 1996-01-29 Semiconductor memory device with function of preventing loss of information due to leak of charges or disturbing
US08/709,724 US5671180A (en) 1992-10-27 1996-09-09 Semiconductor memory device with function of preventing loss of information due to leak of charges or disturbing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28882692A JPH06139786A (ja) 1992-10-27 1992-10-27 電気的消去及び書込み可能ｒｏｍ

Publications (1)

Publication Number Publication Date
JPH06139786A true JPH06139786A (ja) 1994-05-20

Family

ID=17735245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28882692A Pending JPH06139786A (ja) 1992-10-27 1992-10-27 電気的消去及び書込み可能ｒｏｍ

Country Status (2)

Country Link
US (2) US5586074A (ja)
JP (1) JPH06139786A (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004081950A1 (ja) * 2003-03-11 2004-09-23 Fujitsu Limited 半導体集積回路および半導体集積回路に搭載される内蔵メモリの試験方法
JP2007072810A (ja) * 2005-09-07 2007-03-22 Fujitsu Ltd 冗長置換方法、半導体記憶装置及び情報処理装置
WO2008029457A1 (fr) * 2006-09-06 2008-03-13 Fujitsu Limited Mémoire non volatile
JP2008539533A (ja) * 2005-04-29 2008-11-13 フリースケール セミコンダクター インコーポレイテッド 不揮発性メモリのための予測方法及び装置
JP2015167063A (ja) * 2010-08-16 2015-09-24 株式会社半導体エネルギー研究所 半導体メモリ装置
JP2018163720A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリシステム
JP2021018826A (ja) * 2019-07-17 2021-02-15 富士電機株式会社 半導体装置およびセンサ装置

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09320286A (ja) * 1996-05-24 1997-12-12 Nec Corp 半導体記憶装置
WO2004090908A1 (ja) * 1996-06-11 2004-10-21 Nobuyoshi Takeuchi ベリファイ機能を有する不揮発性記憶装置
JPH10255487A (ja) * 1997-03-10 1998-09-25 Fujitsu Ltd 半導体メモリ装置
US5936885A (en) * 1998-02-23 1999-08-10 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory capable of preventing erroneous inversion of data read from memory transistors
FR2775382B1 (fr) * 1998-02-25 2001-10-05 St Microelectronics Sa Procede de controle du rafraichissement d'un plan memoire d'un dispositif de memoire vive dynamique, et dispositif de memoire vive correspondant
US6324103B2 (en) * 1998-11-11 2001-11-27 Hitachi, Ltd. Semiconductor integrated circuit device, memory module, storage device and the method for repairing semiconductor integrated circuit device
JP4587500B2 (ja) * 1998-11-11 2010-11-24 ルネサスエレクトロニクス株式会社 半導体集積回路、メモリモジュール、記憶媒体、及び半導体集積回路の救済方法
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
DE10209405A1 (de) * 2002-03-04 2003-09-25 Infineon Technologies Ag Verfahren und Vorrichtung zum Bewerten des Ladezustands eines Speichertransistors mindestens einer Speicherzelle eines mehrfach-programmierbaren Halbleiterspeichers
DE10350168B4 (de) * 2003-10-28 2008-07-03 Qimonda Ag Speicheranordnung und Verfahren zum Betreiben einer solchen
EP1717817B8 (en) 2005-04-29 2016-05-18 Micron Technology, Inc. A semiconductor memory device with information loss self-detect capability
FR2896612B1 (fr) * 2006-01-20 2008-06-27 St Microelectronics Sa Dispositif de memoire non volatile a rafraichissement periodique et procede de programmation d'un tel dispositif

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6342100A (ja) * 1986-08-08 1988-02-23 Fujitsu Ltd ３値レベルｒｏｍ
US5043940A (en) * 1988-06-08 1991-08-27 Eliyahou Harari Flash EEPROM memory systems having multistate storage cells
US5293345A (en) * 1989-06-12 1994-03-08 Kabushiki Kaisha Toshiba Semiconductor memory device having a data detection circuit with two reference potentials
EP0432481A3 (en) * 1989-12-14 1992-04-29 Texas Instruments Incorporated Methods and apparatus for verifying the state of a plurality of electrically programmable memory cells
US5142496A (en) * 1991-06-03 1992-08-25 Advanced Micro Devices, Inc. Method for measuring VT 's less than zero without applying negative voltages

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004081950A1 (ja) * 2003-03-11 2004-09-23 Fujitsu Limited 半導体集積回路および半導体集積回路に搭載される内蔵メモリの試験方法
JP2008539533A (ja) * 2005-04-29 2008-11-13 フリースケール セミコンダクター インコーポレイテッド 不揮発性メモリのための予測方法及び装置
JP2007072810A (ja) * 2005-09-07 2007-03-22 Fujitsu Ltd 冗長置換方法、半導体記憶装置及び情報処理装置
WO2008029457A1 (fr) * 2006-09-06 2008-03-13 Fujitsu Limited Mémoire non volatile
US7974131B2 (en) 2006-09-06 2011-07-05 Fujitsu Limited Nonvolatile memory comprising a circuit capable of memory life time recognizing
JP2015167063A (ja) * 2010-08-16 2015-09-24 株式会社半導体エネルギー研究所 半導体メモリ装置
JP2018163720A (ja) * 2017-03-24 2018-10-18 東芝メモリ株式会社 メモリシステム
JP2021018826A (ja) * 2019-07-17 2021-02-15 富士電機株式会社 半導体装置およびセンサ装置

Also Published As

Publication number Publication date
US5671180A (en) 1997-09-23
US5586074A (en) 1996-12-17

Similar Documents

Publication Publication Date Title
US5052002A (en) Method of detecting and indicating errors in a memory device
JPH06139786A (ja) 電気的消去及び書込み可能ｒｏｍ
JP3039458B2 (ja) 不揮発性半導体メモリ
KR100500579B1 (ko) 씨모스 게이트 산화물 안티퓨즈를 이용한 3-트랜지스터한번 프로그램 가능한 롬
EP0314180B1 (en) Nonvolatile semiconductor memory having a stress test circuit
US6545910B2 (en) Non-volatile semiconductor memory device having word line defect check circuit
US6026024A (en) Semiconductor memory device
US7586790B2 (en) Flash memory device and refresh method
US6754101B2 (en) Refresh techniques for memory data retention
US7483324B2 (en) Memory device and method providing an average threshold based refresh mechanism
US6819589B1 (en) Flash memory with pre-detection for data loss
US7257012B2 (en) Nonvolatile semiconductor memory device using irreversible storage elements
JP3204379B2 (ja) 不揮発性半導体記憶装置
JPH1145590A (ja) プロセス変量による多論理値記憶用メモリ回路及び方法
US5404328A (en) Memory cell having floating gate and semiconductor memory using the same
US7675767B2 (en) Semiconductor memory device for achieving high reliability without increasing process complexity and cost
JP2004355793A (ja) データ損失の事前検出付きフラッシュメモリ
KR20040068225A (ko) 반밀도 롬 내장형 디램
US6515905B2 (en) Nonvolatile semiconductor memory device having testing capabilities
JP2007294109A (ja) メモリ素子およびデータ読出方法
JP2000100178A (ja) 不揮発性半導体記憶装置
US5764653A (en) Method and apparatus for detecting abnormal operation in a storage circuit by monitoring an associated reference circuit
US6381163B1 (en) Methods and apparatus for reading a CAM cell using boosted and regulated gate voltage
JP3866511B2 (ja) 不揮発性メモリ
JP3360855B2 (ja) 一括消去型不揮発性半導体記憶装置およびその試験方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20010109