JP3529402B2 - Cpuを内蔵した情報記録媒体の自己診断方法 - Google Patents

Cpuを内蔵した情報記録媒体の自己診断方法

Info

Publication number
JP3529402B2
JP3529402B2 JP07296693A JP7296693A JP3529402B2 JP 3529402 B2 JP3529402 B2 JP 3529402B2 JP 07296693 A JP07296693 A JP 07296693A JP 7296693 A JP7296693 A JP 7296693A JP 3529402 B2 JP3529402 B2 JP 3529402B2
Authority
JP
Japan
Prior art keywords
register
diagnosis
self
cpu
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP07296693A
Other languages
English (en)
Other versions
JPH06259616A (ja
Inventor
和義 入澤
博嗣 針間
輝明 城
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP07296693A priority Critical patent/JP3529402B2/ja
Publication of JPH06259616A publication Critical patent/JPH06259616A/ja
Application granted granted Critical
Publication of JP3529402B2 publication Critical patent/JP3529402B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、CPUを内蔵した情報
記録媒体の自己診断方法、特に、揮発性メモリについて
の自己診断を行う方法に関する。
【0002】
【従来の技術】磁気カードに代わる新しい情報記録媒体
として、ICカードが注目を集めている。特に、CPU
を内蔵したICカードは、高度なセキュリティを有する
ため、種々の分野での利用が期待されている。一般にI
Cカードは、RAM,ROM,EEPROMといった3
種類のメモリを内蔵しており、いずれも内蔵CPUによ
ってアクセスされる。ICカードに対するデータの授受
は、リーダライタ装置によって行われる。リーダライタ
装置からICカードに対して所定の命令を与えると、こ
の命令はICカード内のCPUによって実行される。た
とえば、データの書込命令であれば、リーダライタ装置
からICカードへ与えたデータがICカード内のメモリ
に書き込まれ、データの読出命令であれば、ICカード
内のメモリから読み出されたデータがリーダライタ装置
へ転送される。
【0003】ICカードのような携帯可能な情報記録媒
体は、通常、ポケットやハンドバッグの中に入れて持ち
運ばれ、物理的に過酷な条件で取り扱われることが多
い。このため、内蔵されたハードウエアは物理的な損傷
を受ける可能性が高い。このようなハードウエア上の損
傷の有無を定期的に確認するために、CPUを内蔵した
ICカードでは、自己診断機能が付加されている。たと
えば、揮発性メモリであるRAMに対する自己診断は、
通常、CPUによってRAMの各アドレスに所定のデー
タを書き込み、続いて、このデータを読み出して、これ
が正しいデータであるか否かを判定することによって行
われる。このような書き込み/読み出しテストを行う
と、RAMにもともと記憶されていたデータが失われて
しまうことになる。そこで、このようなRAMに対する
自己診断は、リセット時に行うのが一般的である。RA
MはCPUのワークエリアとして用いられるメモリであ
るため、リセット時には記憶内容が失われても問題はな
い。
【0004】ICカードに対するアクセスを行う場合の
一般的な手順は、まず、ICカードをリーダライタ装置
に挿入する操作から始まる。ICカードをリーダライタ
装置に挿入すると、リーダライタ装置からICカードに
対してリセット信号が与えられる。すなわち、ICカー
ドに内蔵されたCPUに対してリセットがかかることに
なる。CPUは所定のリセットルーチンを実行するが、
通常、このリセットルーチンの一部として、RAMに対
する自己診断が行われる。
【0005】
【発明が解決しようとする課題】上述したRAMに対す
る書き込み/読み出しテストを行うには、レジスタを用
いる必要がある。ところが、このレジスタ自体に支障が
生じていると、RAMに対する正しいテストを行うこと
ができない。しかも、レジスタ自体の支障は、RAMの
特定アドレスの支障よりもむしろ重大な欠陥となる。ま
た、自己診断によって何らかの欠陥が発見されても、最
終的に外部(リーダライタ装置側)に対してその診断結
果の報告がなされなければ意味をなさない。従来の自己
診断方法は、レジスタ自体に欠陥が生じることを想定し
ていないため、レジスタ自体に欠陥が生じていた場合に
は正しい自己診断を行うことができず、これを外部に報
告することもできない。
【0006】そこで本発明は、レジスタに欠陥が生じて
いた場合であっても、外部に対して正しい診断結果を報
告することのできるCPUを内蔵した情報記録媒体の自
己診断方法を提供することを目的とする。
【0007】
【課題を解決するための手段】(1) 本願第1の発明
は、少なくとも揮発性メモリと、不揮発性メモリと、こ
れらのメモリをアクセスする機能をもったCPUと、を
内蔵する情報記録媒体について、CPUによって不揮発
性メモリ内に用意された自己診断プログラムを実行する
ことにより、揮発性メモリの動作を診断する自己診断方
法において、自己診断プログラム内に、CPUのために
用意された複数のレジスタに対する診断および揮発性メ
モリに対する診断を実施するためのプログラムと、診断
結果をレジスタを用いて所定のI/Oラインを介して外
部に出力するプログラムと、診断結果をレジスタを用い
ずにCPUによってI/Oラインの電位レベルを直接制
御することによって外部に出力するプログラムと、を用
意し、自己診断プログラムを実行することにより、複数
のレジスタの中から、正常に動作する1つのレジスタを
確認し、少なくとも1つの正常なレジスタが確認された
場合には、この正常なレジスタもしくは新たに確認され
た正常なレジスタを用いて、他のレジスタおよび揮発性
メモリについての診断を行い、この診断結果を正常なレ
ジスタを用いてI/Oラインを介して外部に伝達し、正
常なレジスタが1つも確認されなかった場合には、CP
UによってI/Oラインの電位レベルを直接制御するこ
とによって、診断結果を外部に伝達するようにしたもの
である。
【0008】(2) 本願第2の発明は、上述の第1の発
明において、I/Oラインの電位レベルを直接制御する
のに、I/Oラインをハイレベルに保つ命令、ローレベ
ルに保つ命令、および待ち時間を設定する命令、を用い
るようにしたものである。
【0009】
【作 用】本発明の診断方法では、まず、正常なレジス
タが少なくとも1つあることが確認される。正常なレジ
スタの存在が確認されたら、この正常なレジスタを用い
て他のレジスタあるいは揮発性メモリについての診断が
行われ、その結果が正常なレジスタを用いて外部に報告
される。一方、正常なレジスタが1つも存在しなかった
場合には、レジスタを用いた診断結果の報告を行うこと
ができないので、CPUによってI/Oラインの電位レ
ベルを直接制御することによって、診断結果を外部に報
告する。このような方法により、レジスタに欠陥が生じ
ていた場合であっても、外部に対して正しい診断結果を
報告することができるようになる。
【0010】
【実施例】以下、本発明を図示する実施例に基づいて説
明する。図1は一般的なICカード10をリーダライタ
装置20に接続した状態を示すブロック図である。IC
カード10内には、リーダライタ装置20と接続するた
めのI/O装置11と、CPU12と、RAM13と、
ROM14と、EEPROM15と、が内蔵されてい
る。I/O装置11とリーダライタ装置20とは、I/
Oライン30によって接続されている。このI/Oライ
ン30は、リーダライタ装置20からICカード10へ
向かっての信号伝送路として利用されるとともに、その
逆方向、すなわちICカード10からリーダライタ装置
20へ向かっての信号伝送路としても利用される。CP
U12は、I/Oライン30を介してリーダライタ装置
20から与えられる命令を受け取り、これを実行する。
なお、リーダライタ装置20とICカード10との間に
は、I/Oライン30の他に、電源供給ライン、クロッ
ク供給ライン、リセットラインなどが接続されている
が、図1では図示を省略している。
【0011】3種類のメモリのうち、RAM13は揮発
性のメモリであって、CPU12のワークエリアとして
利用される。ROM14およびEEPROM15は、い
ずれも不揮発性のメモリであるが、ROM14は読出し
専用であるのに対し、EEPROMは随時書き換えを行
うことができる。このため、ROM14には、CPU1
2に実行させるプログラムが用意され、EEPROM1
5には、このICカード10を特定の用途に利用する場
合に必要な種々の情報(ファイルディレクトリ、ユーザ
データなど)が記録される。
【0012】CPU12は、RAM13に対する自己診
断を行う機能を有する。この実施例では、CPU12
は、リーダライタ装置20からI/Oライン30を通じ
て自己診断命令が与えられるか、あるいは、リーダライ
タ装置20からリセットライン(図示されていない)を
通じてリセット信号が与えられた場合に、ROM14内
に用意された自己診断プログラムに基づいて、RAM1
3に対する自己診断処理を実施する。この自己診断処理
の特徴は、RAM13に対する書き込み/読み出しテス
トを行う前に、まず、レジスタについての診断を行う点
にある。図2に示すように、CPU12の主たる構成要
素は、中枢となる論理演算ユニットALUと複数のレジ
スタA〜Fである。本発明の自己診断処理では、まず、
このレジスタA〜Fについての診断をRAM13の診断
に先立って行う。
【0013】それでは、本発明による自己診断方法の手
順を、図3の流れ図に基づいて説明する。まず、ステッ
プS10において、1つの正常なレジスタを確認する処
理を行う。これは、図2に示すレジスタA〜Fの中か
ら、どれでも1つだけ正常であると確認できれば、どの
ような方法を採ってもよい。ここでは、このステップS
10を実施するための具体的な手順の一例を図4に示す
流れ図に基づいて説明する。まず、図4の流れ図のステ
ップS11において、レジスタの番号を示すためのパラ
メータiを初期値1に設定する。続いて、ステップS1
2において、i番目のレジスタに実データXをストアす
る。実データXは、ROM14内のプログラム内に記述
されている所定のデータである。i=1であれば、レジ
スタAに実データXがストアされることになる。次にス
テップS13において、i番目のレジスタの内容と実デ
ータXとが比較される。ここで、両者が一致していれ
ば、このi番目のレジスタは正常であると判断できる。
そこで、両者が一致していれば、ステップS14からス
テップS15へと分岐して、i番目のレジスタを正常と
確認し、この手順を終了する。一方、両者が一致してい
ない場合は、このi番目のレジスタには何らかの支障が
生じていることになる。そこで、ステップS14からス
テップS16へと分岐し、パラメータiを更新してから
ステップS17を経てステップS12へと戻る。こうし
て、次のレジスタについても、同様に正常か否かが判断
される。正常なレジスタが1つでも確認されれば、ステ
ップS15を経て、この手順は終了する。N個のレジス
タすべてについて支障が生じていた場合には、i>Nに
なった時点で、ステップS17からステップS18へと
分岐して、正常なレジスタが確認できなかったとの判断
がなされる。もちろん、この図4の手順は、図3におけ
るステップS10を行う手順の一例として示したもので
あり、要するに、1つの正常なレジスタを確認するため
の処理であれば、どのような処理を行ってもかまわな
い。
【0014】さて、図3の流れ図において、ステップS
10が完了すると、次のステップS20において、1つ
の正常なレジスタが確認できたか否かが判断される。確
認できた場合には、ステップS30において、この確認
できた正常なレジスタを用いて、残りの別なレジスタに
ついての診断を行う。このステップS30を実施するた
めの具体的な手順の一例を図5に示す流れ図に基づいて
説明する。まず、図5の流れ図のステップS31におい
て、残りのレジスタの番号を示すためのパラメータjを
初期値i+1に設定する。これは、既にステップS10
において、i番目のレジスタまでについての診断が終わ
っているため、ここでは、i+1番目のレジスタからN
番目のレジスタについての診断を行うためである。たと
えば、図2に示すように6つのレジスタA〜Fが存在し
(N=6)、ステップS10の手順において、レジスタ
A(i=1)が異常であるために、次のレジスタB(i
=2)が最初の正常なレジスタと確認された場合、ステ
ップS30の手順では、残りのレジスタC(j=3)〜
レジスタF(j=6)までについて診断を行えばよい。
【0015】まず、ステップS32において、i番目の
レジスタ(ステップS10において正常と確認されたレ
ジスタ)の内容をj番目のレジスタに転送する処理が行
われる。上述の例では、正常と確認されたレジスタBの
内容をレジスタCに転送する処理が行われることにな
る。具体的には、レジスタBには、実データXが残って
いるため、この実データXがレジスタCに転送される。
次にステップS33において、i番目のレジスタの内容
とj番目のレジスタの内容とが比較される。ここで、両
者が一致していれば、このj番目のレジスタは正常であ
ると判断できる。そこで、両者が一致していれば、ステ
ップS34からステップS35へと分岐して、j番目の
レジスタを正常と確認する。一方、両者が一致していな
い場合は、このj番目のレジスタには何らかの支障が生
じていることになる。そこで、ステップS34からステ
ップS36へと分岐して、j番目のレジスタを異常と確
認する。次に、ステップS37において、パラメータj
を更新してからステップS38を経てステップS32へ
と戻る。こうして、残りのレジスタについても、同様に
正常か否かが判断され、N個のレジスタすべてについて
の診断が完了したら、ステップS38を経てこの手順を
完了する。もちろん、この図5の手順は、図3における
ステップS30を行う手順の一例として示したものであ
り、要するに、ステップS10で確認された正常なレジ
スタを用いて、別なレジスタを診断することができる処
理であれば、どのような処理を行ってもかまわない。た
とえば、レジスタAが正常であることが確認されたので
あれば、レジスタA→レジスタBと転送を行い、更に、
レジスタB→レジスタC、レジスタC→レジスタD、レ
ジスタD→レジスタE、レジスタE→レジスタF、とい
うような転送を次々と行ってゆき、最後に、レジスタF
の内容とレジスタAの内容とが一致していた場合には、
すべてのレジスタが正常であると判断するような方法も
可能である。
【0016】ところで、図4に示す手順も、図5に示す
手順も、いずれもレジスタが正常か否かを診断すること
を目的とする点では同じである。ただ、前者は診断対象
となるレジスタに実データXをストアしてこれを確認す
るという手法を採るのに対し、後者は診断対象となるレ
ジスタに正常なレジスタの内容を転送してこれを確認す
るという手法を採っている。これは、レジスタにデータ
を書き込む場合、「別なレジスタの内容を転送する」と
いう方法の方が、「実データXをストアする」という方
法に比べ、命令コードのバイト数が少なくなり、効率良
く実行できるためである。すなわち、正常なレジスタが
発見されないうちは、「実データXをストアする」とい
う方法以外に選択の余地がないが、正常なレジスタが1
つ発見された後は、「この正常なレジスタの内容を転送
する」という効率的な方法を採った方が、実行時間の短
縮が図れるのである。
【0017】こうして、図3の流れ図におけるステップ
S30が完了し、すべてのレジスタの診断が完了した
ら、続くステップS40において、正常なレジスタを用
いたRAMの診断が行われる。このRAMの書き込み/
読み出しテストは、従来から一般に行われている方法で
ある。すなわち、RAM13の各アドレスに、レジスタ
の内容を書き込み、これを読み出すテストを行ってゆ
く。読み出した内容がもともとのレジスタの内容と一致
していれば、そのアドレスは正常であると判断できる。
このRAMの診断は、前段階のレジスタの診断によって
正常であることが確認されたレジスタを用いて行われる
ため、レジスタの支障による誤った診断が行われること
はない。
【0018】RAMの診断が完了したら、最後のステッ
プS50において、診断結果を外部に伝達する処理が行
われる。すなわち、CPU12は、I/O装置11に対
して、診断結果を示すデータを外部へ出力するよう命令
する。I/O装置11は、この命令を受けて、I/Oラ
イン30上に診断結果を出力し、これはリーダライタ装
置20に伝達される。もちろん、こうして報告される診
断結果には、RAM13についての診断結果だけでな
く、各レジスタについての診断結果も含まれている。な
お、CPU12は、正常と確認されたレジスタを用いて
診断結果の報告を行うので、レジスタの異常により、診
断結果の報告に支障が及ぶことはない。
【0019】以上、正常なレジスタが少なくとも1つ存
在する場合の手順について説明したが、すべてのレジス
タに支障が生じることも起こり得る。このような場合、
I/Oライン30を介する通常の方法による診断結果の
報告を行うことはできない。なぜなら、CPU12がそ
のような報告を行うためには、レジスタを用いる必要が
あるからである。レジスタを用いることができなけれ
ば、CPU12は、I/Oライン30に診断結果を示す
データを送出することができない。従来は、このような
事態が生じると、ICカード10側からは何の応答もな
くなり、リーダライタ装置20側では、何の情報も得ら
れないまま、このICカード10に対するアクセスを中
断せざるを得なかった。本発明では、このような事態が
生じると、図3の流れ図におけるステップS20で否定
的な判断がなされ、ステップS60へと分岐する。この
ステップS60では、CPU12によって、I/Oライ
ン30の電位レベルを直接制御して、診断結果を外部へ
伝達する処理が実施される。一般に、CPU12には、
I/Oライン30の電位レベルを直接制御するための命
令が用意されている。そこで、ROM14内の自己診断
プログラムの一部に、このような電位レベルの直接制御
命令を組み合わせた診断結果の伝達ルーチンを用意して
おけば、レジスタを用いずに診断結果の報告が可能にな
る。
【0020】このような伝達ルーチンの一例を図6に示
す。1行目の「SERIAL IN 」なる命令は、プログラムス
タート時に実行される命令であり、この命令の実行によ
り、I/Oライン30は入力モード(リーダライタ装置
20からICカード10の方向に情報を伝達するモー
ド)になる。この入力モードでは、I/Oライン30の
電位は「N(Neutral)」となり、リーダライタ
装置20からの信号伝達がなければ、I/Oライン30
はハイインピーダンス状態になる。2行目〜6行目に記
述されたルーチンが診断結果の伝達ルーチンである。2
行目の「SERIAL HIGH OUT 」なる命令は、I/Oライン
30の電位を「H(High)」に設定して出力モード
(ICカード10からリーダライタ装置20の方向に情
報を伝達するモード)にする命令であり、4行目の「SE
RIAL LOW OUT」なる命令は、I/Oライン30の電位を
「L(Low)」に設定して出力モードにする命令であ
る。また、3行目および5行目の「DELAY #AA 」および
「DELAY #BB 」なる命令は、#AAおよび#BBに相当
する待ち時間をとる命令であり、6行目「SERIAL IN」
なる命令は、I/Oライン30を再び入力モードにする
命令である。このような命令の組み合わせからなるルー
チンを実行すれば、I/Oライン30上の信号は、図7
のようになる。この図7における〜は、図6に示す
ルーチンの〜に対応している。「すべてのレジスタ
が異常」という診断結果を、このような信号で示すこと
にしておけば、レジスタを用いずに、診断結果をリーダ
ライタ装置20側へ伝達することができる。なお、図6
に示したルーチンの各命令は、説明の便宜上のものであ
り、各命令のコードは用いるCPUによって固有のもの
である。
【0021】以上、本発明を図示する実施例に基づいて
説明したが、本発明はこの実施例のみに限定されるもの
ではなく、この他にも種々の態様で実施可能である。た
とえば、上述の実施例は、ICカードに本発明を適用し
た例であるが、本発明は、CPUを内蔵した情報記録媒
体に広く適用可能である。また、上述の実施例では、R
AMの自己診断について述べたが、本発明はレジスタを
含めた一般的な揮発性メモリの診断に広く適用可能であ
る。
【0022】
【発明の効果】以上のとおり本発明に係るCPUを内蔵
した情報記録媒体の自己診断方法によれば、まず、レジ
スタについての診断を行い、正常なレジスタを用いて揮
発性メモリの診断を行うようにし、更に、すべてのレジ
スタが不良の場合には、直接I/Oラインを制御して診
断結果の報告を行うようにしたため、レジスタに欠陥が
生じていた場合であっても、外部に対して正しい診断結
果を報告することができるようになる。
【図面の簡単な説明】
【図1】一般的なICカード10をリーダライタ装置2
0に接続した状態を示すブロック図である。
【図2】一般的なCPUの概略構成を示すブロック図で
ある。
【図3】本発明に係る自己診断方法の手順を示す流れ図
である。
【図4】図3に示す流れ図におけるステップS10の詳
細な手順を示す流れ図である。
【図5】図3に示す流れ図におけるステップS30の詳
細な手順を示す流れ図である。
【図6】図3に示す流れ図におけるステップS60を行
うための具体的なプログラムルーチンの一例を示す図で
ある。
【図7】図6に示すルーチンによってI/Oライン30
上に出力される信号を示す図である。
【符号の説明】
10…ICカード 11…I/O装置 12…CPU 13…RAM 14…ROM 15…EEPROM 20…リーダライタ装置 30…I/Oライン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−180186(JP,A) 特開 昭62−43791(JP,A) (58)調査した分野(Int.Cl.7,DB名) G06K 19/00 - 19/18 G06F 11/22

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】 少なくとも揮発性メモリと、不揮発性メ
    モリと、これらのメモリをアクセスする機能をもったC
    PUと、を内蔵する情報記録媒体について、前記CPU
    によって前記不揮発性メモリ内に用意された自己診断プ
    ログラムを実行することにより、前記揮発性メモリの動
    作を診断する自己診断方法において、前記自己診断プログラム内に、前記CPUのために用意
    された複数のレジスタに対する診断および前記揮発性メ
    モリに対する診断を実施するためのプログラムと、診断
    結果を前記レジスタを用いて所定のI/Oラインを介し
    て外部に出力するプログラムと、診断結果を前記レジス
    タを用いずに前記CPUによって前記I/Oラインの電
    位レベルを直接制御することによって外部に出力するプ
    ログラムと、を用意し、 前記自己診断プログラムを実行することにより、 前記複数のレジスタ の中から、正常に動作する1つのレ
    ジスタを確認し、 少なくとも1つの正常なレジスタが確認された場合に
    は、この正常なレジスタもしくは新たに確認された正常
    なレジスタを用いて、他のレジスタおよび揮発性メモリ
    についての診断を行い、この診断結果を正常なレジスタ
    を用いて前記I/Oラインを介して外部に伝達し、 正常なレジスタが1つも確認されなかった場合には、前
    記CPUによって前記I/Oラインの電位レベルを直接
    制御することによって、診断結果を外部に伝達すること
    を特徴とするCPUを内蔵した情報記録媒体の自己診断
    方法。
  2. 【請求項2】 請求項1に記載の自己診断方法におい
    て、 I/Oラインの電位レベルを直接制御するのに、I/O
    ラインをハイレベルに保つ命令、ローレベルに保つ命
    令、および待ち時間を設定する命令、を用いることを特
    徴とするCPUを内蔵した情報記録媒体の自己診断方
    法。
JP07296693A 1993-03-08 1993-03-08 Cpuを内蔵した情報記録媒体の自己診断方法 Expired - Fee Related JP3529402B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP07296693A JP3529402B2 (ja) 1993-03-08 1993-03-08 Cpuを内蔵した情報記録媒体の自己診断方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07296693A JP3529402B2 (ja) 1993-03-08 1993-03-08 Cpuを内蔵した情報記録媒体の自己診断方法

Publications (2)

Publication Number Publication Date
JPH06259616A JPH06259616A (ja) 1994-09-16
JP3529402B2 true JP3529402B2 (ja) 2004-05-24

Family

ID=13504639

Family Applications (1)

Application Number Title Priority Date Filing Date
JP07296693A Expired - Fee Related JP3529402B2 (ja) 1993-03-08 1993-03-08 Cpuを内蔵した情報記録媒体の自己診断方法

Country Status (1)

Country Link
JP (1) JP3529402B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5502940B2 (ja) * 2012-06-27 2014-05-28 東芝テック株式会社 集積回路初期化装置、電子機器およびプログラム

Also Published As

Publication number Publication date
JPH06259616A (ja) 1994-09-16

Similar Documents

Publication Publication Date Title
US6237091B1 (en) Method of updating firmware without affecting initialization information
US6449735B1 (en) Method and apparatus for providing improved diagnostic functions in a computer system
EP0464433A2 (en) Microcontroller device having remotely programmable EPROM & method of programming
JP2990181B1 (ja) フラッシュメモリ、フラッシュメモリを備えたマイクロコンピュータおよびフラッシュメモリへのプログラム格納方法
US5274765A (en) Multifunctional coupler for connecting a central processing unit of a computer to one or more peripheral devices
US5257380A (en) Initialization routine in an EEPROM
US4127768A (en) Data processing system self-test enabling technique
US5657301A (en) Automatic changer system capable of rewriting a control program for controlling the system
US4488257A (en) Method for confirming incorporation of a memory into microcomputer system
JP3529402B2 (ja) Cpuを内蔵した情報記録媒体の自己診断方法
JPH0735816A (ja) 集積回路試験装置のパターンメモリ回路
JPH1023558A (ja) 遠隔管理システム及びこれに用いられるユーザー管理方法
JP4219455B2 (ja) Icカード
CN113590153A (zh) 一种cpld的固件升级方法、系统、设备以及介质
US5070448A (en) Method for testing a microprogrammed input/output interface using steal techniques
US5146458A (en) Data transfer checking system
JPH04222997A (ja) メモリカードにおけるデータ記録方法およびメモリカードシステム
JPS6368928A (ja) プログラムストアシステム
EP0115566B1 (en) Method for testing the operation of an i/o controller in a data processing system
JPH06259609A (ja) Icカード発行工程の管理方法
JP3190421B2 (ja) Icメモリカードシステム
JP3052385B2 (ja) マイクロコンピュータ
JPH04152488A (ja) Icカード
JP2581057B2 (ja) 評価用マイクロコンピユ−タ
JPH07168769A (ja) 不揮発性メモリに対するデータ更新方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040224

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040225

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090305

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees