JPH045217B2 - - Google Patents
Info
- Publication number
- JPH045217B2 JPH045217B2 JP59189109A JP18910984A JPH045217B2 JP H045217 B2 JPH045217 B2 JP H045217B2 JP 59189109 A JP59189109 A JP 59189109A JP 18910984 A JP18910984 A JP 18910984A JP H045217 B2 JPH045217 B2 JP H045217B2
- Authority
- JP
- Japan
- Prior art keywords
- program counter
- rom
- output
- ram
- outputs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 23
- 238000010586 diagram Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/24—Marginal checking or other specified testing methods not covered by G06F11/26, e.g. race tests
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明はダイナミツクバーンインテスト用回路
を内蔵したマイクロコンピユータに関する。
を内蔵したマイクロコンピユータに関する。
（従来の技術）
従来、ダイミツクバーンインテストを行なうに
は、マイクロコンピユータの外部からこのデバイ
スに信号を供給することにより、デバイスを動作
状態とさせたまま高温雰囲気中に放置していた。
しかし、この従来の方法では、デバイスに供給す
る各種信号を生成する為のバーンインテスト装置
が高価になるという欠点があつた。
は、マイクロコンピユータの外部からこのデバイ
スに信号を供給することにより、デバイスを動作
状態とさせたまま高温雰囲気中に放置していた。
しかし、この従来の方法では、デバイスに供給す
る各種信号を生成する為のバーンインテスト装置
が高価になるという欠点があつた。
（発明の目的）
本発明の目的は、このような欠点を除去し、ダ
イミツクバーンイテストを行なう場合に外部から
デバイスに各種、信号を供給する高価なテスト装
置を使用せずに、ダイミツクバーンインテストを
行なうことのできるマイクロコンピユータを提供
することにある。
イミツクバーンイテストを行なう場合に外部から
デバイスに各種、信号を供給する高価なテスト装
置を使用せずに、ダイミツクバーンインテストを
行なうことのできるマイクロコンピユータを提供
することにある。
（発明の構成）
本発明のマイクロコンピユータの構成は、ダイ
ナミツクバーインテストを行うように少なくとも
プログラムカウンタ、ROM，RAM，ALUおよ
び命令デコードの各装置を含むマイクロコンピユ
ータにおいて；前記ダイナミツクバーインテスト
のテストモードの指令を受けたとき切換信号を出
力する切換制御回路と；前記切換信号によつて前
記プログラムカウンタの書換えを制御するコント
ロール信号を無効とする第１のゲート回路と；前
記テストモードの指令により前記各装置の出力を
ゲートして内部バスに接続し、前記テストモード
の指令があつたとき、前記プログラムカウンタを
単にカウンタとして動作させると共にこのプログ
ラムカウンタのカウント出力のみを出力する第２
のゲート回路とを備え；前記カウント出力により
少くとも前記ROM，RAM，ALUおよび命令デ
コーダをそれぞれ模擬的に動作状態とさせること
を特徴とする。
ナミツクバーインテストを行うように少なくとも
プログラムカウンタ、ROM，RAM，ALUおよ
び命令デコードの各装置を含むマイクロコンピユ
ータにおいて；前記ダイナミツクバーインテスト
のテストモードの指令を受けたとき切換信号を出
力する切換制御回路と；前記切換信号によつて前
記プログラムカウンタの書換えを制御するコント
ロール信号を無効とする第１のゲート回路と；前
記テストモードの指令により前記各装置の出力を
ゲートして内部バスに接続し、前記テストモード
の指令があつたとき、前記プログラムカウンタを
単にカウンタとして動作させると共にこのプログ
ラムカウンタのカウント出力のみを出力する第２
のゲート回路とを備え；前記カウント出力により
少くとも前記ROM，RAM，ALUおよび命令デ
コーダをそれぞれ模擬的に動作状態とさせること
を特徴とする。
（発明の作用）
本発明によれば、テストモード時に、プログラ
ムカウンタの計数出力がマイクロコンピユータの
全ての内部構成回路へ、内部バスを介して同時に
データとして供給される機能を有するので、マイ
クロコンピユータの内部回路の多くの部分が動作
状態となり、マイクロコンピユータのダイナミツ
クバーンインテストを著しく容易に実行できる。
ムカウンタの計数出力がマイクロコンピユータの
全ての内部構成回路へ、内部バスを介して同時に
データとして供給される機能を有するので、マイ
クロコンピユータの内部回路の多くの部分が動作
状態となり、マイクロコンピユータのダイナミツ
クバーンインテストを著しく容易に実行できる。
（実施例）
次に図面を参照して本発明を詳細に説明する。
第１図は本発明の一実施例の１チツプマイクロ
コンピユータの内部構成を示すブロツク図であ
る。本実施例の１チツプマイクロコンピユータ
は、ROM１１およびRAM１３の内蔵型とし、
プログラムカウンタ２１はカウンタレジスタ１と
インクリメンタ・デクリメンタ２とからなり、カ
ウンタレジスタ１はインクリメンタ・デクリメン
タ２によつてインクリメントまたはデクリメント
され、このプログラムカウンタ２１は内部バス１
７に接続されている。また、インストラクシヨン
デコーダ９、ROM１１，RAM１３は内部バス
１７を介して互いに接続されている。レジスタ１
４，１５は、内部バス１７からデータ入力されて
ALU（演算装置）１６へデータ出力され、この
ALU１６はその演算結果を内部バス１７へ出力
する。外部入力端子２０から入力された、入力信
号１８は、ダイナミツツクバーンインテストを行
なうか否かを制御するモード切換信号であり、フ
リツプフロツプ３はその入力信号１８をラツチ
し、ダイナミツクバーンインテストモード信号を
記憶しておく為のものである。
コンピユータの内部構成を示すブロツク図であ
る。本実施例の１チツプマイクロコンピユータ
は、ROM１１およびRAM１３の内蔵型とし、
プログラムカウンタ２１はカウンタレジスタ１と
インクリメンタ・デクリメンタ２とからなり、カ
ウンタレジスタ１はインクリメンタ・デクリメン
タ２によつてインクリメントまたはデクリメント
され、このプログラムカウンタ２１は内部バス１
７に接続されている。また、インストラクシヨン
デコーダ９、ROM１１，RAM１３は内部バス
１７を介して互いに接続されている。レジスタ１
４，１５は、内部バス１７からデータ入力されて
ALU（演算装置）１６へデータ出力され、この
ALU１６はその演算結果を内部バス１７へ出力
する。外部入力端子２０から入力された、入力信
号１８は、ダイナミツツクバーンインテストを行
なうか否かを制御するモード切換信号であり、フ
リツプフロツプ３はその入力信号１８をラツチ
し、ダイナミツクバーンインテストモード信号を
記憶しておく為のものである。
次に、本実施例の動作を説明する。まず、外部
入力端子２０より入力された入力信号１８が、今
ダイナミツクバーンインテストを行なうモードを
表わすものとすると、この入力信号１８はフリツ
プフロツプ３に記憶され、このフリツプフロツプ
３の出力は、ダイナミツクバーンインテストモー
ドコントロール信号１９となる。このコントロー
ル信号１９は、今プログラムカウンタ２１への入
力ゲート４をオフし、内部バス１７からの入力を
切り離す。同様にして、このコントロール信号１
９によつてインストクシヨンデコーダ９の内部バ
ス１７への出力は出力ゲート５によつて切り離さ
れ、ALU１６出力は出力ゲート６によつて切り
離され、ROM１１の出力は出力ゲート７によつ
て切り離され、RAM１３の出力は出力ゲート８
によつて切り離される。
入力端子２０より入力された入力信号１８が、今
ダイナミツクバーンインテストを行なうモードを
表わすものとすると、この入力信号１８はフリツ
プフロツプ３に記憶され、このフリツプフロツプ
３の出力は、ダイナミツクバーンインテストモー
ドコントロール信号１９となる。このコントロー
ル信号１９は、今プログラムカウンタ２１への入
力ゲート４をオフし、内部バス１７からの入力を
切り離す。同様にして、このコントロール信号１
９によつてインストクシヨンデコーダ９の内部バ
ス１７への出力は出力ゲート５によつて切り離さ
れ、ALU１６出力は出力ゲート６によつて切り
離され、ROM１１の出力は出力ゲート７によつ
て切り離され、RAM１３の出力は出力ゲート８
によつて切り離される。
従つて、ダイナミツクバーンインテストモード
においては、内部バス１７に出力できるのは、プ
ログラムカウンタ２１のみとなる。更に、インス
トラクシヨンデコーダ９、ROMアドレスラツチ
１０、及びRAMアドレスラツチ１２への入力
は、ダイナミツクバーンインテストモード時にお
いて、常に開いている。つまり、プログラムカウ
ンタ２１はインクリメンタ・デクリメンタ２によ
つて連続的にカウントされ続け、内部バス１７へ
出力されることにより、インストラクシヨンデコ
ーダ９はそのプログラムカウンタ出力を命令及び
データとして内部バス１７を介して入力し、何ら
かのデコード信号を連続して出力する。
においては、内部バス１７に出力できるのは、プ
ログラムカウンタ２１のみとなる。更に、インス
トラクシヨンデコーダ９、ROMアドレスラツチ
１０、及びRAMアドレスラツチ１２への入力
は、ダイナミツクバーンインテストモード時にお
いて、常に開いている。つまり、プログラムカウ
ンタ２１はインクリメンタ・デクリメンタ２によ
つて連続的にカウントされ続け、内部バス１７へ
出力されることにより、インストラクシヨンデコ
ーダ９はそのプログラムカウンタ出力を命令及び
データとして内部バス１７を介して入力し、何ら
かのデコード信号を連続して出力する。
ROMアドレスラツチ１０は、そのプログラム
カウンタ出力をROMアドレスとしてラツチし、
ROM１１はデータリード状態として動作し続け
る。また、RAMアドレスラツチ１２はそのプロ
グラムカウンタ出力をRAMアドレスとしてラツ
チし、RAM１３は、その時のインストラクシヨ
ンデコーダ９のデコード信号によつてデータリー
ドまたはデータライト状態として動作し続ける。
同様にして、レジスタ１４、レジスタ１５及び
ALU１６は、その時のインストラクシヨンデコ
ーダ９のデコード信号によつてデータリード、デ
ータライトまたはALUならば演算状態として動
作し続ける。
カウンタ出力をROMアドレスとしてラツチし、
ROM１１はデータリード状態として動作し続け
る。また、RAMアドレスラツチ１２はそのプロ
グラムカウンタ出力をRAMアドレスとしてラツ
チし、RAM１３は、その時のインストラクシヨ
ンデコーダ９のデコード信号によつてデータリー
ドまたはデータライト状態として動作し続ける。
同様にして、レジスタ１４、レジスタ１５及び
ALU１６は、その時のインストラクシヨンデコ
ーダ９のデコード信号によつてデータリード、デ
ータライトまたはALUならば演算状態として動
作し続ける。
従つて、本実施例によれば、インストラクシヨ
ンデコーダ９、ROM１１，RAM１３，ALU１
６がプログラムカウンタ２１のカウント状態に応
じて、他に何ら外部信号を受けることなく動作し
続け、デバイスの内部回路のほとんどに、特定の
周期で所定電圧が印加されることになる。
ンデコーダ９、ROM１１，RAM１３，ALU１
６がプログラムカウンタ２１のカウント状態に応
じて、他に何ら外部信号を受けることなく動作し
続け、デバイスの内部回路のほとんどに、特定の
周期で所定電圧が印加されることになる。
（発明の効果）
以上説明したように、本発明によれば、マイク
ロコンピユータのプログラムカウンタを単にカウ
ンタとして使用し、このカウンタとして使用する
以外にこのプログラムカウンタを書き換えようと
するコントロール信号を無効として用い、このプ
ログラムカウンタの連続してカウントされる出力
が内部バスに接続された全ての内部構成回路のデ
ータとして内部バスを介して同時に入力され続け
る構成をとつているので、内部回路の多くの部分
を動作状態とし、外部から加わる信号を非常に少
なくし、高価なダイタミツクバーインテスト装置
を用いることなく、ダイナミツクバーンインテス
ト実行を行なうことを著しく容易にする。
ロコンピユータのプログラムカウンタを単にカウ
ンタとして使用し、このカウンタとして使用する
以外にこのプログラムカウンタを書き換えようと
するコントロール信号を無効として用い、このプ
ログラムカウンタの連続してカウントされる出力
が内部バスに接続された全ての内部構成回路のデ
ータとして内部バスを介して同時に入力され続け
る構成をとつているので、内部回路の多くの部分
を動作状態とし、外部から加わる信号を非常に少
なくし、高価なダイタミツクバーインテスト装置
を用いることなく、ダイナミツクバーンインテス
ト実行を行なうことを著しく容易にする。
第１図は本発明の一実施例のブロツク図であ
る。 図において、１……カウンタレジスタ、２……
インクリメンタデクリメンタ、３……フリツプフ
ロツプ、４……入力ゲート、５，６，７，８……
出力ゲート、９……インストラクシヨンデコー
ダ、１０……ROMアドレスラツチ、１１……
ROM、１２……RAMアドレスラツチ、１３…
…RAM、１４，１５……レジスタ、１６……
ALU、１７……内部バス、１８……入力信号、
１９……コントロール信号、２０……外部入力端
子、２１……プログラムカウンタ、である。
る。 図において、１……カウンタレジスタ、２……
インクリメンタデクリメンタ、３……フリツプフ
ロツプ、４……入力ゲート、５，６，７，８……
出力ゲート、９……インストラクシヨンデコー
ダ、１０……ROMアドレスラツチ、１１……
ROM、１２……RAMアドレスラツチ、１３…
…RAM、１４，１５……レジスタ、１６……
ALU、１７……内部バス、１８……入力信号、
１９……コントロール信号、２０……外部入力端
子、２１……プログラムカウンタ、である。
Claims (1)
- １ ダイナミツクバーインテストを行うように少
なくともプログラムカウンタ、ROM，RAM，
ALUおよび命令デコーダの各装置を含むマイク
ロコンピユータにおいて；前記ダイナミツクバー
インテストのテストモードの指令を受けたとき切
換信号を出力する切換制御回路と；前記切換信号
によつて前記プログラムカウンタの書換えを制御
するコントロール信号を無効とする第１のゲート
回路と；前記テストモードの指令により前記各装
置の出力をゲートして内部バスに接続し、前記テ
ストモードの指令があつたとき、前記プログラム
カウンタを単にカウンタとして動作させると共に
このプログラムカウンタのカウント出力のみを出
力する第２のゲート回路とを備え、前記カウント
出力により少くとも前記ROM，RAM，ALUお
よび命令デコーダをそれぞれ模擬的に動作状態と
させることを特徴とするマイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59189109A JPS6167148A (ja) | 1984-09-10 | 1984-09-10 | マイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59189109A JPS6167148A (ja) | 1984-09-10 | 1984-09-10 | マイクロコンピユ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6167148A JPS6167148A (ja) | 1986-04-07 |
| JPH045217B2 true JPH045217B2 (ja) | 1992-01-30 |
Family
ID=16235518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59189109A Granted JPS6167148A (ja) | 1984-09-10 | 1984-09-10 | マイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6167148A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62183255U (ja) * | 1986-05-08 | 1987-11-20 | ||
| JPS6352238A (ja) * | 1986-08-20 | 1988-03-05 | Nec Corp | マイクロ・コンピユ−タ |
| JPH069032B2 (ja) * | 1987-09-29 | 1994-02-02 | 日本電気株式会社 | シングルチップマイクロコンピュータ |
| JP2760157B2 (ja) * | 1991-01-23 | 1998-05-28 | 日本電気株式会社 | Ｌｓｉテスト方法 |
-
1984
- 1984-09-10 JP JP59189109A patent/JPS6167148A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6167148A (ja) | 1986-04-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0447856B2 (ja) | ||
| JPH045217B2 (ja) | ||
| JPH04359323A (ja) | マイクロコンピュータ | |
| JP2919841B2 (ja) | データ処理装置のテスト方法 | |
| JPS6022774B2 (ja) | 入出力端子制御方式 | |
| JP2760027B2 (ja) | Ｉ／ｏ装置 | |
| JPH0212436A (ja) | 半導体装置 | |
| JPS6355090B2 (ja) | ||
| JPS6220960Y2 (ja) | ||
| JPS63311447A (ja) | デバック用マイクロプロセッサ | |
| JPS6345644A (ja) | マイクロプロセッサ | |
| JPH01147732A (ja) | 情報処理装置 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPH0370055A (ja) | 半導体集積回路装置 | |
| JPS62143142A (ja) | マイクロプロセツサテスト回路 | |
| JPH023834A (ja) | マイクロコンピュータシステム | |
| JPS60193056A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH06230958A (ja) | プロセッサ | |
| JPS62248043A (ja) | マイクロコンピユ−タ・インストラクシヨン・フエツチ用メモリ切換回路 | |
| JPS6091454A (ja) | 集積回路 | |
| JPS6235947A (ja) | 制御装置 | |
| JPH03113659A (ja) | キャッシュメモリ試験方法 | |
| JPS62125441A (ja) | １チツプマイクロコンピユ−タ | |
| JPH05100901A (ja) | マイクロコンピユータ | |
| JPH04373088A (ja) | 評価用マイクロコンピュータ |