JPH01147732A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPH01147732A JPH01147732A JP62306957A JP30695787A JPH01147732A JP H01147732 A JPH01147732 A JP H01147732A JP 62306957 A JP62306957 A JP 62306957A JP 30695787 A JP30695787 A JP 30695787A JP H01147732 A JPH01147732 A JP H01147732A
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- memory
- register
- address
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims abstract description 9
- 230000010365 information processing Effects 0.000 claims description 12
- 239000000872 buffer Substances 0.000 abstract description 9
- 238000010586 diagram Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[産業上の利用分野]
本発明は情報処理装置に関し、特に自己テストを実施可
能な情報処理装置に関する。
能な情報処理装置に関する。
[従来の技術]
従来、1つのシリコンJ^板上につくられた情報処理装
置の自己テストを行う場合、マイクロプログラムにより
処理装置の各機能ブロックの正常性を確認することが行
われていた。
置の自己テストを行う場合、マイクロプログラムにより
処理装置の各機能ブロックの正常性を確認することが行
われていた。
[発明が解決しようとする問題点]
しかしながら、上述した従来の情報処理装置では、マイ
クロコードにより各ブロックを診断するにあた7て、情
報処理装置としてのアーキテクチャ」−の命令(以下マ
クロ命令)動作としての機能をデストしているわけでは
ないため、各ブロックの複合動作としてのチエツクがで
きないという欠点かあった。
クロコードにより各ブロックを診断するにあた7て、情
報処理装置としてのアーキテクチャ」−の命令(以下マ
クロ命令)動作としての機能をデストしているわけでは
ないため、各ブロックの複合動作としてのチエツクがで
きないという欠点かあった。
[問題点を解決するための手段]
本発明は上記問題点を解決し、すべての命令機能を実際
の命令動作と同様に行うことのできる情報処理装置を提
供することを目的とする。
の命令動作と同様に行うことのできる情報処理装置を提
供することを目的とする。
上記目的を達成するため本発明に係る情報処理装置は、
命令実行機能を有するマイクロプロセッサにおいて、命
令実行を行うためのマイクロコードを格納した制御記憶
と、マイクロプロセッサの実行する外部メモリからのデ
ータ又は上記制御記憶からのデータを選択する第1の選
択手段と、マイクロプログラムの実行アドレスを決定す
る決定回路と、制御記憶のアドレス指定を首記決定回路
と前記外部メモリのマクロ命令のためのアドレスのいず
れか一方から選択する第2の選択手段とを設けたもので
ある。
命令実行機能を有するマイクロプロセッサにおいて、命
令実行を行うためのマイクロコードを格納した制御記憶
と、マイクロプロセッサの実行する外部メモリからのデ
ータ又は上記制御記憶からのデータを選択する第1の選
択手段と、マイクロプログラムの実行アドレスを決定す
る決定回路と、制御記憶のアドレス指定を首記決定回路
と前記外部メモリのマクロ命令のためのアドレスのいず
れか一方から選択する第2の選択手段とを設けたもので
ある。
[実施例]
次に、本発明の実施例について図面を参照して説明する
。
。
第1図は本発明の一実施例による情報処理装置の構成を
示す図である。
示す図である。
同図において、1はメモリアクセス時のアドレスを保持
するアドレスレジスタ、1−1はその出力線1子である
。2はアドレスを外部に送出するパスバッファである。
するアドレスレジスタ、1−1はその出力線1子である
。2はアドレスを外部に送出するパスバッファである。
3は命令レジスタで3−1はその入力端子、3−2は3
−1に入力される命令をレジスタにロードする信号を人
力する端子である。4はオペランドアクセス時のメモリ
データを保持するレジスタであり、4−1は入力端子、
4−2はロード端子、4−3はデータ出力端fである。
−1に入力される命令をレジスタにロードする信号を人
力する端子である。4はオペランドアクセス時のメモリ
データを保持するレジスタであり、4−1は入力端子、
4−2はロード端子、4−3はデータ出力端fである。
5はメモリへのライトデータを出力するパスバッファ、
6はメモリからのリードデータを入力するパスバッファ
、7はバスパ゛ツファである。
6はメモリからのリードデータを入力するパスバッファ
、7はバスパ゛ツファである。
8は、マイクロコードを格納する制御記憶であり、本実
施例ではメモリのビット巾と同一のビット111を有す
る。8−1はit制御記憶8のリードデータ出力端子、
8−2は制御記憶8のアドレスを人力する入力端子であ
る。
施例ではメモリのビット巾と同一のビット111を有す
る。8−1はit制御記憶8のリードデータ出力端子、
8−2は制御記憶8のアドレスを人力する入力端子であ
る。
9はセレクタであり、9−4のセレクト指定が「0」の
時、9−2の入力が9−3に出力され、セレクト指定が
「1」の時、9−1の人力が9−3に出力される。
時、9−2の入力が9−3に出力され、セレクト指定が
「1」の時、9−1の人力が9−3に出力される。
10はマイクロプログラムシーケンサであり、制御記憶
8のり−ドデータを10−2に人力して10−1の出力
に次に実行すべきマイクロコードアドレスを出力する。
8のり−ドデータを10−2に人力して10−1の出力
に次に実行すべきマイクロコードアドレスを出力する。
また、他に6〔算回路の演算結果もシーケンサに人力さ
れるが、本実施例では省略している。
れるが、本実施例では省略している。
次に、本実施例の動作について説明する。先ず、マクロ
命令は、そのアドレスかアドレスレジスタ1にセットさ
れメモリアクセスされる。メモリから命令が送出される
と、パスバッファ6を通して入力端子3−1に入り、3
−2のロード信号により命令レジスタ3に保持される。
命令は、そのアドレスかアドレスレジスタ1にセットさ
れメモリアクセスされる。メモリから命令が送出される
と、パスバッファ6を通して入力端子3−1に入り、3
−2のロード信号により命令レジスタ3に保持される。
命令レジスタ3の命令によりその内容が出力3−3を通
してマイクロプログラムシーケンサ10の端子1O−3
に入力さね、実行すべきマイクロコードアドレスが柊定
される。そのYイクロアドレスはセレクタ9を介駿て制
御記憶8に人力され、マクロ命令に対応するマイクロ命
令が実行される。
してマイクロプログラムシーケンサ10の端子1O−3
に入力さね、実行すべきマイクロコードアドレスが柊定
される。そのYイクロアドレスはセレクタ9を介駿て制
御記憶8に人力され、マクロ命令に対応するマイクロ命
令が実行される。
又、アンドゲート11の端子11−1を「1」、すなわ
ち診断モードとし、11−2にメモリアクセス中に「1
」となるタイミング信号を人力することによりメモリア
クセス中はセレクタ9が端子9−1の方に切り替わるた
め、メモリアクセスは制御記憶8側に切り替わりそのデ
ータかパスバッファ7.6を通して命令レジスタ3、又
はデータレジスタ4に人力される。
ち診断モードとし、11−2にメモリアクセス中に「1
」となるタイミング信号を人力することによりメモリア
クセス中はセレクタ9が端子9−1の方に切り替わるた
め、メモリアクセスは制御記憶8側に切り替わりそのデ
ータかパスバッファ7.6を通して命令レジスタ3、又
はデータレジスタ4に人力される。
以りの機能により、診断モード中はメモリアクセスはす
べて制御記憶8に対して行われ、制御記+Q8J−にマ
クロ命令をマイクロ命令と混在させておくことにより、
1チツプ化された情報処理装置内てづ−べての命令機能
を実際の命令動作と同様に行うことかできる。
べて制御記憶8に対して行われ、制御記+Q8J−にマ
クロ命令をマイクロ命令と混在させておくことにより、
1チツプ化された情報処理装置内てづ−べての命令機能
を実際の命令動作と同様に行うことかできる。
[発明の効果]
以1−説明したように本発明は、1チツプ化された情報
処理装置において自己内部のハードウェアのみで実際の
命令動作を行うことができマイクロコードにより診断す
る方式にくらべ実際の動作に近いため高い故障検出率を
上げることができる。
処理装置において自己内部のハードウェアのみで実際の
命令動作を行うことができマイクロコードにより診断す
る方式にくらべ実際の動作に近いため高い故障検出率を
上げることができる。
第1図は本発明の一実施例による情報処理装置の構成を
示すブロック図である。 1ニアドレスレジスタ 2.5,6,7:バスバッファ 3:命令レジスタ 4:保持レジスタ8:制
御記憶 9:セレクタ10:マイクロプ
ログラムシーケンサ 11:アンド回路
示すブロック図である。 1ニアドレスレジスタ 2.5,6,7:バスバッファ 3:命令レジスタ 4:保持レジスタ8:制
御記憶 9:セレクタ10:マイクロプ
ログラムシーケンサ 11:アンド回路
Claims (1)
- 【特許請求の範囲】 命令実行機能を有するマイクロプロセッサにおいて、 命令実行を行うためのマイクロコードを格納した制御記
憶と、マイクロプロセッサの実行する外部メモリからの
データ又は上記制御記憶からのデータを選択する第1の
選択手段と、マイクロプログラムの実行アドレスを決定
する決定回路と、制御記憶のアドレス指定を前記決定回
路と前記外部メモリのマクロ命令のためのアドレスのい
ずれか一方から選択する第2の選択手段とを設けたこと
を特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62306957A JPH01147732A (ja) | 1987-12-04 | 1987-12-04 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP62306957A JPH01147732A (ja) | 1987-12-04 | 1987-12-04 | 情報処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH01147732A true JPH01147732A (ja) | 1989-06-09 |
Family
ID=17963307
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP62306957A Pending JPH01147732A (ja) | 1987-12-04 | 1987-12-04 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH01147732A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020529665A (ja) * | 2017-08-04 | 2020-10-08 | マイクロン テクノロジー,インク. | ウェアレベリング |
-
1987
- 1987-12-04 JP JP62306957A patent/JPH01147732A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020529665A (ja) * | 2017-08-04 | 2020-10-08 | マイクロン テクノロジー,インク. | ウェアレベリング |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5418976A (en) | Processing system having a storage set with data designating operation state from operation states in instruction memory set with application specific block | |
KR950009691B1 (ko) | 정보처리장치의 테스트용이화회로 | |
JPH01147732A (ja) | 情報処理装置 | |
JP2918019B2 (ja) | シングルチップマイクロプロセッサのテスト回路 | |
JPH0330917Y2 (ja) | ||
JPH0444136A (ja) | メモリアクセス制御装置 | |
JPS6167148A (ja) | マイクロコンピユ−タ | |
JP2935710B2 (ja) | プロセッサ集積回路装置のテスト装置 | |
JPS60211554A (ja) | デ−タ処理装置 | |
JPS59167764A (ja) | メモリアクセス方式 | |
JPS6330658B2 (ja) | ||
JPH02281341A (ja) | デバッグ時のライトデータ確認方法 | |
JPH0359879A (ja) | 演算機能付きメモリ | |
JPH01116702A (ja) | シーケンスコントローラ | |
JPH05281290A (ja) | 記憶回路を共用するicテスタのデータ転送回路 | |
JPH0588893A (ja) | 並列演算処理装置 | |
JPS648381B2 (ja) | ||
JPH033047A (ja) | 演算機能付きメモリ | |
JPH0259495B2 (ja) | ||
JPH02183332A (ja) | プログラムド制御方式 | |
JPS62269237A (ja) | デ−タプロセツサ | |
JPH0954766A (ja) | マイクロコンピュータ | |
JPS60132239A (ja) | マイクロプログラム制御回路 | |
JPS645343B2 (ja) | ||
JPS619733A (ja) | テスト装置 |