JPS6355090B2 - - Google Patents
Info
- Publication number
- JPS6355090B2 JPS6355090B2 JP58140827A JP14082783A JPS6355090B2 JP S6355090 B2 JPS6355090 B2 JP S6355090B2 JP 58140827 A JP58140827 A JP 58140827A JP 14082783 A JP14082783 A JP 14082783A JP S6355090 B2 JPS6355090 B2 JP S6355090B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- address
- jump
- section
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000012216 screening Methods 0.000 claims description 23
- 230000000694 effects Effects 0.000 description 9
- 238000000034 method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000003068 static effect Effects 0.000 description 2
- 101100087530 Caenorhabditis elegans rom-1 gene Proteins 0.000 description 1
- 101100305983 Mus musculus Rom1 gene Proteins 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
【発明の詳細な説明】
本発明はROMを内蔵したマイクロコンピユー
タに関し、とくにダイナミツクBTスクリーニン
グ効果を達成するROM内蔵１チツプマイクロコ
ンピユータに関するものである。
タに関し、とくにダイナミツクBTスクリーニン
グ効果を達成するROM内蔵１チツプマイクロコ
ンピユータに関するものである。
従来この種の１チツプマイクロコンピユータの
BTスクリーニング（バイアステンパラチヤー：
温度電圧印加スクリーニング）法はスタテイツク
BTスクリーニングと呼ばれる方法と、ダイナミ
ツクBTスクリーニングと呼ばれる方法が有る。
スタテイツクBTスクリーニングはデバイスは動
作させずに電源電圧のみ供給し高温状態で放置す
るものである。しかしこの方法ではデバイスが非
動作状態のためほとんどの信号線に電圧が印加さ
れず小さなBTスクリーニング効果しか得られな
いという欠点がある。一方、ダイナミツクBTス
クリーニングは外部から信号をデバイスに供給し
デバイスを動作させながら高温状態に放置し、内
部信号線に電圧が時々印加される様にしてBTス
クリーニング効果を高めたものであるが、デバイ
スに供給する信号を発生させるためのBT装置が
非常に高価であつた。
BTスクリーニング（バイアステンパラチヤー：
温度電圧印加スクリーニング）法はスタテイツク
BTスクリーニングと呼ばれる方法と、ダイナミ
ツクBTスクリーニングと呼ばれる方法が有る。
スタテイツクBTスクリーニングはデバイスは動
作させずに電源電圧のみ供給し高温状態で放置す
るものである。しかしこの方法ではデバイスが非
動作状態のためほとんどの信号線に電圧が印加さ
れず小さなBTスクリーニング効果しか得られな
いという欠点がある。一方、ダイナミツクBTス
クリーニングは外部から信号をデバイスに供給し
デバイスを動作させながら高温状態に放置し、内
部信号線に電圧が時々印加される様にしてBTス
クリーニング効果を高めたものであるが、デバイ
スに供給する信号を発生させるためのBT装置が
非常に高価であつた。
本発明は高価なダイナミツクBTスクリーニン
グ装置を使用せずにBTスクリーニング効果を高
める機能を有する１チツプマイクロコンピユータ
を提供することを目的とするものである。
グ装置を使用せずにBTスクリーニング効果を高
める機能を有する１チツプマイクロコンピユータ
を提供することを目的とするものである。
本発明はROM内蔵１チツプマイクロコンピユ
ータにおいて、内蔵ROMに格納された命令群を
順次連続に実行する機能を付加する事により、
BTスクリーニング時には外部からクロツク信号
を印加するだけでダイナミツクBTと同等のBT
スクリーニング効果が得られる１チツプマイクロ
コンピユータが得られる。
ータにおいて、内蔵ROMに格納された命令群を
順次連続に実行する機能を付加する事により、
BTスクリーニング時には外部からクロツク信号
を印加するだけでダイナミツクBTと同等のBT
スクリーニング効果が得られる１チツプマイクロ
コンピユータが得られる。
次に本発明の実施例について図面を参照して説
明する。第１図は本発明の一実施例によるROM
内蔵１チツプマイクロコンピユータの機能ブロツ
ク構成図である。第１図を参照するとCPU部１、
ROM部２、RAM部３、入出力部４が内部デー
タバス５によつて接続されている。つまりROM
部２に格納された命令が内部データバスを通つて
CPU部に転送され、その命令によつてCPU部が
動作するように構成している。
明する。第１図は本発明の一実施例によるROM
内蔵１チツプマイクロコンピユータの機能ブロツ
ク構成図である。第１図を参照するとCPU部１、
ROM部２、RAM部３、入出力部４が内部デー
タバス５によつて接続されている。つまりROM
部２に格納された命令が内部データバスを通つて
CPU部に転送され、その命令によつてCPU部が
動作するように構成している。
本実施例の様なROM内蔵１チツプマイクロコ
ンピユータにおいて、BTスクリーニング効果を
高める手段として外部よりクロツク信号を印加
し、内蔵ROMに格納された命令群をCPU部で順
次実行させ内部回路を動作状態にさせることがで
きるが、通常はROM部に格納された命令群の中
にジヤンプ命令が多く存在し、クロツク信号だけ
を印加した内部ROM動作モードではROM部の
特定アドレスをループし、限られた命令しか実行
しない場合がほとんどである。従つてBTスクリ
ーニング効果も当然低くなる。
ンピユータにおいて、BTスクリーニング効果を
高める手段として外部よりクロツク信号を印加
し、内蔵ROMに格納された命令群をCPU部で順
次実行させ内部回路を動作状態にさせることがで
きるが、通常はROM部に格納された命令群の中
にジヤンプ命令が多く存在し、クロツク信号だけ
を印加した内部ROM動作モードではROM部の
特定アドレスをループし、限られた命令しか実行
しない場合がほとんどである。従つてBTスクリ
ーニング効果も当然低くなる。
これを回避するため本実施例では、ジヤンプ命
令の実行を制御信号で禁止し、内部ROMモード
で動作させながらBTスクリーニングを行わせる
ようにした。従つてカスタマー毎に違う内蔵
ROMの内容であつても、かつ通常動作時はジヤ
ンプ命令によつてROMアドレスがループする様
なROMの内容であつても、ジヤンプ命令の実行
を禁止する事でROM部に格納された命令群のす
べてを高速にかつ短時間で順次実行する事が可能
となり、通常動作時に電圧が印加される信号ライ
ンのほとんどに電圧が印加され当然BTスクリー
ニング時のBTスクリーニング効果が高くなる。
令の実行を制御信号で禁止し、内部ROMモード
で動作させながらBTスクリーニングを行わせる
ようにした。従つてカスタマー毎に違う内蔵
ROMの内容であつても、かつ通常動作時はジヤ
ンプ命令によつてROMアドレスがループする様
なROMの内容であつても、ジヤンプ命令の実行
を禁止する事でROM部に格納された命令群のす
べてを高速にかつ短時間で順次実行する事が可能
となり、通常動作時に電圧が印加される信号ライ
ンのほとんどに電圧が印加され当然BTスクリー
ニング時のBTスクリーニング効果が高くなる。
第２図は本実施例によるROM内蔵１チツプマ
イクロコンピユータのROM部をより詳細に示し
た機能ブロツク図である。第２図において、
ROMアドレス信号入力２０はROMアドレスを
内部データバス１８からROMアドレスレジスタ
１６に入力するための信号である。又ROMアド
レス信号２０はゲート回路部１３の出力信号であ
る。ゲート回路部１３の入力はジヤンプROMア
ドレス信号入力１２、順次ROMアドレス信号入
力１９制御信号入力１１である。ROMアドレス
レジスタ１６の出力はROMアドレスデコーダ１
４に接続され、ROMアドレスデコーダ１４の出
力がROMセル部１５に供給される。ROMセル
部１５のアクセスされた出力はROM出力回路部
１７を通して内部データバス１８に出力される。
イクロコンピユータのROM部をより詳細に示し
た機能ブロツク図である。第２図において、
ROMアドレス信号入力２０はROMアドレスを
内部データバス１８からROMアドレスレジスタ
１６に入力するための信号である。又ROMアド
レス信号２０はゲート回路部１３の出力信号であ
る。ゲート回路部１３の入力はジヤンプROMア
ドレス信号入力１２、順次ROMアドレス信号入
力１９制御信号入力１１である。ROMアドレス
レジスタ１６の出力はROMアドレスデコーダ１
４に接続され、ROMアドレスデコーダ１４の出
力がROMセル部１５に供給される。ROMセル
部１５のアクセスされた出力はROM出力回路部
１７を通して内部データバス１８に出力される。
従つて制御信号入力１１が“０”の時、内部デ
ータバス１８にインクリメントされた次のROM
アドレスが供給されるタイミングで順次ROMア
ドレス信号入力１９が“１”となり、ROMアド
レスレジスタ１６に前記インクリメントされた次
のROMアドレスが入力される。
ータバス１８にインクリメントされた次のROM
アドレスが供給されるタイミングで順次ROMア
ドレス信号入力１９が“１”となり、ROMアド
レスレジスタ１６に前記インクリメントされた次
のROMアドレスが入力される。
一方、ジヤンプ命令実行時はジヤンプアドレス
が内部データバス１８に供給されるタイミングで
ジヤンプROMアドレス信号入力１２が“１”と
なりROMアドレスレジスタ１６にジヤンプアド
レスが入力される事になるが、制御信号入力１１
が“１”の場合はジヤンプアドレス信号入力１２
が“１”となつてもROMアドレス入力信号２０
は“０”である。つまりジヤンプ命令実行時に
ROMアドレスレジスタ１６にジヤンプアドレス
が入力されない事になる。従つてROMアドレス
レジスタ１６にはインクリメントされた次の
ROMアドレスが順々に連続して入力されて行
き、ROMセル部１５に格納されたジヤンプ命令
以外の命令群のすべてがROM出力回路部１７を
通して内部データバス１８に出力される事にな
る。
が内部データバス１８に供給されるタイミングで
ジヤンプROMアドレス信号入力１２が“１”と
なりROMアドレスレジスタ１６にジヤンプアド
レスが入力される事になるが、制御信号入力１１
が“１”の場合はジヤンプアドレス信号入力１２
が“１”となつてもROMアドレス入力信号２０
は“０”である。つまりジヤンプ命令実行時に
ROMアドレスレジスタ１６にジヤンプアドレス
が入力されない事になる。従つてROMアドレス
レジスタ１６にはインクリメントされた次の
ROMアドレスが順々に連続して入力されて行
き、ROMセル部１５に格納されたジヤンプ命令
以外の命令群のすべてがROM出力回路部１７を
通して内部データバス１８に出力される事にな
る。
つまり制御信号入力１１を“１”とし、クロツ
ク印加の内部ROM動作状態でBTスクリーニン
グを実施すればROM部に格納されたジヤンプ命
令以外の命令群のすべてをもれなく実行しながら
BTスクリーニングを行なうことができるわけで
ある。
ク印加の内部ROM動作状態でBTスクリーニン
グを実施すればROM部に格納されたジヤンプ命
令以外の命令群のすべてをもれなく実行しながら
BTスクリーニングを行なうことができるわけで
ある。
本発明は以上説明したようにROM内蔵１チツ
プマイクロコンピユータにおいて、ROM部に格
納された命令群を順次実行するためのROMアド
レスと任意のROMアドレスにジヤンプするため
のアドレスとを選択するゲート群を具備し、制御
信号により、ジヤンプアドレスがROM部に入力
される事を禁止する事によつて、BTスクリーニ
ング時に内蔵ROM部に格納された命令群のすべ
てを順次実行させBTスクリーニング効果が高い
ROM内蔵１チツプマイクロコンピユータが提供
できる。
プマイクロコンピユータにおいて、ROM部に格
納された命令群を順次実行するためのROMアド
レスと任意のROMアドレスにジヤンプするため
のアドレスとを選択するゲート群を具備し、制御
信号により、ジヤンプアドレスがROM部に入力
される事を禁止する事によつて、BTスクリーニ
ング時に内蔵ROM部に格納された命令群のすべ
てを順次実行させBTスクリーニング効果が高い
ROM内蔵１チツプマイクロコンピユータが提供
できる。
又本発明の実施例の説明ではクロツク信号を外
部より供給する方式で説明したが、クロツク信号
発生器を内蔵する１チツプマイクロコンピユータ
の場合そこから出る出力をクロツク信号として使
用出来る事は明らかである。
部より供給する方式で説明したが、クロツク信号
発生器を内蔵する１チツプマイクロコンピユータ
の場合そこから出る出力をクロツク信号として使
用出来る事は明らかである。
第１図は本発明の一実施例によるROM内蔵１
チツプマイクロコンピユータの概略機能ブロツク
構成図である。第２図は本発明によるROM内蔵
１チツプマイクロコンピユータのROM部の概略
機能ブロツクの構成図である。 １……CPU部、２……ROM部、３……RAM
部、４……入出力部、５，１８……内部データバ
ス、１１……制御信号入力、１２……ジヤンプ
ROMアドレス信号入力、１３……ゲート回路
部、１４……ROMアドレスデコーダ、１５……
ROMセル部、１６……ROMアドレスレジスタ
部、１７……ROM出力回路部、１９……順次
ROMアドレス信号入力、２０……ROMアドレ
ス入力信号。
チツプマイクロコンピユータの概略機能ブロツク
構成図である。第２図は本発明によるROM内蔵
１チツプマイクロコンピユータのROM部の概略
機能ブロツクの構成図である。 １……CPU部、２……ROM部、３……RAM
部、４……入出力部、５，１８……内部データバ
ス、１１……制御信号入力、１２……ジヤンプ
ROMアドレス信号入力、１３……ゲート回路
部、１４……ROMアドレスデコーダ、１５……
ROMセル部、１６……ROMアドレスレジスタ
部、１７……ROM出力回路部、１９……順次
ROMアドレス信号入力、２０……ROMアドレ
ス入力信号。
Claims (1)
- １ ROMと、このROMから命令を読み出すた
めのアドレスが格納されるアドレスレジスタと、
該アドレスレジスタに格納されたアドレスを解読
するアドレスデコーダと、前記ROMから読み出
された命令を内部データバスへ出力するROM出
力回路部と、読み出された命令に基いて処理を実
行するCPUとを同一チツプ上に有するROM内蔵
マイクロコンピユータにおいて、前記アドレスレ
ジスタは順次ROMアドレス信号とジヤンプ
ROMアドレス信号とに基いて前記ROMを順次
指定するアドレスとジヤンプアドレスとを入力す
るゲート手段を有し、BTスクリーニング時に前
記ゲート手段に対して外部から制御信号を印加
し、前記ジヤンプROMアドレス信号を無効に
し、ジヤンプアドレスを入力することなく順次
ROMアドレスのみを入力するようにしたことを
特徴とするROM内蔵マイクロコンピユータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140827A JPS6031652A (ja) | 1983-08-01 | 1983-08-01 | Ｒｏｍ内蔵マイクロコンピュ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58140827A JPS6031652A (ja) | 1983-08-01 | 1983-08-01 | Ｒｏｍ内蔵マイクロコンピュ−タ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6031652A JPS6031652A (ja) | 1985-02-18 |
| JPS6355090B2 true JPS6355090B2 (ja) | 1988-11-01 |
Family
ID=15277638
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58140827A Granted JPS6031652A (ja) | 1983-08-01 | 1983-08-01 | Ｒｏｍ内蔵マイクロコンピュ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6031652A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0789330B2 (ja) * | 1985-12-20 | 1995-09-27 | 日本電気株式会社 | コンピュータ |
| JPS62183255U (ja) * | 1986-05-08 | 1987-11-20 | ||
| JPS6414642A (en) * | 1987-07-08 | 1989-01-18 | Nec Corp | Microcomputer |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582957A (ja) * | 1981-06-29 | 1983-01-08 | Fujitsu Ltd | ワンチツプマイクロコンピユ−タ |
-
1983
- 1983-08-01 JP JP58140827A patent/JPS6031652A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS582957A (ja) * | 1981-06-29 | 1983-01-08 | Fujitsu Ltd | ワンチツプマイクロコンピユ−タ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6031652A (ja) | 1985-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4870562A (en) | Microcomputer capable of accessing internal memory at a desired variable access time | |
| US4780819A (en) | Emulator system utilizing a program counter and a latch coupled to an emulator memory for reducing fletch line of instructions stored in the emulator memory | |
| JPS63301339A (ja) | コンピュ−タ装置 | |
| JPS6355090B2 (ja) | ||
| JPH0157824B2 (ja) | ||
| US6003141A (en) | Single chip processor with externally executed test function | |
| JPH0535391B2 (ja) | ||
| JPH0218729B2 (ja) | ||
| JPS6362778B2 (ja) | ||
| KR0153537B1 (ko) | 메모리 번지 데이타를 선행 선택하는 신호처리 구조 | |
| JPH045217B2 (ja) | ||
| JPS6230453B2 (ja) | ||
| JP2903601B2 (ja) | Ｒｏｍ内蔵マイクロコンピュータ | |
| KR950006585B1 (ko) | 마이크로프로그램 제어장치 및 그 제어방법 | |
| JPS642177Y2 (ja) | ||
| JPH0575985B2 (ja) | ||
| JPH05100901A (ja) | マイクロコンピユータ | |
| JPH0256644A (ja) | マイクロプロセッサ用デバッグ装置 | |
| JPH0667896A (ja) | シングルチップマイクロコンピュータ | |
| JPS61294549A (ja) | 中央処理装置 | |
| JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
| JPH04102934A (ja) | マイクロプロセッサ | |
| JPS648381B2 (ja) | ||
| JPS62189535A (ja) | マイクロプロセツサ制御装置 | |
| JPH0412851B2 (ja) |