JPH0212436A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は、ｌチップコントローラ型のマイクロコンピ
ュータやＤＳＰの半導体装置に関し、特に試験回路を具
備する半導体装置に関する。

［従来の技術］ この種のチップにおいては、通常動作時、クロックＣＫ
−“Ｌ“の期間に、命令語を格納している番地がプログ
ラムカウンタ（ＰＣ）バス上に出力され、この番地に対
する命令語がＲＯＭから読み山される。読み出された命
令語は、命令バスを通して命令語デコード回路に送出さ
れ、この命令語デコード回路において、命令語がデコー
ドされ、チップの各部における動作が制御される。

ｆｌＯＭに格納された命令語は、通常時の動作を規定す
る命令語列であり、チップに対するテスト動作を行うた
めのものでなく、又、ＲＯＭであるため、テスト動作の
ための命令語に書き替えることらできない。

［発明が解決しようとする課題］ このようなチップを試験する手段として、通常動作時に
Ｉ１０ボート等が使用する外部端子を用いてテスト用の
命令語やデータを入出力してテストする方法が搗案され
ているが、この方法では、外部端子を本来の目的用途に
使用できなくなり、これらの端子を用いた機能テストが
行えなくなるといった欠点があった。

この発明は、上述した問題点をなくすためになされたも
のであり、上述のテスト方法に加え、通常の動作時と同
じ要領で試験の行える半導体装置を提供することを目的
とする。

［課題を解決するための手段］ この発明の半導体装置は、ＲＯＭ及びＲＡＭを有するｌ
チップコントローラ型の半導体装置において、アドレス
バス及びデータバスを切り替える手段を設け、ＲＡＭに
所望の命令及びデータを書き込み可能とし、該ＲＡＭよ
り読み出した命令及びデータに基づき当該装置の試験を
行えるようにしたことを特徴とする。

［作用］ 上記構成によれば、アドレスバス及びデータバスの切り
替えにより、外部端子より入力したテスト用の命令語列
をＲＡＭに書き込み、該ＲＡＭより読み出した命令語列
に基づき当該半導体装置のテストを行う。

し実施例］ 第１図は、この発明の半導体装置の１実施例を示してい
る。

ｌは、命令語のアドレスを発生させる命令語アドレス発
生回路であり、ゲートＧｌを介してＰＣバスに出力ずろ
。２は、データのアドレスを発生させるデータアドレス
発生回路であり、アドレスに出力する。３及び４は、Ｐ
Ｃバス上の命令語アドレスあるいはアドレスバス上のデ
ータアドレスを選択的に１１０Ｍ５及びＲＡＭ６にそれ
ぞれ入力するマルチプレクサである。７は、ＰＣバス上
の命令語アドレスあるいは１１０Ｍ５で読み出された命
令語アドレスを選択するマルチプレクサであり、８は、
マルチプレクサ７よりの命令語アドレスをラッヂする命
令語レジスタであり、ラッチされた命令語アドレスはゲ
ートＧ２を介し命令語デコード回路９の命令バスに出力
されろ。１０及びｌ！は、１１０Ｍ５よりの命令語アド
レスをラッチするレジスタであり、ラッチされた命令語
アドレスは、ＲＯＭ出力イネーブル（ＯＥ）の信号でゲ
ートオンするゲートＧ３を介してデータ１バスに出力さ
れる。１２ないし１４は、ＲＡＭ６よりのデータをラッ
チするレジスタであり、Ｇ４ないしＧ６は、レジスタで
ラッヂされたデータをそれぞれデータｌバス、データ２
バス及び命令バスに送出するゲートである。

第２図は、第１図に用いられるテストｌ信号及びテスト
２信号を発生させるためのテスト信号発生回路である。

フリップフロップ回路２１は、テスト入力端子Ｔ。より
入力されるテスト信号を内部のクロックＣＫに同期させ
るためのものであり、クロックＣＫの信号立上がりに同
期さけている。

デバッグレジスタ２２は、“０”あるいは“ピの信号を
発生させるものであり、該デバッグレジスタ２２よりの
１ビツト（テストモードビット）を用いている。表１は
、テスト信号、テストモードビットに対する出力端子Ｔ
、、Ｔｔの出力状態を示していて、テスト信号＝“０”
のときは通常動作であり、テスト信号が“ビとなったと
き、テストモードとなり、このとき、テストモードビッ
トがＯ”あるいは“ｌ”かによってテストｌあるいはテ
スト２のモードが設定される。

表１ テスト２モードからテスト２モードに切替わると、命令
語デコード回路９への命令語の供給は、１０Ｍ５からＩ
ＮＡＭ６に切替わるが、供給された命令語は、ＣＫ＝“
Ｈ”の期間で使用されるため、ＣＫ−“Ｌ”の期間でテ
スト２モードに切替わるように、テスト２信号は、ＣＫ
クロックを用いＤ型ラッチ回路２３で作成される。

次に上記構成の装置の動作を説明する。

ＲＡＭ６は、通常動作時、データの格納に使用されてい
て、クロックＣＫの１周期につき２回のアクセスが行な
われ、読み出されたデータは、Ｃ１く−“ＩＩ”の期間
にデータバス１に出力され、ＣＫ＝“Ｌ”の期間にはデ
ータ２バスに出力される。

命令語を格納している１１０Ｍ５も、クロックＣＫの１
周期につき２回のアクセスが行なわれ、読み出されたデ
ータは、ＣＫ−“Ｉ−１“の期間にデータｌバスに出力
され、ＯＫ＝“し”の期間に命令バスに出力されろ。従
ってこのＣＫ−“Ｌ“におけるアクセスか１１０Ｍ５か
らの命令語読み出し期間となっている。

一方、ＲＯＭ／ＲＡＭへのアクセスのために、データア
クセス用のアドレスがアドレスバスに、又、命令語アク
セス用のアドレスがＰＣバスに出力されている。そのた
め、ＲＯＭ５のアドレス入力の旧設に設けられたマルチ
プレクサ３により、ＣＫ＝“Ｈ”の期間にアドレスバス
からデータアクセスのアドレスが、又、ＣＫ＝“Ｌ”の
ＩＣＩＩ　間にＰＣバスから命令語アクセスのアドレス
か選択的に人力されるようになっている。このようなマ
ルチプレクサと、ＣＫ−“Ｌ”の期間にＲＡＭ６よりの
読み出したデータをデータ２バスへ出力する代わりに命
令バスへ出力する手段とをＲＡＭに備えることでＲＯＭ
の機能をｒｌＡＭに代行さけろことができ、そのために
マルチプレクサ４及びゲート６を備えている。

次に、チップのテストを行うテストの手順を述べる。

テスト入力端子Ｔ。を“ＩＩ”にして通常動作からテス
トモートに移行するが、このとき、デバッグレジスタ２
２はリセットされているのでテスト１モードに入る。

次にテスト１の機能により、まず、テスト用データ端子
を用いて命令語を入力し、人ノＪした命令語列をＲＡＭ
６に書き込む。

デバッグレジスタ２２に“ビを書き込み、テスト２モー
ドに切り替える。

ｒｌＡＭ上のテストプログラムの先頭番地ｊヘジャンプ
する。

ＲＡＭのｊ番地よりテストプログラムを実行する。

本ＤＳＰは、４段のバイブライン構造となっている。従
って命令語を読み出してから３クロック分後にデバッグ
レジスタ２２の更新が行なわれる。

第３図の例では、（ｉ＋ｌ）番地の読み出しくクロック
２）が３クロック分後のクロック５で実行される（デバ
ッグモードビットが１にセヅチされる）。

従って、ｒｌＡＭ６にテストプログラムを書き込んだ後
、下記のような命令を実行さ仕ると、テスト２モードに
移行し、テスト２の実行が行える。

１ｏａｄ　ｉ　１６　　　ＤＢ ｉ−ト２１０００１■ ｉ＋３　　　ｊｕｍｐａ ｊｌｏａｄ　ｉ　８ ［発明の効果］ 以上説明したように、この発明によれば、内蔵のＲＡＭ
にテストプログラムを外部から書き込んだ後、テストを
実行するため、全端子が通常動作時と同じ機能を果たす
ことができ、完全なテストか行え、又、完全な実時間動
作のテストが行える。

特にこの発明は、外部端子数の制限からアドレス／デー
タバスを外部に出していない１チツプコントローラ型の
マイクロコンピュータやＤＳＰに有効である。

【図面の簡単な説明】

第１図はこの発明の半導体装置の１実施例を示すブロッ
ク図、第２図は、第１図の装置に用いられるテスト信号
の発生回路図、第３図は、第１図における動作を示すタ
イムチャートである。 １・・・命令語アドレス発生回路、２・・・データアド
レス発生回路、３，４．７・・・マルチプレ〉す、５・
・・ＲＯＭ、６・・・ＲＡＭ、８・・・命令語レジスタ
、９・・・命令語デコード回路、Ｉ　Ｏ，１１，＋　２
．１３．１４・・レジスタ、ＧｌないしＧ６・・・ゲー
ト、２１・・・フリップフロップ回路、２２・・・デバ
ッグレジスタ、２３・・・ラッチ回路。

Claims (1)

【特許請求の範囲】
1. （１）ＲＯＭ及びＲＡＭを有する１チップコントローラ
   型の半導体装置において、アドレスバス及びデータバス
   を切り替える手段を設け、ＲＡＭに所望の命令及びデー
   タを書き込み可能とし、該ＲＡＭより読み出した命令及
   びデータに基づき当該装置の試験を行えるようにしたこ
   とを特徴とする半導体装置。