JPS6356739A - ヒストリメモリ制御方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明はヒストリメモリ装置のヒストリメモリに対する
読み、書き、制御する手段をモード信号によって別に設
けた読み、書き、制御する手段にそれぞれ切り換え、ヒ
ストリデータに代えてテストデータを格納することによ
って、当該装置をテスト信号装置として使用することが
できるようにする。

〔産業上の利用分野〕

本発明は、ヒストリメモリ装置における機能付加したヒ
ストリメモリ制御方式に関するものである。

〔従来の技術〕

ヒストリメモリ装置は、データ処理装置内で使用される
各種信号の中から選択された特定の信号を、メモリに所
定の周期で記憶させ、信号の履歴をとる機能を備えた装
置である。

そして、ヒストリメモリ装置は、データ処理装置を構成
する各装置（以下、車体装置と称する）に装備される。

第３図は従来のヒストリメモリＷＲの構成ブロック図を
示す。

図において、１はヒストリデータレジスタで、入力する
履歴記憶を要する特定の信号（以下、ヒストリデータと
称する）が−旦保持される。

２はヒストリメモリで、ヒストリデータレジスタ１に書
き込まれた後に、ヒストリデータはこのメモリに格納さ
れる。

アドレスカウンタ４は、ヒストリメモリ２に書き込まれ
るデータのアドレス、あるいは読み出されるデータのア
ドレスを指定するカウンタであって、クロックＧＣＬの
入力毎に、歩進回路５でアドレスカウンタ４のカウンタ
値が１ずつ加算される。

従って、入力されるヒストリデータは順次ヒストリメモ
リ２に格納される。

ヒストリ制御信号は、ヒストリメモリ２の内容をクリヤ
する信号、書き込みを開始する信号、あるいはヒストリ
メモリ２の内容を凍結する信号等で、書き込み有効ラン
チ回路６に入力されて、書き込み有効信号（ライトイネ
イブル信号）の制御を行う。

以下、ヒストリメモリ装置の動作を説明する。

第３図に示すように、その動作は、例えばサービスプロ
セッサ（ＳＶＰ）からのヒストリ制御信号で指定され、
例えば、クリヤ信号によってヒストリメモリ２の内容が
クリヤされる。

また、書き込み開始信号によって、ヒストリメモリデー
タはヒストリデータレジスタ１に取り込まれ、アドレス
カウンタ４が指定するヒストリノそり２０番地に格納さ
れる。アドレスカウンタ４は歩進し、次のヒストリデー
タの書き込みに備える。通常、ヒストリメモリ２の内容
は最終番地にヒストリデータが書き込まれると、次のヒ
ストリデータは最初の番地に書き込まれる。

このように、ヒストリメモリ２にヒストリデータは循環
的に格納されるので、ヒストリデータを保存する必要と
する場合は凍結信号によってヒストリデータの書き込み
を停止する。

ヒストリメモリ２の内容の読み出しを必要とする時は、
例えば、サービスプロセッサの指示によって、アドレス
カウンタ４をセットし、読み出し部３がヒストリメモリ
２の内容を順次読み出し、逐一、ヒストリデータを送出
する。

従来、ヒストリメモリ装置は特定の信号の履歴を記憶す
る専用の記憶装置として使用され、例えば、障害発生に
際して、ヒストリメモリ装置に格納されたデータが読み
出され、その信号の履歴を解析することによって、障害
の原因を解明するのに利用されてきた。

〔発明が解決しようとする問題点〕

しかし、ヒストリメモリ装置は、このように特定の信号
の履歴を記憶する装置としてのみ使用されるものであっ
て、ヒストリメモリ装置を装備した単体装置が、実際の
処理業務を開始してから使用されるものである。

従って、単体装置の工場における製造、試験の段階では
、ヒストリメモリ装置の機能を使用することはなかった
。

一方、単体装置が仕向先の用途に合うように、改造され
たり、特殊な機能を付加されたり、あるいは、単体装置
の量産のロフトで仕様の変更があるので、試験工程では
単体装置それぞれに適合する試験を実施する必要がある
。

そのために、単体装置毎に所定のテストデータを用意す
る必要があって、テストデータと単体装置の種類が増大
するにつれて、この両者の対応操作が煩わしくなってき
た。

本発明はこのような点に鑑みて創作されたものであって
、テスト信号装置として使用することができるように、
機能拡張されたヒストリメモリ装置を提供することを目
的としている。

〔問題点を解決するための手段〕 この目的のために、ヒストリメモリ装置のヒストリメモ
リにテストデータを書き込み、格納されたテストデータ
を読み出し、かつこれらの手段を制御する手段を従来の
各手段とは別に設け、モード信号によってこのテストデ
ータの入出力機能に切り換えることができるようにする
。

〔作用〕

ヒストリメモリ装置をテスト信号装置として使用する時
には、モード信号によってヒストリメモリ装置のヒスト
リメモリを操作する各手段をテストデータ側に切り換え
る。

例えばサービスプロセッサからテストデータを書き込ん
でおき、試験に際して、テストデータを読み出して利用
する。

従って、当該試験のためのテスト信号装置は必要でなく
なり、単体装置に応じたテストデータを試験工程途中で
、その都度用意する必要もなく、あるいは、対応するテ
ストデータを選択する煩わしさもない。

しかも、実業務開始に当たっては、モード信号を切り換
えて、本来のヒストリメモリ機能を行使することができ
る。

Ｃ実施例〕 第１図は本発明のヒストリメモリ制御方式の一実施例の
構成ブロック図を示す。なお、全図を通じて同一符号は
同一対象物を示す。

第１図において、Ｇｌ、Ｇ２はゲート回路であって、ゲ
ート回路Ｇ１はモード信号ＴＭが入力する時導通し、ゲ
ート回路Ｇ２は反対にモード信号の反転信号下■が入力
する時導通する。

即ち、ヒストリメモリ装置はモード信号ＴＭによってテ
スト信号装置機能をもち、モード信号が反転した反転信
号ＴＭによってヒストリメモリ機能をもつ。

１１はテストデータ書き込みレジスタで、例えばサービ
スプロセッサからヒストリメモリ２に書き込まれるテス
トデータが一旦格納される。

１３はテストデータ読み出しレジスタで、ヒストリメモ
リ２から読み出されたテストデータが、−旦格納された
後、送出される。

テスト信号制御回路１４は、サービスプロセッサからの
指示に基づいて、試験装置との信号の同期化、タイミン
グ調整等、テストデータ読み出しレジスタ１３に読み出
したテストデータを、所定の入力端子に送出するための
制御を行う。

以下、本発明のヒストリメモリ制御方式によるテスト信
号装置としての動作を説明する。

モード信号ＴＭが各ゲート回路Ｇ１に人力され、テスト
信号装置状態になる。

テスト信号状態になって、例えばデータセット信号が人
力されると、テストデータ書き込み有効ランチ１６がセ
ットされ、書き込み有効信号がヒストリメモリ２に送ら
れる。

従って、サービスプロセッサからテストデータ書き込み
レジスタ１１に送出されたテストデータは、アドレスカ
ウンタ４が指示するヒストリメモリ２のアドレスに順次
格納される。

また、テスト制御信号としてデータリセット信号が入力
されると、テストデータ書き込み有効ラッチ１６がリセ
ットされ、データの書き込みは停止する。

このように予め格納されたテストデータは、サービスプ
ロセッサの命令によって、読み出しレジスタ１３に読み
出され、テスト信号制御回路１４を介して所要の入力端
子に送出される。

例えば、第１図では、ヒストリメモリ装置が設置された
当該７１の入出力ボート２０のデータレジスタ２１に、
テストデータのデータ部分が、アドレスレジスタ２２に
は、そのアドレス部分が送出される。

本来、この人出カポ−）２０は、中央処理装置（ＣＰＵ
）、あるいはチャネル装置（ＣＨＰ）のデータを出力す
るものであるが、モード信号によってテストデータを入
出力する。

従って、このテストデータは中央処理装置、あるいはチ
ャネル装置からのｉＨ以データとして当該装置のテスト
データとなる。

第２図はテストデータの様式の一例であって、このテス
トデータはテスト信号装置から試験される当３亥装置に
送られる。

例えば、テストデータは６４ビツトで構成され、ビット
Ｏ〜３１はアドレス部分で、ピント３２〜６３は制御信
号部分である。

ビット３２は中央処理ＷＺからの信号、ビット３３はチ
ャネル装置からの信号を表す。

ビット３４〜３７はオペコードで、例えばリクエスト要
求信号等のコード、ビット３８〜６３は各種の制御信号
のコードである。

また、テスト信号装置状態におけるテストデータの読み
出し制御は、サービスプロセッサからの制御信号入力、
あるいコマンドによって行われ、例えば、擬似アクセス
を１回だけ行う制御、擬似アクセスを連続して行う制御
等がある。

そして、モード信号ＴＭが反転した時、ゲート回路Ｇ１
は閉塞し、Ｇ２は導通することによってヒストリメモリ
装置は、本来のヒストリメモリ機能を回復する。

その場合の動作は、上記した従来例と同じになるので、
その説明を省略する。

上記実施例における制御に加え、更に、例えば、ヒスト
リデータにテストデータとして必要な信号を包含せしめ
、ヒストリメモリ機能によって、格納されたデータをテ
スト信号装置機能を用いて、テストデータ読み出しレジ
スタ１３に読み出し、テスト信号制御回路１４を介して
、所要のデータ形式への変換や入出力ポート２０への設
定タイミングの調整を行ってから、入出カポ−）２０へ
送出するようにして、障害発生の直前の動作を擬似的に
再現できるテスト信号装置とすることも容易に可能であ
る。

〔発明の効果〕

以上述べてきたように、本発明によれば、ヒストリメモ
リ装置のヒストリメモリにテストデータを読み書きする
手段を付加して、テスト信号装置の機能をもたせること
によって、ヒストリメモリ装置の有効活用を図ることが
でき、実用的には極めて有用である。

【図面の簡単な説明】

第１図は本発明のヒス［・リメモリ制御方式の一実施例
の構成ブロック図、 第２図はテストデータの一例を説明する図、第３図は従
来例のヒストリメモリ装置の構成ブロック図である。 図において、 １はヒストリデータレジスタ、 ２はヒストリメモリ、 ３は読み出し部、 ６は書き込み有効ランチ、 １１はテストデータ書き込みレジスタ、１３はテストデ
ータ読み出しレジスタ、１６はテストデータ書き込み有
効ランチである。 矛枦≦Ｅｌ！？−に力矢ｆＪん＋１＋へ゛）・ロック第
１図 デズＬデ°−７−−４列哀討明７〉２ 第２１・り

Claims (1)

1. 【特許請求の範囲】 特定の信号の履歴データ（ヒストリデータ）を記憶する
   ヒストリメモリ（２）と、該ヒストリメモリ（２）にデ
   ータを書き込む手段（１）と、読み出す手段（３）と、
   前記両手段を制御する制御手段（６）とを備えたヒスト
   リメモリ装置において、 テストデータを書き込む手段（１１）と記憶された該テ
   ストデータを読み出す手段（１３）と該テストデータを
   読み書きする手段を制御する手段（１６）とを設け、モ
   ード信号によって、該３手段（１１、１３、１６）をそ
   れぞれ前記ヒストリメモリに書き込む手段（１）と読み
   出す手段（３）と制御する手段（６）とに置き換え、当
   該ヒストリメモリ装置にテストデータの入出力機能を備
   えさせたことを特徴とするヒストリメモリ制御方式。