JPH03189727A - 制御記憶ロード方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は制御記憶ロード方式に関するものである。

〔従来の技術〕

従来から汎用コンピュータなどの制御装置において、系
統的な設計が行え、汎用性を持たせることができ、経済
的にもトランジスタによる論理制御回路にくらべ有利で
あることなどの理由から、記憶論理によるマイクロプロ
グラム制御が行なわれている。

この場合、かっては非破壊型の読み出し専用メモリ（Ｒ
ｅａｄ　　０ｎｌｙ　　Ｓｔｏｒａｇｅ；ＲＯ３）にマ
イクロプログラムを格納していたが、現在では読み書き
自由なメモリ（ｒａｎｄａｍａｃｃｅｓｓ　　ｍｅｍｏ
ｒｙ；ＲＡＭ）がこれに代わっている。ところがこのＲ
ＡＭは電源を切ると内容を失ってしまうので、システム
立ち上げ時に外部からマイクロプログラムを読み込む必
要がある。

従来の制御記憶ロード方式の１つは、第２図に示すよう
にマイクロプログラム−語分のデータを数回に分けて外
部から制御記憶レジスタ２に送り、−語分のデータがそ
ろったところで制御記憶ｌに書込み、次の一語分のデー
タも同様にして書込んでいた。

また他の方式として、第３図に示すようにデータ処理装
置の中のすべてのレジスタ５０．５１・・・５ｎ、３０
．３７を通るスキャンパスを用いて、まず−語分のデー
タをスキャンパスの中を１ビツトずつシフトさせて、制
御記憶書込レジスタ２にセットし制御記憶１に書込む、
以下同様にして全てのマイクロプログラム語を制御記憶
１に書込む方法をとっていた。

〔発明が解決しようとする課題〕

上述した従来の制御記憶ロード方式のうち、第２図に示
した制御記憶専用のバスを用いて、マイクロプログラム
を格納する方式は、マイクロプログラムの一語分の長さ
が大きいと多くのビン数を必要とするため、実装上不利
となる欠点があった。

また第３図で説明した一本のスキャンパスを用いてマイ
クロプログラムをロードする方式では、データを１ビツ
トずつシフトさせて一語分のデータがそろった時点で書
込むため、制御記憶ロードに無関係なフリップフロップ
までスキャンしなければならず、それだけ多くのクロッ
クを要し時間がかかるという欠点があった。

〔課題を解決するための手段〕

本発明の制御記憶ロード方式は、制御記憶に書き込まれ
るデータを格納する第１のレジスタと、該第１のレジス
タの内容を制御記憶に書込むための制御情報を格納する
第２のレジスタと、前記第１のレジスタ及び第２のレジ
スタをスキャンするための第１のスキャンパスと、外部
からのモード信号により、前記スキャンパスを介して所
定数のマイクロ命令語を制御記憶に書き込むためにクロ
ックを前記第１のレジスタ及び第２のレジスタに供給す
るクロック制御回路と、 前記第１のレジスタに外部からデータを供給するための
データパスと、 前記制御記憶に書込まれた所定数のマイクロ命令により
、前記データパスを通してデータを前記第１のレジスタ
に格納するための第１のマイクロ命令制御手段と、 前記制御記憶に書込まれた所定数のマイクロ命令語によ
り前記第１のレジスタの内容を前記制御記憶に書込むた
めの第２のマイクロ命令記憶制御手段とを有することを
特徴とする。

〔実施例〕

次に、本発明の一実施例を図面に基づいて説明する。

第１図は本発明の一実施例を示すブロック図である。

本実施例は、制御記憶１．制御記憶書込レジスタ２．制
御記憶ロードを補助する２つのレジスタ３０と３ｍ、制
御記憶ロード用スキャンパス（第１のスキャンパス）４
１通常のスキャンパス（第２のスキャンパス）６を構成
する３つのレジスタ５０と５１と５ｎ、通常のスキャン
パス６、第１と第２のいずれかのスキャンパス中のレジ
スタにクロックを供給するためのクロック制御回路７゜
第１と第２のいずれかのスキャンパスから１つのシフト
アウトデータを選択するシフトアウト制御回路８．制御
記憶書込レジスタ２にデータを書き込むためのデータパ
ス９．データパス９を通して制御記憶書込レジスタ２に
データを書き込むための第１のマイクロ命令制御手段１
０．制御記憶書込レジスタ２の内容を制御記憶１に書き
込むための第２のマイクロ命令制御手段１１からなる。

本実施例のデータ処理装置は、制御記憶１中に格納され
た制御情報を順次読み出すことにより制御される。しか
し、制御記憶１は初期状態において情報は入っていない
ため、まず何らかの方法で制御情報を格納する必要があ
る。そこで本データ処理装置では診断に使われているス
キャンパスを用いる第１の方法と、既に制御記憶１中に
ロードされているマイクロ命令制御による第２の方法と
を用いて制御記憶１に制御情報を格納する。

第１図の方法は第２の方法の中で使用される制御情報を
あらかじめロードする方法であり、以下のような動作が
行なわれる。

まず第１に、モード信号１２により第１のスキャンパス
中の制御記憶書込レジスタ２と、制御記憶ロードに補助
的に使用されるレジスタ３０．３ｍにクロック（図示省
略）が供給される。

同じくモード信号１２により、第１と第２のいずれかの
スキャンパスから１つのシフトアウトデータを選択する
ためのシフトアウト制御回路８が制御記憶ロード用スキ
ャンパス４を選択し、制御記憶書込レジスタ２を通るス
キャンパスが形成される。

この状態でシフトインデータ１３により制御記憶１に格
納すべきマイクロプログラム−語を用意する。そして制
御記憶書込レジスタ２にマイクロ命令−語分がロードさ
れ、かつレジスタ３０，３ｎの制御情報がセットされる
までクロックを印加し、次にレジスタ３０．３ｎの制御
情報によりマイクロ命令が制御記憶１に格納される。

以下同様にマイクロ命令を制御記憶書込レジスタ２にス
キャンパスを用いて一語ずつ制御記憶１に格納する手順
を、第２の方法に必要な分だけのマイクロ命令を格納す
るまで行う。

第２の方法では、あらかじめ第１の方法により格納され
ているマイクロプログラムを用いて残りのマイクロプロ
グラムをデータパス９を通して全て書き込む方法であり
以下の動作が行なわれる。

まず、第１のマイクロ命令制御手段１０により制御記憶
書込レジスタ２に格納すべき次のマイクロ命令語を制御
記憶書込レジスタ２に書き込むためのデータパス９を通
して制御記憶書込レジスタ２に書き込む。次に第２のマ
イクロ命令制御手段１１により、制御記憶書込レジスタ
２の中に格納されているマイクロ命令語を制御記憶７に
書き込む。

〔発明の効果〕

以上説明したように本発明は、制御記憶用のスキャンパ
スを用いることにより、スキャンパスを一本しか持たな
い方式にくらべ高速に制御記憶をロードできる。そして
、専用スキャンパスで格納されたマイクロプログラムに
、残りのマイクロプログラムのロードを行なわせること
により、外部のハードウェアがロード制御をすることな
く自分で制御記憶のロードを行うことが可能となる。こ
れにより、従来、制御記憶のロードを行っていた制御装
置の負担が軽減されて初期設定の時間も短縮できる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図と
第３図は従来例を示すプロ・７り図である。 １・・・制御記憶、２・・・制御記憶書込レジスタ、３
０．３ｍ、５０，５１．５ｉｎ・・・レジスタ、４・・
・制御記憶ロード用スキャンパス、６・・・通常スキャ
ンパス、７・・・クロック制御回路、８・・・シフトア
ウト制御回路、１０・・・第１のマイクロ命令制御手段
、１１・・・第２のマイクロ命令制御手段。

Claims (1)

1. 【特許請求の範囲】 １、制御記憶に書き込まれるデータを格納する第１のレ
   ジスタと、 該第１のレジスタの内容を制御記憶に書込むための制御
   情報を格納する第２のレジスタと、前記第１のレジスタ
   及び第２のレジスタをスキャンするための第１のスキャ
   ンパスと、 外部からのモード信号により、前記スキャンパスを介し
   て所定数のマイクロ命令語を制御記憶に書き込むために
   クロックを前記第１のレジスタ及び第２のレジスタに供
   給するクロック制御回路と、 前記第１のレジスタに外部からデータを供給するための
   データパスと、 前記制御記憶に書込まれた所定数のマイクロ命令により
   、前記データパスを通してデータを前記第１のレジスタ
   に格納するための第１のマイクロ命令制御手段と、 前記制御記憶に書込まれた所定数のマイクロ命令語によ
   り前記第１のレジスタの内容を前記制御記憶に書込むた
   めの第２のマイクロ命令記憶制御手段とを有することを
   特徴とする制御記憶ロード方式。 ２、前記所定数を既に制御記憶に書込まれたマイクロ命
   令語により、外部のハードウェアに頼ることなく自力で
   残りのマイクロ命令語がロードできるだけの数としたこ
   とを特徴とする請求項１記載の制御記憶ロード方式。