SU1363223A1 - Диспетчер пам ти ЭВМ - Google Patents
Диспетчер пам ти ЭВМ Download PDFInfo
- Publication number
- SU1363223A1 SU1363223A1 SU864013241A SU4013241A SU1363223A1 SU 1363223 A1 SU1363223 A1 SU 1363223A1 SU 864013241 A SU864013241 A SU 864013241A SU 4013241 A SU4013241 A SU 4013241A SU 1363223 A1 SU1363223 A1 SU 1363223A1
- Authority
- SU
- USSR - Soviet Union
- Prior art keywords
- input
- output
- trigger
- inputs
- register
- Prior art date
Links
Landscapes
- Storage Device Security (AREA)
Abstract
Изобретение относитс к вычислительной технике и может быть использовано в ЭВМ дл расширени адресного пространства. Цель изобретени - расширение области применени за счет расширени области адресации ЭВМ. Диспетчер пам ти ЭВМ содержит дешифратор 1, первый 2 и второй 3 регистры, блок 4 пам ти признаков команд переключени уровней пам ти, первый 5, второй 6, третий 7, четвертый 8, п тый 9, шестой 10, седьмой 11 и восьмой 12 элементы И, первый 13, второй 14, третий 15 и четвертый 16 элементы ИЛИ, элемент 17 НЕ, первый 18, второй 19, третий 20, четвертый 21, п тый 22, шестой 23 и седьмой 24 триггеры , вход 25 строба данных, вход 26 подтверждени прерываний, первый вход 27 запроса переключений, вход 28 сброса, вход 29 признака ввода, первый информационный вход 30, входы 31 статуса, вход 32 строба статуса, синхровход 33, второй информационный вход 34, выход 35 уровн пам ти, восьмой триггер 36, дев тый 37, дес тый 38 и одиннадцатый 39 элементы И, первый 40, второй 41 и третий 42 буферные регистры, второй вход 43 запроса переключени , вход 44 блокировки и информационный выход 45. 3 ил. с сл 25 00 Oi со 1чЭ to СО
Description
Изобретение относитс к вычислительной технике и может быть использовано в ЭВМ, системах обработки информации инструментальных системах разработки.
Цель изобретени - расширение области применени путем расширени области адресации .
На фиг. 1 изображена блок-схема устройства; на фиг. 2 и 3 - временные диаграммы работы устройства.
Устройство содержит дешифратор 1, первый 2 и второй 3 регистры, блок 4 пам ти признаков команд переключени уровней пам ти, первый 5, второй 6, третий 7, четвертый 8, п тый 9, шестой 10, седьмой 11 и восьмой 12 элементы, первый 13, второй 14, третий 15 и четвертый 16 элементы ИЛИ, элемент НЕ 17, первый 18, второй 19 третий 20, четвертый 21, п тый 22, шестой 23 и седьмой 24 триггеры, вход 25 строби- ровани данных диспетчера, вход 26 подтверждени прерывани диспетчера, первый вход 27 запроса переключени , вход 28 сброса , вход 29 признака ввода, первые информационные входы 30 диспетчера, вход 31 статуса диспетчера, вход 32 стробировани статуса, вход 33 синхронизации, вторые информационные входы 34 диспетчера, выход 35 уровн пам ти, восьмой 36 триггер, дев тый 37, дес тый 38 и одиннадцатый 39 элементы И, первый 40, второй 41 и третий 42 буферные регистры, второй вход 43 запроса переключени , вход 44 блокировки диспетчера, информационные выходы 45 диспетчера, первый выход 46 регистра 2, выход 47 регистра 3, выход 48 триггера 24, выход 49 элемента ИЛИ 15, выход 50 триггера 19, выход 51 триггера 18, выход 52 триггера 20 и выход 53 триггера 21.
Третий разр д блока 4 определ ет множество команд перехода,которое используетс дл инициировани перехода на уровень пользовател , в частности IMP, PCHL, CALL, RET. Однако этот набор команд можно расширить, изменив содержимое блока 4 пам ти (определ етс нулем В третьем разр де ПЗУ, записанным по адресу, соот- ветствуюш.ему коду команды).
Диспетчер предназначен дл работы в составе микроЭВМ. При использовании микропроцессора КР580ИК80А дл построени микроэвм диспетчер подключаетс следующим образом.
Вход 25 принимает инвертированный сигнал DBIN с выхода микропроцессора, вход 26 - сигнал INTA с выхода контролера КР580ВК38, вход 29 подключаетс к выходу 1OW контролера КР80ВК38, входы 30 - к адресным лини м процессора , вход 31 - к выводам данных микропроцессора, первый вход регистра 2 - к линии D5, второй - к линии D 2, первый вход элемента ИЛИ 13 - к линии D 4, а второй - к линии D6, вход 32 - к выводу STSTB тактового генератора
КР580ГФ24, вывод 33 - к выходу SYNC микропроцессора, вход 34 - к лини м DBO--DB7 контролера КР580ВК38, вход 27 к дешифратору выбора устройств вводавывода пользовател . Сигнал, поступающий на вход 27, подключаетс одновременно на вход запроса прерывани контролера прерываний КР580ВН59 непосредственно или через дешифратор, информационные
входы которого подключаютс к информационным лини м процессора. Это одновременно обеспечивает запрос на переключение с уровн пользовател на уровень супервизора и инициирует прерывание, которое обеспечивает переход на уровень супервизора по требуемому адресу, определ емому уровнем прерывани . Сигнал подтверждени прерывани поступает на вход 26 диспетчера, обеспечива переключение на уровень супервизора. Вход 28 подключаетс к инвертированному сигналу RES с выхода
0 тактового генератора КР580ГФ24. Вход 44 запрета можно подключить к потенциалу «1, если режим пр мого доступа к пам ти не используетс . В противном случае этот сигнал вырабатываетс контролером пр мого
5 доступа к пам ти. Дополнительный вход 43 запроса переключени может быть подключен , например, к схеме обнаружени точек останова, котора вырабатывает импульс, инициирующий запрос на переключение. Этот же сигнал должен одновременно выраба0 тывать запрос прерывани , по которому осуществл етс переход на уровень супервизора . Вывод 45 вл етс добавлением к адресным выходам процессора, позвол расширить адресное пространство. Вывод 35 определ ет уровень пам ти (уровень супер5 визора или уровень пользовател ), к которому производитс обращение, а также уровень устройств ввода-вывода. Сигнал с вывода 35 диспетчера должен подводитьс ко всем дешифраторам выбора устройства вво ,, да-вывода и ЗУ, обеспечива в одном и том же адресном пространстве процессора наличие удвоенного количества портов ввода-вывода и удвоенного объема пам ти на уровне супервизора и на уровне пользовател . «О на выходе 35 диспетчера опре5 дел ет обращение к пам ти или устройствам ввода-вывода супервизора, а «1 - к пам ти или устройствам ввода-вывода пользовател .
Дешифратор 1 обеспечивает возможность записи в буферные регистры 40-42 адреса
0 сегмента пам ти стека, данных и инструкции соответственно. Кроме того, дешифратор 1 формирует сигналы запроса на переключение на уровень пользовател (первый выход) и загрузки триггеров 22 и 23, определ ющих принадлежность пам ти дан5 ных и стека. Регистр 2 фиксирует состо ние статуса, которое измен етс в каждом машинном цикле. Первый разр д регистра определ ет цикл чтени первого байта команды , второй - цикл обращени к стеку, третий - обращение к портам ввода- вывода. На выходе элемента И 8 формируетс сигнал, определ ющий цикл обращени к данным. Вследствие отсутстви информации о циклах чтени инструкции (имеетс только информаци о цикле чтени первого байта команды, котора может быть двухбайтной и трехбайтной) комбинаци блока 4, регистра 3 и триггера 24
ции (на выход передаетс состо ние регистра 42), обращение к пам ти данных (состо ние регистра 41), обращение к пам ти стека (состо ние регистра 40). Если на входе 44 устройства присутствует нуле- вой потенциал, то регистры 40-42 наход тс в состо нии запрета выхода.
Триггер 36 обеспечивает посто нный сброс регистра 2 перед началом каждой команды , т. е. выполн ет функцию разграниопредел ет циклы чтени второго или третье- 10 чени команд, котора необходима дл обес15
печени возможности использовани в качестве команд, инициирующих переход на уровень пользовател , команд, включающих только цикл чтени инструкции, например команд PCHL, IMP.
После сброса диспетчера определ етс полна принадлежность уровню супервизора. Процесс переключени на уровень пользовател начинаетс посылкой команды вывода в порт, которую дещифрирует дешифратор 1
го байта команды. На выходе элемента ИЛИ 15 формируетс сигнал, определ ющий циклы чтени инструкции. Первые два разр да блока 4 определ ют длину команды: «00 - однобайтна команда, «10 - двухбайтна команда, «11 - трехбайтна команда. Эта информаци записываетс в регистр 3 в цикле Ml, т. е. в цикле чтени первого байта команды. В этом цикле вход разрещени загрузки регистра 3 находитс в состо нии, разрещающем загруз-20 и вырабатывает сигнал запроса переклюку в регистр информации с выхода бло-чени , поступающий на вход установки в «1 ка 4, который в цикле Ml также на-триггера 20 и через элемент 6 на вход ходитс в выбранном состо нии. В последую-сброса триггера 19. Далее может следовать щие циклы осуществл етс сдвиг информа-произвольное число команд на исключением ции в регистре. Выход 47 вл етс выхо-команд из заданного множества, опреде- дом второго разр да регистра 3. Сигналом 33 ленного третьим разр дом блока 4. Коман- информаци с выхода регистра 3 перепи-да из данного множества завершает процесс сываетс в триггер 24 с выхода которогопереключени на уровень пользовател , снимаетс сигнал, определ ющий чтение вто-Запрос на переключение с уровн рого и третьего байтов команды.пользовател на уровень супервизора ини- Триггер 20 осуществл ет запрос на пе-,Q циирует либо команда вывода в порт с реключение: при запросе на переключениеуровн пользовател (по входу 27 уст- на уровень пользовател он переключаетс ройства), либо какой-либо аппаратный источ- в состо ние «1, а при запросе на пе-ник переключени (по входу 43 устройства). реключение на уровень супервизора - в сое-Эти же сигналы должны инициировать то ние «О. Триггер 21 определ ет принад-прерывание процессора. Переключение на лежность пам ти инструкций и портов вво- с уровень супервизора происходит по по вле- да-вывода. При переключении от принимаетнию сигнала подтверждени прерывани по
входу 26 диспетчера. Адрес перехода, т. е. точку входа на уровень супервизора, определ ет контролер прерываний, который может быть запрограммирован с уровн супер- данного в третьем разр де блока 4 мно-40 визора. Диспетчер предоставл ет возмож- жества (Команд, разрещенных дл иниции-ность реализации защищенной системы с рас- ровани переключени на уровень пользова-щиренной областью адресации, тел . Триггер 19 инициирует процесс пе-На фиг. 2 приведена временна диа- реключени , воздейству на тактовый входграмма процесса перехода с уровн супертриггера 21. Любой запрос на переклю-визора на уровень пользовател . На этом чение переключает триггер в состо ние «О, примере показаны действи блоков диспетзначение триггера 20. Триггер 22 - триггер принадлежности пам ти данных, а триггер 23 - пам ти стека. Триггер 18 фиксирует момент чтени команды из заперепад по входу 26 устройства и перепадО -«I,поступающий через
элементы 14 и 5 с выхода триггера 18, переключает его в «1.
Элементы И 9-12 и ИЛИ 16 обеспечивают мультиплексацию сигналов с триггеров 21-23, определ ющих установленную принадлежность пам ти инструкции, портов ввода-вывода, пам ти данных и стека, на выход 35 устройства в зависимости от те50
чера от момента запроса на переключение до момента переключени на уровен пользовател . В верхней строке показаны команды микропроцессора КР580ИК80А. Команда вывода в порт вл етс двухбайтной , поэтому из блока 4 в цикле М 1 счи - тываетс код «110. Два .младщих разр да в этом цикле записываютс в регистр 3. По сигналу 33 состо ние второго разр да регистра записываетс в триггер 24. В циккущего мащинного цикла. Элементы 55 ле М2 происходит сдвиг состо ни регист- И 37-39 также обеспечивают мультиплек-ра 3 и следующим импульсом 33 в триггер 24
записываетс «О. На выходе ИЛИ 15 (точка 49) получают состо ние «1 в циклах Ml и М2. По импульсу на входе 29 на выхосацию состо ни регистров 40-42 на выход 45 устройства в зависимости от текущего машинного цикла: чтение пам ти инструкции (на выход передаетс состо ние регистра 42), обращение к пам ти данных (состо ние регистра 41), обращение к пам ти стека (состо ние регистра 40). Если на входе 44 устройства присутствует нуле- вой потенциал, то регистры 40-42 наход тс в состо нии запрета выхода.
Триггер 36 обеспечивает посто нный сброс регистра 2 перед началом каждой команды , т. е. выполн ет функцию разграни5
печени возможности использовани в качестве команд, инициирующих переход на уровень пользовател , команд, включающих только цикл чтени инструкции, например команд PCHL, IMP.
После сброса диспетчера определ етс полна принадлежность уровню супервизора. Процесс переключени на уровень пользовател начинаетс посылкой команды вывода в порт, которую дещифрирует дешифратор 1
0 и вырабатывает сигнал запроса переключени , поступающий на вход установки в «1 триггера 20 и через элемент 6 на вход сброса триггера 19. Далее может следовать произвольное число команд на исключением команд из заданного множества, опреде- ленного третьим разр дом блока 4. Коман- да из данного множества завершает процесс переключени на уровень пользовател , Запрос на переключение с уровн пользовател на уровень супервизора ини- Q циирует либо команда вывода в порт с уровн пользовател (по входу 27 уст- ройства), либо какой-либо аппаратный источ- ник переключени (по входу 43 устройства). Эти же сигналы должны инициировать прерывание процессора. Переключение на с уровень супервизора происходит по по вле- нию сигнала подтверждени прерывани по
чера от момента запроса на переключение до момента переключени на уровен пользовател . В верхней строке показаны команды микропроцессора КР580ИК80А. Команда вывода в порт вл етс двухбайтной , поэтому из блока 4 в цикле М 1 счи - тываетс код «110. Два .младщих разр да в этом цикле записываютс в регистр 3. По сигналу 33 состо ние второго разр да регистра записываетс в триггер 24. В цикле М2 происходит сдвиг состо ни регист- ра 3 и следующим импульсом 33 в триггер 24
де дешифратора формируетс curnaj запроса на переключение, который перебрасывает триггер 19 в состо ние «О (50), а триггер 20 - в состо ние «1 (52). По вление команды перехода IMP, котора определ етс как разрешенна дл переключени на уровень пользовател , приводит к по влению «О на третьем выходе блока 4; это значение переписываетс в триггер 18 (51). При по влении состо ни «О на вывыход 35 - состо ние триггера 22, а выход 45 - значение регистра 41, при обраш,ении к стеку выход 35 - состо ние триггера 23, а выход 45 - значение регистра 40.
Claims (1)
- Формула изобретени Диспетчер пам ти ЭВМ, содержащий дешифратор, первый и второй регистры, блок пам ти признаков команд переключени , с первого по восьмой элементы И,ходе элемента ИЛИ 15 (49) триггер 18 пере-Ю „ервого по четвертый элементы ИЛИ, элеходит в состо ние «1. Перепад , , с первого по седьмой триггевыходе триггера 18 при «О на выходеpy „ричем информационный вход, первыйтриггера 21 (53) проходит на вход С второй стробируюшие входы дешифраторатриггера 19, переключа его в состо ниесоединены соответственно с первым инфор«1 (предполагаетс , что на информацион-мационным входом, входом признака вводаlavrsno TniJT riiinQ 1 Q ылллотг а гтчг тпа-25диспетчера и выходом четвертого элемента ИЛИ соответственно, первый выход дешифратора соединен с первым входом второго элемента И и входом установки в «1 третьего триггера, второй выход дешифравани первого байта команды и признака обращени к стеку диспетчера соединены соответственно с первым и вторым ин- фОрмационнь1ми входами первого регистра, третий информационный вход которого соединен с выходом первого элемента ИЛИ, первый и второй входы которого соединены с входами признаков записи и чтени данных диспетчера, первый, второй и третий пр мыеном входе триггера 19 имеетс состо ние «1). Перепад на выходе триггера 19 воздействует на тактовый вход триггера 21, который принимает состо ние триггера 20, т. е. «1. Тем самым причтении кодов команды («1 на выходе 20 тора соединен с синхровходами п того и ИЛИ 15) на выход 35 диспетчера пере-шестого триггеров, входы признака считыдаетс состо ние триггера 21. «1 на выходе 35 определ ет принадлежность уровню пользовател . В циклах чтени данных или стека, а также в циклах записи данных или стека на выход 35 передаетс состо ние триггера 22 или триггера 23, которые пер.евод тс в соответствующее состо ние непосредственно по команде вывода в порт с уровн супервизора. Навыход 45 передаетс состо ние регистра 41 выходы первого регистра соединены соот- 40.ветственно с первыми входами третьегоНа фиг. 3 приведена временна диа- элемента ИЛИ, восьмого и шестого эле- грамма процесса перехода с уровн поль-ментов И, первый инверсный выход перзовател на уровень супервизора. Командавого регистра соединен с входом выборкивывода в порт переключает триггеры 19 .блока пам ти признаков команд переключе- и 20 в состо ние «О. Эта же команда, 35 входом задани режима сдвига вто- котора поступает на вход 27 диспетчера, рого регистра, второй и третий инверсный должна поступить на вход запроса, преры-выходы первого регистра соединены с первани контролера прерывани КР580ВН59,вым и вторым входами четвертого элекоторый инициирует команду CALL помента И соответственно, выход и третийзаданному адресу (при его программирова-вход которого соединены соответственно сНИИ) в зависимости от уровн прерывани . первым входом седьмого элемента И и вы- Сигнал подтверждени прерывани с выходаходом элемента НЕ, вход которого соедиконтролера КР550ВК38 поступает на вход 26иен с первым входом п того элемента И,устройства и осуществл ет переключениевходом установки в «1 первого тригтриггера 19 в состо ние «1. Перепад. гера и выходом третьего элемента ИЛИ, на выходе триггера 19 обеспечи- д второй вход которого соединен с выходомвает переключение триггера 21 в состо -ние «О, что соответствует принадлежности уровню супервизора.Диспетчер вырабатывает сигнал принадлежности текущего машинного цикла к уровню супервизора или к уровню пользова- 50 чени , выход признака команды безусловного тел и дополнительные адресные сигналыперехода которого соединен с информационным входом первого триггера, выход которого подключен к входу установки в «О первого триггера и первому входу второго элемента ИЛИ, второй вход которого соевыход 35 принимает состо ние триггера 21, 55 динен с вторыми входами п того и шес- при обращении к инструкции выход 35 -того элементов И и выходом четвертоготриггера, синхровход и информационный вход которого соединены соответственно сседьмого триггера, информационный вход которого соединен с выходом второго регистра , информационный вход которого соединен с выходом пол длины команды блока пам ти признаков команд переклю (45), причем все выходы устройства динамически мен ют свое состо ние в зависимости от действующего машинного цикла: при обращении к портам ввода-выводазначение триггера 21, а выход 45 - значение регистра 42, при обращении к даннымвыход 35 - состо ние триггера 22, а выход 45 - значение регистра 41, при обраш,ении к стеку выход 35 - состо ние триггера 23, а выход 45 - значение регистра 40.Формула изобретени Диспетчер пам ти ЭВМ, содержащий дешифратор, первый и второй регистры, блок пам ти признаков команд переключени , с первого по восьмой элементы И,диспетчера и выходом четвертого элемента ИЛИ соответственно, первый выход дешифратора соединен с первым входом второго элемента И и входом установки в «1 третьего триггера, второй выход дешифратора соединен с синхровходами п того и шестого триггеров, входы признака считывани первого байта команды и признака обращени к стеку диспетчера соединены соответственно с первым и вторым ин- фОрмационнь1ми входами первого регистра, третий информационный вход которого соединен с выходом первого элемента ИЛИ, первый и второй входы которого соединены с входами признаков записи и чтени данных диспетчера, первый, второй и третий пр мыетора соединен с синхровходами п того и шестого триггеров, входы признака считывыходы первого регистра соединены соот- ветственно с первыми входами третьегогера и выходом третьего элемента ИЛИ, второй вход которого соединен с выходомчени , выход признака команды безусловного перехода которого соединен с информационседьмого триггера, информационный вход которого соединен с выходом второго регистра , информационный вход которого соединен с выходом пол длины команды блока пам ти признаков команд переклювыходами второго и третьего триггеров, входы установки в «О которых соединены соответственно с выходами второго и третьего элементов И, синхровход второго триггера соединен с выходом первого элемента И, первый и второй входы которого соединены с выходом второго элемента ИЛИ и входом подтверждени прерывани диспетчера, вход сброса диспетчера соединен с первым входом третьего элемента И и входами установки в «О четвертого, п того и шестого триггеров и второго регистра, синхровход которого соединен с синхровхо- дом первого триггера и входом строба данных диспетчера, выходы п того и шестого триггеров соединены с вторыми входами соответственно седьмого и восьмого элементов И, выходы с п того по восьмой элементов И соединены соответственно с первого по четвертый входами четвертого элемента ИЛИ, выход которого соединен с выходом уровн пам ти диспетчера, первый вход запроса переключени диспетчера соединен с вторыми входами второго и третьего элементов И, вход строба статуса диспетчера соединен с синхровходом первого регистра , синхровход диспетчера соединен с синхровходом седьмого триггера, второй информационный вход диспетчера соединен с адресным входом блока пам ти признаков команд переключени , первый и второй разр ды второго информационного входа диспетчера соединены соответственно с информационными входами п того и шестого триггеров, отличающийс тем, что, с целью расширени области применени устройства путем расширени области адресации, он дополнительно содержит восьмой триггер, с дев того по одиннадцатый элементы И, с первого по третий буферные регистры, информационные входы которых соединены с вторым информационным входом диспетчера, а выходы - с информационным выходом диспетчера, входы записи и входы управлени третьим состо нием с первого но третий буферных регистров соединены соответственно с третьим, четвертым и п тым5 выходами дешифратора и выходами соответственно с дев того по одиннадцатый элементов И, первые входы которых соединены с входом блокировки диспетчера, вторые входы с дев того по одиннадцатый элементов И соединены соответственно с вторым пр мым выходом первого регистра, выходами четвертого элемента И и третьего элемента ИЛИ, вход строба статуса и синхровход диспетчера соединены соответственно с входом установки в «О и синхро5 входом восьмого триггера, выход которого соединен с входом установки в «О первого регистра, второй вход запроса переключени диспетчера соединен с синхровходом третьего триггера и,третьим входом второго элемента И.0мз/if FETCH53 35 /5DOCNOPН1адресM2 IN Г A/13 I NT Afi4SUCK WRM5STACK WR5335 V5ZXzzx7 /Состо ние регистра 2Состо ние Состо ние триегерагз ре и страхиФие.З
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864013241A SU1363223A1 (ru) | 1986-01-20 | 1986-01-20 | Диспетчер пам ти ЭВМ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
SU864013241A SU1363223A1 (ru) | 1986-01-20 | 1986-01-20 | Диспетчер пам ти ЭВМ |
Publications (1)
Publication Number | Publication Date |
---|---|
SU1363223A1 true SU1363223A1 (ru) | 1987-12-30 |
Family
ID=21218296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
SU864013241A SU1363223A1 (ru) | 1986-01-20 | 1986-01-20 | Диспетчер пам ти ЭВМ |
Country Status (1)
Country | Link |
---|---|
SU (1) | SU1363223A1 (ru) |
-
1986
- 1986-01-20 SU SU864013241A patent/SU1363223A1/ru active
Non-Patent Citations (1)
Title |
---|
Electronic, 1982, № 6, с. 55-56. Авторское свидетельство СССР № 1246772, кл. G 06 F 13/00, 1985. * |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3896418A (en) | Synchronous multi-processor system utilizing a single external memory unit | |
US4949241A (en) | Microcomputer system including a master processor and a slave processor synchronized by three control lines | |
US4005391A (en) | Peripheral interrupt priority resolution in a micro program data processor having plural levels of subinstruction sets | |
GB1478504A (en) | Data processing system including a micro-programmable switch | |
KR900015008A (ko) | 데이터 프로세서 | |
JPS6120145A (ja) | マイクロプロセツサ動作解析装置 | |
SU1541619A1 (ru) | Устройство дл формировани адреса | |
US4344130A (en) | Apparatus to execute DMA transfer between computing devices using a block move instruction | |
EP0361497B1 (en) | Program/data memory employed in microcomputer system | |
US5742842A (en) | Data processing apparatus for executing a vector operation under control of a master processor | |
SU1363223A1 (ru) | Диспетчер пам ти ЭВМ | |
JP3452147B2 (ja) | 内部及び外部の周辺機器とエミュレーションモードで作動可能なマイクロコンピュータ | |
US4888685A (en) | Data conflict prevention for processor with input/output device | |
SU1541617A1 (ru) | Устройство отладки микропрограммных блоков | |
JPS6167148A (ja) | マイクロコンピユ−タ | |
SU1608673A1 (ru) | Устройство дл отладки программ | |
SU1282139A1 (ru) | Устройство дл отладки программно-аппаратных блоков | |
SU1442990A1 (ru) | Устройство дл адресации пам ти | |
SU1471195A1 (ru) | Устройство дл отладки программ | |
JPS58201159A (ja) | アドレス変換装置 | |
SU1262497A1 (ru) | Устройство адресации оперативной пам ти | |
JPH04184548A (ja) | メモリ拡張方式 | |
JP2716284B2 (ja) | 半導体集積回路 | |
JPH03276346A (ja) | メモリカード | |
JP2601602B2 (ja) | 拡張バスを有するcpuボードおよびイン・サーキット・エミュレータ |