JPS60193056A - シングルチツプマイクロコンピユ−タ - Google Patents
シングルチツプマイクロコンピユ−タInfo
- Publication number
- JPS60193056A JPS60193056A JP59048714A JP4871484A JPS60193056A JP S60193056 A JPS60193056 A JP S60193056A JP 59048714 A JP59048714 A JP 59048714A JP 4871484 A JP4871484 A JP 4871484A JP S60193056 A JPS60193056 A JP S60193056A
- Authority
- JP
- Japan
- Prior art keywords
- test
- memory
- program
- chip microcomputer
- nonvolatile memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野′）
本発明は不揮発性メモリを内蔵するシングルチップマイ
クロコンピュータに関する。
クロコンピュータに関する。
（従来技術）
不揮発性メモリ（以下、ＮＶＲＡＭという。）における
不良の発生は、いわゆる浴漕曲線で知られるように、初
期不良がかなシの割合を占める。そのために、初期不良
全ふるい落すために、これらのテストにおいては、相当
回数の書込み、消去を繰返すことになシ、この部分のテ
ストにはかな９の時間を要する。しかもこれらのテスト
は、シングルチップマイクロコンピュータ（以下、シン
グルマイコンという。）外部のテスＨｆｌよシのプログ
ラムによっておこなわれている。そのたの、一度にテス
トできるシングルマイコンの数は、外部のテスト装置の
数に依存して決まることになる。ところでこのテスト装
置としては、例えばＬＳＩテスタのような高価な装置を
必要とするので、結果としてシングルマイコンのコスト
が高くなるという欠点がめった。
不良の発生は、いわゆる浴漕曲線で知られるように、初
期不良がかなシの割合を占める。そのために、初期不良
全ふるい落すために、これらのテストにおいては、相当
回数の書込み、消去を繰返すことになシ、この部分のテ
ストにはかな９の時間を要する。しかもこれらのテスト
は、シングルチップマイクロコンピュータ（以下、シン
グルマイコンという。）外部のテスＨｆｌよシのプログ
ラムによっておこなわれている。そのたの、一度にテス
トできるシングルマイコンの数は、外部のテスト装置の
数に依存して決まることになる。ところでこのテスト装
置としては、例えばＬＳＩテスタのような高価な装置を
必要とするので、結果としてシングルマイコンのコスト
が高くなるという欠点がめった。
（発明の目的）
本発明の目的は、上記の欠点を除去することにより、内
蔵された不揮発メモリのテストを、外部の高価なテスト
装置の必要なしに、簡単に行えるところのシングルチッ
プマイクロコンピュータを提供することにある。
蔵された不揮発メモリのテストを、外部の高価なテスト
装置の必要なしに、簡単に行えるところのシングルチッ
プマイクロコンピュータを提供することにある。
（発明の構成）
本発明のシングルチップマイクロコンピュータは、不揮
発メモリヲ内蔵するシングルマイクロコンピュータにお
いて、前記不揮発性メモリテスト用のプログラムを格納
するテストメモリと、該テストメモリに格納された前記
プログ２ムに従かい前記不揮発性メモリのテスｌｔ−外
部からの操作により行なう選択制御手段とｔ含むことか
ら構成される。
発メモリヲ内蔵するシングルマイクロコンピュータにお
いて、前記不揮発性メモリテスト用のプログラムを格納
するテストメモリと、該テストメモリに格納された前記
プログ２ムに従かい前記不揮発性メモリのテスｌｔ−外
部からの操作により行なう選択制御手段とｔ含むことか
ら構成される。
（実施例）
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例の回路構成の要部を示すブロ
ック図である。
ック図である。
本実施例は、ＮＶＲＡＭ５を内蔵するシングルチップマ
イコン１０において、ＮＶＲＡＭ５テスト用ＲＯＭ（Ｂ
）２に格納された前記プログラムにしたがいＮＶＲＡＭ
５のテストを外部端子６に与えられる制御信号６′によ
り行なう選択制御手段としての切換え回路３と中央制御
処理装置（以下、ＣＰＵという。）４とを含むことから
構成される。なお同図において、ＲＯＭ囚１はユーザの
コードを書込むＲＯＭでめシ、７は出力端子、７′は出
力信号である。
イコン１０において、ＮＶＲＡＭ５テスト用ＲＯＭ（Ｂ
）２に格納された前記プログラムにしたがいＮＶＲＡＭ
５のテストを外部端子６に与えられる制御信号６′によ
り行なう選択制御手段としての切換え回路３と中央制御
処理装置（以下、ＣＰＵという。）４とを含むことから
構成される。なお同図において、ＲＯＭ囚１はユーザの
コードを書込むＲＯＭでめシ、７は出力端子、７′は出
力信号である。
次に、本実施例の動作について説明する。
ＮＶＲＡＭ５のテストを竹なう揚台は、切換え回路３は
外部端子６に入力された制御信号６′によシ几ＯＭ（Ｂ
）２を選択して、ＲＯＭ（Ｂ）２にあらかじめ格納され
ているテストプログラムをＣＰＵ４に入力する。ＣＰＵ
４はそのプログラムに従かい自動的にＮＶＲＡＭ５をテ
ストしてその結果あるいは途中経過を出力信号７′とし
て外部端子７に出力する。
外部端子６に入力された制御信号６′によシ几ＯＭ（Ｂ
）２を選択して、ＲＯＭ（Ｂ）２にあらかじめ格納され
ているテストプログラムをＣＰＵ４に入力する。ＣＰＵ
４はそのプログラムに従かい自動的にＮＶＲＡＭ５をテ
ストしてその結果あるいは途中経過を出力信号７′とし
て外部端子７に出力する。
そして、ＮＶｉ（、ＡＭ５のテスト以外においては、外
部端子６からの制御信号６’によ＃）Ｒ，ＯＭ（Ａ）ｘ
を選択し、通輻のＮ Ｖ Ｂ、ＡＭを肩するシングルチ
ップマイコンとして機能する。
部端子６からの制御信号６’によ＃）Ｒ，ＯＭ（Ａ）ｘ
を選択し、通輻のＮ Ｖ Ｂ、ＡＭを肩するシングルチ
ップマイコンとして機能する。
（発明の効果）
以上、詳細説明したとおり、本発明のシングルチップマ
イクロコンピュータは、上記の構成により、従来のよう
に外部からのプログラムによらず。
イクロコンピュータは、上記の構成により、従来のよう
に外部からのプログラムによらず。
シングルテッゾ内に組こまれたプログラムにしたがって
自分自身で不揮発性メモリのテストをおこなうことがで
きるため、簡単なテスト装置で不揮発性メモリのテスト
ができるという効果を有している。
自分自身で不揮発性メモリのテストをおこなうことがで
きるため、簡単なテスト装置で不揮発性メモリのテスト
ができるという効果を有している。
従って本発明によれは、非常に時間のかかる不揮発性メ
モリのテストにおいて、従来のようにＬＳＩテスタのよ
うな局側々テスト装慟′を用いる必要がなく、非常に簡
単でかつ安価なテスト装置を用い、一度に多数のテスト
が行え、結果としてそのコストの低減化されたクングル
チップマイクロコンピュータが得られる。
モリのテストにおいて、従来のようにＬＳＩテスタのよ
うな局側々テスト装慟′を用いる必要がなく、非常に簡
単でかつ安価なテスト装置を用い、一度に多数のテスト
が行え、結果としてそのコストの低減化されたクングル
チップマイクロコンピュータが得られる。
第１図は本発明の一実施例の回路構成を示すプロ、り図
である０ １．２・・・・・・読出し専用メモリ、３・・・・・・
切換え回路、４・・・・・・中央制御処理装置、５・・
・・・・不揮発性メモリ、６・・・・・・外部端子、６
′・・・・・・制御信号、７・・・・・・出力端子、７
′・・・・・・出力信号、１０・・・・・・シ〉７フレ
チツプマイクロコンピユータ。
である０ １．２・・・・・・読出し専用メモリ、３・・・・・・
切換え回路、４・・・・・・中央制御処理装置、５・・
・・・・不揮発性メモリ、６・・・・・・外部端子、６
′・・・・・・制御信号、７・・・・・・出力端子、７
′・・・・・・出力信号、１０・・・・・・シ〉７フレ
チツプマイクロコンピユータ。
Claims (1)
- 不揮発性メモＩＪ ｋ内蔵するシングルチップマイクロ
コンピュータにおいて、前記不揮発性メモリテスト用の
プログラムを格納するテスト４メモリと、該テストメモ
リに格納された前記プログラムに従かい前記不揮発性メ
モリのテストメモリからの操作によシ行なう選択制御手
段とを含むことを特徴とするシングルチップマイクロコ
ンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59048714A JPS60193056A (ja) | 1984-03-14 | 1984-03-14 | シングルチツプマイクロコンピユ−タ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59048714A JPS60193056A (ja) | 1984-03-14 | 1984-03-14 | シングルチツプマイクロコンピユ−タ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS60193056A true JPS60193056A (ja) | 1985-10-01 |
Family
ID=12810968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59048714A Pending JPS60193056A (ja) | 1984-03-14 | 1984-03-14 | シングルチツプマイクロコンピユ−タ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60193056A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6981179B1 (en) | 1999-04-23 | 2005-12-27 | Sharp Kabushiki Kaisha | Microcomputer having built-in nonvolatile memory and check system thereof and IC card packing microcomputer having built-in nonvolatile memory and check system thereof |
| US8418010B2 (en) * | 2006-03-13 | 2013-04-09 | Advantest (Singapore) Pte Ltd | Format transformation of test data |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537634A (en) * | 1978-09-06 | 1980-03-15 | Nec Corp | Integrated-circuit device |
| JPS5563432A (en) * | 1978-11-07 | 1980-05-13 | Nec Corp | Integrated circuit |
| JPS55150050A (en) * | 1979-05-01 | 1980-11-21 | Motorola Inc | Automatic control of microcomputer |
| JPS57105891A (en) * | 1980-12-23 | 1982-07-01 | Fujitsu Ltd | Rewritable non-volatile semiconductor storage device |
-
1984
- 1984-03-14 JP JP59048714A patent/JPS60193056A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5537634A (en) * | 1978-09-06 | 1980-03-15 | Nec Corp | Integrated-circuit device |
| JPS5563432A (en) * | 1978-11-07 | 1980-05-13 | Nec Corp | Integrated circuit |
| JPS55150050A (en) * | 1979-05-01 | 1980-11-21 | Motorola Inc | Automatic control of microcomputer |
| JPS57105891A (en) * | 1980-12-23 | 1982-07-01 | Fujitsu Ltd | Rewritable non-volatile semiconductor storage device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6981179B1 (en) | 1999-04-23 | 2005-12-27 | Sharp Kabushiki Kaisha | Microcomputer having built-in nonvolatile memory and check system thereof and IC card packing microcomputer having built-in nonvolatile memory and check system thereof |
| US8418010B2 (en) * | 2006-03-13 | 2013-04-09 | Advantest (Singapore) Pte Ltd | Format transformation of test data |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6298437A (ja) | マイクロコンピユ−タ | |
| JPS61229134A (ja) | マイクロコンピユ−タ | |
| JPS60193056A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH033200A (ja) | 半導体記憶装置 | |
| JPH045217B2 (ja) | ||
| JPS56155452A (en) | Testing method for large scale integrated circuit device | |
| JPH05173827A (ja) | １チップマイクロコンピュータ | |
| JP2604203B2 (ja) | ワンチップデジタル信号処理装置のデバック装置 | |
| JPS6349870A (ja) | マイクロコンピユ−タ | |
| JPS6091454A (ja) | 集積回路 | |
| JPH0193835A (ja) | マイクロプログラム制御装置 | |
| JPH01127036U (ja) | ||
| JPH023834A (ja) | マイクロコンピュータシステム | |
| JP2002131373A (ja) | バーンイン試験プログラムのシミュレーション装置及び方法と記憶媒体 | |
| JPS55154645A (en) | Test unit | |
| JPS62143142A (ja) | マイクロプロセツサテスト回路 | |
| JPS59202546A (ja) | デバツグ装置 | |
| JPH03201037A (ja) | Ｌｓｉの試験方式 | |
| JPH01216443A (ja) | デバッグ回路 | |
| JPS59146350A (ja) | マイクロコンピユ−タ | |
| JP2003130924A (ja) | 半導体集積回路試験装置及び方法 | |
| JPH07182199A (ja) | 情報処理装置 | |
| JPH02249982A (ja) | 半導体集積回路装置 | |
| JPH04158459A (ja) | 半導体集積回路装置 | |
| JPH02162451A (ja) | マイクロプロセッサ |