JPH01127036U - - Google Patents
Info
- Publication number
- JPH01127036U JPH01127036U JP2414188U JP2414188U JPH01127036U JP H01127036 U JPH01127036 U JP H01127036U JP 2414188 U JP2414188 U JP 2414188U JP 2414188 U JP2414188 U JP 2414188U JP H01127036 U JPH01127036 U JP H01127036U
- Authority
- JP
- Japan
- Prior art keywords
- test
- measurement card
- mode
- debugging
- external signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000007689 inspection Methods 0.000 claims description 4
- 238000005259 measurement Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 230000007704 transition Effects 0.000 description 1
Landscapes
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Description
第１図は本考案に係る検査システムの一例を示
す要部構成図、第２図はデバツグ用入出力装置の
詳細な構成図、第３図は本システムの状態遷移図
、第４図は制御の流れを示すブロツク図、第５図
は従来の検査装置の一例を示す概念的構成図であ
る。 １…計測カード、２…マイクロプロセツサ、３
…スイツチ、４…第１のメモリ、５…第２のメモ
リ、６…テストプログラム、７…Ｉ／Ｏ（入出力
）部分、１０…デバツグ用入出力装置、１１…キ
ーボード、１２…第１のコントロールＩＣ、１３
…第２のコントロールＩＣ、１４…表示装置。
す要部構成図、第２図はデバツグ用入出力装置の
詳細な構成図、第３図は本システムの状態遷移図
、第４図は制御の流れを示すブロツク図、第５図
は従来の検査装置の一例を示す概念的構成図であ
る。 １…計測カード、２…マイクロプロセツサ、３
…スイツチ、４…第１のメモリ、５…第２のメモ
リ、６…テストプログラム、７…Ｉ／Ｏ（入出力
）部分、１０…デバツグ用入出力装置、１１…キ
ーボード、１２…第１のコントロールＩＣ、１３
…第２のコントロールＩＣ、１４…表示装置。
Claims (1)
- 【実用新案登録請求の範囲】 コンピユータを使用して被試験装置の検査を行
う検査装置に使用される計測カードのデバツグを
行うためのものであつて、 前記計測カードを、通常の動作モードとテスト
モードとが外部信号により切換えられ、複数のテ
ストプログラムが備えられていて、外部信号によ
り選択されたテストプログラムを実行することが
できるように構成し、 このように構成された各種の計測カードに対し
て着脱自在に構成され、しかも共通使用が可能で
あり、テストモードの指定、テストパラメータの
入力および計測カードから出力されるテスト結果
を表示する機能を有したデバツグ用入出力装置を
具備したことを特徴とする検査システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2414188U JPH01127036U (ja) | 1988-02-25 | 1988-02-25 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2414188U JPH01127036U (ja) | 1988-02-25 | 1988-02-25 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01127036U true JPH01127036U (ja) | 1989-08-30 |
Family
ID=31243733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2414188U Pending JPH01127036U (ja) | 1988-02-25 | 1988-02-25 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01127036U (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008016136A1 (fr) * | 2006-08-03 | 2008-02-07 | Panasonic Corporation | dispositif périphérique, circuit intégré pour dispositif périphérique et procédé pour analyser la défaillance d'un dispositif périphérique |
-
1988
- 1988-02-25 JP JP2414188U patent/JPH01127036U/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008016136A1 (fr) * | 2006-08-03 | 2008-02-07 | Panasonic Corporation | dispositif périphérique, circuit intégré pour dispositif périphérique et procédé pour analyser la défaillance d'un dispositif périphérique |
| JPWO2008016136A1 (ja) * | 2006-08-03 | 2009-12-24 | パナソニック株式会社 | 周辺機器装置、周辺機器装置の集積回路、および周辺機器装置の不良解析方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01127036U (ja) | ||
| JPS61164554U (ja) | ||
| JP2731572B2 (ja) | 論理シミュレーション方式 | |
| JPS6347282U (ja) | ||
| JPS60193056A (ja) | シングルチツプマイクロコンピユ−タ | |
| JPH0288867U (ja) | ||
| JPS6439536U (ja) | ||
| JPS6435448U (ja) | ||
| JPH01112407U (ja) | ||
| JPS61108941U (ja) | ||
| JPH022706U (ja) | ||
| JPH01110383U (ja) | ||
| JPH01175301U (ja) | ||
| JPH0344672U (ja) | ||
| JPH0381645U (ja) | ||
| JPS6065834U (ja) | 操作表示装置 | |
| JPS61142498U (ja) | ||
| JPH0335587U (ja) | ||
| JPH0289507U (ja) | ||
| JPH0258803U (ja) | ||
| JPH01152267U (ja) | ||
| JPS63116244A (ja) | 自己診断方式 | |
| JPH0280807U (ja) | ||
| JPS63110043U (ja) | ||
| JPS60246454A (ja) | 入出力装置の試験方式 |